第一篇：通信原理数字频带传输系统课程设计
目 录
1技术要求..................................................................1 2基本原理..................................................................1 2.1 数字基带传输系统的组成..............................................1 2.2 基带传输的常用码型..................................................2 2.3 无码间串扰的基带传输特性............................................3 2.3.1 无码间串扰的条件...............................................3 2.3.2 余弦滚降特性...................................................3 2.4 眼图................................................................4 3 使用Matlab建立模型描述...................................................5 3.1 Simulink简介........................................................5 3.2 设计思路............................................................6 3.2.1 信源模块.......................................................6 3.2.2 收发滤波器和信道模块...........................................7 3.2.3 抽样判决模块...................................................9 3.2.4 误码率计算模块.................................................9 3.2.5 整体设计电路图................................................10 4 使用System View建立模型描述.............................................10 4.1 System View简介....................................................10 4.2 设计思路...........................................................11 5 模块功能分析.............................................................12 5.1 用Simulink设计系统.................................................12 5.2 用System View设计系统..............................................13 6 调试过程及结论...........................................................15 6.1 Simulink调试.......................................................15 6.1.1 Simulink调试结果..............................................15 6.1.2 Simulink调试结论..............................................17 6.2 System View调试....................................................17 6.2.1 System View调试结果...........................................17
武汉理工大学《通信原理》课程设计说明书
6.2.2 System View调试结论...........................................18 6.3 两种方案性能对比...................................................19 7 心得体会.................................................错误！未定义书签。8 参考文献.................................................................19
武汉理工大学《通信原理》课程设计说明书
数字基带通信系统的设计
1技术要求
设计一个数字基带传输系统，要求：（1）设计一个数字基带传输系统的结构；
（2）根据通信原理，设计出各个模块的参数（例如码速率，滤波器的截止频率等）；（3）用Matlab或SystemView 实现该数字基带通信系统；（4）观察仿真并进行波形分析；（5）系统的性能评价。
2基本原理
2.1 数字基带传输系统的组成
在数字传输系统中，其传输的对象通常是二进制数字信号，它可能是来自计算机、电传打字机或其它数字设备的各种数字脉冲，也可能是来自数字电话终端的脉冲编码调制（PCM）信号。这些二进制数字信号的频带范围通常从直流和低频开始，直到某一频率 m f，我们称这种信号为数字基带信号。在某些有线信道中，特别是在传输距离不太远的情况下，数字基带信号可以不经过调制和解调过程在信道中直接传送，这种不使用调制和解调设备而直接传输基带信号的通信系统，我们称它为基带传输系统。而在另外一些信道，特别是无线信道和光信道中，数字基带信号则必须经过调制过程，将信号频谱搬移到高频处才能在信道中传输，相应地，在接收端必须经过解调过程，才能恢复数字基带信号。我们把这种包括了调制和解调过程的传输系统称为数字载波传输系统。
系统基带波形被脉冲变换器变换成适应信道传输的码型后，就送入信道，一方面受到信道特性的影响，使信号产生畸变；另一方面信号被信道中的加性噪声所叠加，造成信号的随即畸变。因此，在接收端必须有一个接收滤波器，使噪声尽可能受到抑制，为了提高系统的可靠性，在安排一个有限整形器和抽样判决器组成的识别电路，进一步排除噪声干扰和提取有用信号。对于抽样判决，必须有同步信号提取电路。在基带传输中，主要采用位同步。同步信号的提取方式采用自同步方式（直接法）。同步系统性能的好坏将直接影
武汉理工大学《通信原理》课程设计说明书
响通信质量的好坏，甚至会影响通信能否正常进行。
数字基带传输系统主要由信道信号形成器、信道、接收滤波器和抽样判决器组成，其模型如图1所示。
图1 数字基带传输系统方框图
信道信号形成器：基带传输系统的输入是由终端设备或编码器产生的脉冲序列，它不一定适合直接在信道中传输。信道信号形成器的作用就是把原始基带信号变换成适合于信道传输的基带信号，这种变换主要是通过码型变换和波形变换来实现的，其目的是与信道匹配，便于传输，减小码间串扰，利于同步提取和抽样判决。
信道：允许基带信号通过的媒质。信道的传输特性通常不满足无失真传输条件，恒参信道如（明线、同轴电缆、对称电缆、光纤通道、无线电视距中继、卫星中继信道）对信号传输的影响主要是线形畸变；随参信道如（短波电离层反射、对流层散射信道等）对信号传输的影响主要有频率弥散现象（多径传播）、频率的选择性衰落。信道的线性噪声和加性噪声的影响。在通信系统的分析中，常常把噪声n(t)等效，集中在信道中引入。
接收滤波器：主要作用是滤除带外噪声，对信道特性均衡，使输出的基带波形有利于抽样判决。
抽样判决器：它是在传输特性不理想及噪声背景下，在由位定时脉冲控制的特殊点对接收滤波器的输出波形进行抽样判决，以恢复或再生基带信号。
自同步法的同步提取电路：有两部分组成，包括非线型变换处理电路和窄带滤波器或锁相环。非线型变换处理电路的作用是使接收信号或解调后的数字基带信号经过非线型变换处理电路后含有位同步分量或位同步信息。窄带滤波器或锁相环的作用是滤除噪声和其他频谱分量，提取纯净的位同步信号。
2.2 基带传输的常用码型
为了在传输信道中获得优良的传输特性，一般要将信码信号变化为适合于信道传输特性的传输码，即进行适当的码型变换。
武汉理工大学《通信原理》课程设计说明书
对传输码型的要求如下：
（1）传输信号的频谱中不应有直流分量，低频分量和高频分量也要小；（2）码型中应包含定时信息，有利于定时信息的提取，尽量减小定时抖动；（3）功率谱主瓣宽度窄，以节省传输频带；
（4）不受信息源统计特性的影响，即能适应于信息源的变化；
（5）具有内在检错能力，即码型应具有一定规律性，以便于利用这一规律性进行宏观监测；
（6）编译码简单，以降低通信延时和成本。
常用的码型有AMI码、HDB3码、曼彻斯特双相码、差分双相码、密勒码、CMI码等。2.3 无码间串扰的基带传输特性
所谓码间串扰是由于系统传输总特性（包括收、发滤波器和信道的特性）不理想，导致前后码元的波形畸变、展宽，并使前面波形出现很长的拖尾，蔓延到当前码元的抽样时刻上，从而对当前码元的判决造成干扰。
2.3.1 无码间串扰的条件
无码间串扰的时域条件为：h(t)的抽样值除了在t=0时不为零外，在其他所有的抽样点上均为零，就是不存在码间串扰。表达式如下：
h(kTs)
1k=0
h(kTs)0
k为其他整数
（1）
无码间串扰的频域条件为：
Heq(ω)∑H(ω2π i RB)常数
（2）
2.3.2 余弦滚降特性
升余弦滚降传输特性H(ω)可表示为
H()H0()H1()
（3）
H(ω)是对截止频率ωb的理想低通特性H0(ω)按H１(ω)的滚降特性进行“圆滑”得到的，H1(ω)对于ωb具有奇对称的幅度特性，其上、下截止角频率分别为ωb+ω
1、ωb-ω1。它的选取可根据需要选择，升余弦滚降传输特性H1(ω)采用余弦函数，此时H(ω)为
武汉理工大学《通信原理》课程设计说明书
升余弦滚降函数： htsinpi*T/Tbcos(2*pi*T/Tb)
（5）*2pi*T/Tb1(2*T/Tb)（4）
其中α为滚降系数。α值越大，h(t)的拖尾衰减越快，对定位精度要求越低。但是滚降系数使带宽增大，所以频带利用率低。
2.4 眼图
眼图是指利用实验的方法估计和改善（通过调整）传输系统性能时在示波器上观察到的一种图形。观察眼图的方法是：用一个示波器跨接在接收滤波器的输出端，然后调整示波器扫描周期，使示波器水平扫描周期与接收码元的周期同步，这时示波器屏幕上看到的图形像人的眼睛，故称为“眼图”。从“眼图”上可以观察出码间串扰和噪声的影响，从而估计系统优劣程度。另外也可以用此图形对接收滤波器的特性加以调整，以减小码间串扰和改善系统的传输性能。眼图的“眼睛”张开的大小反映着码间串扰的强弱。“眼睛”张的越大，且眼图越端正，表示码间串扰越小；反之表示码间串扰越大。当存在噪声时，噪声将叠加在信号上，观察到的眼图的线迹会变得模糊不清。若同时存在码间串扰，“眼睛”将张开得更小。与无码间串扰时的眼图相比，原来清晰端正的细线迹，变成了比较模糊的带状线，而且不很端正。噪声越大，线迹越宽，越模糊；码间串扰越大，眼图越不端正。眼图对于展示数字信号传输系统的性能提供了很多有用的信息：可以从中看出码间串扰的大小和噪声的强弱，有助于直观地了解码间串扰和噪声的影响，评价一个基带系统的性能优劣；可以指示接收滤波器的调整，以减小码间串扰。
眼图的一般描述如图2所示。
图2 眼图的一般描述
武汉理工大学《通信原理》课程设计说明书
对于该图可获得以下信息：
（1）最佳抽样时刻应在“眼睛”张开最大的时刻。
（2）对定时误差的灵敏度可由眼图斜边的斜率决定。斜率越大，对定时误差就越灵敏。
（3）在抽样时刻上，眼图上下两分支阴影区的垂直高度，表示最大信号畸变。（4）眼图中央的横轴位置应对应判决门限电平。
（5）在抽样时刻上，上下两分支离门限最近的一根线迹至门限的距离表示各相应电平的噪声容限，噪声瞬时值超过它就可能发生错误判决。
（6）对于利用信号过零点取平均来得到定时信息的接收系统，眼图倾斜分支与横轴相交的区域的大小，表示零点位置的变动范围，这个变动范围的大小对提取定时信息有重要的影响。使用Matlab建立模型描述
3.1 Simulink简介
Simulink是Matlab最重要的组件之一，它提供一个动态系统建模、仿真和综合分析的集成环境。在该环境中，无需大量书写程序，而只需要通过简单直观的鼠标操作，就可构造出复杂的系统。Simulink具有适应面广、结构和流程清晰及仿真精细、贴近实际、效率高、灵活等优点，并基于以上优点Simulink已被广泛应用于控制理论和数字信号处理的复杂仿真和设计。
Simulink是用于动态系统和嵌入式系统的多领域仿真和基于模型的设计工具。对各种时变系统，包括通讯、控制、信号处理、视频处理和图像处理系统，Simulink提供了交互式图形化环境和可定制模块库来对其进行设计、仿真、执行和测试。
Simulink模块库按功能进行分类，包括以下8类子库：Continuous（连续模块）、Discrete（离散模块）、Function&Tables（函数和平台模块）、Math（数学模块）、Nonlinear（非线性模块）、Signals&Systems（信号和系统模块）、Sinks（接收器模块）、Sources（输入源模块）。
启动Simulink只需在Matlab窗口中输入指令Simulink即可打开。
武汉理工大学《通信原理》课程设计说明书
3.2 设计思路
根据数字基带传输系统方框图，在设计时整个系统可分为信源模块、收发滤波器和信道模块、抽样判决输出模块、误码率计算模块这四个模块，下面介绍每个模块的设计思路。
3.2.1 信源模块
常见的基带信号波形有：单极性波形、双极性波形、单极性归零波形和双极性归零波形。双极性波形可用正负电平的脉冲分别表示二进制码“0”和“1”，故当“1”和“0”等概率出现时无直流分量，有利于在信道中传输，且在接收端恢复信号的判决电平为0，抗干扰能力较强。故单极性波形的极性单一，虽然易于用TTL，CMOS电路产生，但直流分量大，要求传输线路具有直流传输能力，不利于信道传输。归零信号的占空比小于1，即：电脉冲宽度小于码元宽度，每个有电脉冲在小于码元长度内总要回到零电平，这样的波形有利于同步脉冲的提取。
基于以上考虑，本次课程设计我采用的码型为曼彻斯特双相码，其编码规则为：将二进制码“1”编成“10”，将二进制码“0”编成“01”。在这里采用了二进制双极性码，则将“1”编成“+1-1”码，将“0”编成“-1+1”码。采用Simulink中的Bernoulli Binary Generator(不归零二进制码生成器)、Unipolar to Bipolar Converter(单极性向双极性转换器)、Pulse Generator(脉冲生成器)、Constant（常数源模块）、Add（加法器）、Product（乘法器）、Scope（示波器）构成曼彻斯特码生成电路。模块连接图如图3所示。
图3 信源模块连接图
武汉理工大学《通信原理》课程设计说明书
Bernoulli Binary Generator用于产生“1”和“0”的随机信号，经过Unipolar to Bipolar Converter变为双极性信号；Pulse Generator用于产生占空比为1/2的单极性归零脉冲（2020），经过Add加法器减一后成为双极性脉冲（+1-1+1-1）。两路双极性信号作为乘法器的输入，相乘后结果为：第1路不归零码的1码与第2路（+1-1）相乘得到（+1-1），第1路-1码与第2路（+1-1）相乘得到（-1+1）码，形成了曼彻斯特码。
该模块参数设置：原信号频率设置为1000Hz,抽样脉冲信号频率为2000Hz。因为由前面的原理可知在原信号的一个码元宽度对应抽样的两个码元宽度。具体参数设计如图4所示。Bernoulli Binary Generator设置（左），Pulse Generator设置（右）。
图4 参数设置1
3.2.2 收发滤波器和信道模块
本模块由发送滤波器、传输信道、接受滤波器组成。1）发送、接受滤波器的设计
基带系统设计的核心问题是滤波器的选取，为了使系统冲激响应h(t)拖尾收敛速度加快，减小抽样时刻偏差造成的码间干扰问题，要求发送滤波器应具有升余弦滚降特性；要得到最大输出信噪比，就要使接受滤波器特性与其输入信号的频谱满足共轭匹配式如下：
GR(w)GT(w)e^(jwt0)（6）
GT(w)（7）同时系统函数满足H(w)GT(w)GR(w)考虑在t0时刻取样，上述方程改写为：
GR(w)于是有：
GR(w)GT(w)[H(w)]*（8）
因此，在构造系统时收发滤波器均采用平方根升余弦滤波器。
武汉理工大学《通信原理》课程设计说明书
2）信道的设计
信道是允许基带信号通过的媒介，通常为有线信道。信道的传输特性通常不满足无失真传输条件，且含有加性噪声。因此本次系统设计采用高斯白噪声信道。
为了减小码间干扰，在最大输出信噪比时刻输出信号，减小噪声干扰，传输模块由Upsample（内插函数）、Discrete Filter（根升余弦发送滤波器）、AWGN Channel（高斯信道）、Discrete Filter（根升余弦接收滤波器）组成。
信号通过Upsample升采样在相同的采样时间内将频率变为原来的10倍，再依次通过发送滤波器、信道、接受滤波器传输信号。
整个模块的连接图如图5所示。
图5 收发滤波器和信道模块连接图
该模块参数设置：根升余弦滚降收、发滤波器的参数为rcosine(2,10,'fir/sqrt',0.5,10)；参数的含义为rcosine(Fd,Fs,type_flag,r,delay)，其中Fd/2为截止频率，fir/sqrt为均方根FIR滤波器，delay为延时时间。信道采用高斯信道，噪声大小为50dB，此数值为最佳噪声大小。具体参数设置如图6所示。左为滤波器参数，右为信道参数。
图6 参数设置2
武汉理工大学《通信原理》课程设计说明书
3.2.3 抽样判决模块
由于采用的为双极性码，所以抽样电平为“0”，抽样判决规则为：大于“0”判“1”，小于“0”判“-1”。
利用Pulse Generator（脉冲生成器）、Product（乘法器）、Relay（滞环比较器）、Triggered Subsystem（触发子系统）、Downsample（内插函数）构成抽样判决电路，并通过Pulse Generator（脉冲生成器）、Constant（常数）、Add（加法器）、Product（乘法器）对接收到的曼彻斯特码进行解码。整个抽样判决模块电路图如图7所示。
图7 抽样判决模块电路图
如图可知本模块的设计思路：将接收到的信号与脉冲信号相乘，相当于进行了采样，之后通过Relay比较器进行判决，大于“0”判“1”，小于“0”判“-1”；之后通过Triggered Subsystem（触发子系统）进行时机采集，每段时间内只采集一次，最后通过内插函数恢复到原来的频率上。此时得到的为曼彻斯特码，要得到原来的双极性码必须经过解码电路，即图中所示：按照曼彻斯特码的编写过程对其进行反变换，应为+1与-1本身极性相反所以逆变换的过程就是其编码的过程。
该模块参数设置：脉冲信号频率为20000Hz，因为采样点频率需要远大于信号频率；Delay判决门限电平为“0”，大于“0”判“+1”，小于“0”判“-1”。参数设置在此不再截图。
3.2.4 误码率计算模块
为了计算整个系统的性能，在最后加了一个误码率计算的模块，因为测试下来最后的解码相对于原码有一定的延迟，所以对原码加上一个延迟函数再对于解码做误码率的计
武汉理工大学《通信原理》课程设计说明书
算。模块电路图如图8所示。
图8 误码率计算模块
3.2.5 整体设计电路图
综合了以上的四个模块，并在相应的地方添加示波器以便于波形的观察，在接受滤波器后添加眼图来观察系统是否存在码间串扰和噪声，用以判别系统的整体性能。系统整体设计电路图如图9所示。
图9 系统整体设计电路图 使用System View建立模型描述
4.1 System View简介
System View 是一个用于现代工程与科学系统设计及仿真的动态系统分析平台。从滤
武汉理工大学《通信原理》课程设计说明书
波器设计、信号处理、完整通信系统的设计与仿真，直到一般的系统数学模型建立等各个领域，System View 在友好而且功能齐全的窗口环境下，为用户提供了一个精密的嵌入式分析工具。
利用System View，可以构造各种复杂的模拟、数字、数模混合系统和各种多速率系统，因此，它可用于各种线性或非线性控制系统的设计和仿真。用户在进行系统设计时，只需从System View配置的图标库中调出有关图标并进行参数设置，完成图标间的连线，然后运行仿真操作，最终以时域波形、眼图、功率谱等形式给出系统的仿真分析结果。
4.2 设计思路
System View整个系统框图较为简单，信号直接通过与随机噪声相加的信道，再通过巴特沃斯滤波器，再经过抽样判决输出。整个系统框图如图10所示。
图10 System View整个系统框图
参数设置如下：
Token0：Source――Noise/PN――Pn Seg（幅度1V，频率10HZ，电平数2，偏移0V，产生单极性不归零码，随机产生）
Token1：在专业库中选择Comm——Processors——P shape（Select pulse Shape＝ Rectangular，Time offset＝0，Width＝0.01s，产生矩形脉冲基带信号）
Token3：Source――Noise/PN――Gauss Noise（均值为0，均方差为0.1的高斯白噪声）Token4：Operator――Filters/systems――Liner Sys Filters（Analog，Butterworth，阶数5，截止频率10Hz）
Token5：Operator――Sample/Hold――Sample（Sample rate=10HZ，用于对滤波后的波 形进行抽样，抽样速率等于码元速率）
Token6：Operator――Sample/Hold――Hold（Hold Value=Last Sample，Gain＝1，对抽 样后的值延时一段时间，得到恢复后的数字基带信号）
武汉理工大学《通信原理》课程设计说明书
Token7：Operator——Logic——Compare（Select comparison：a>=b True Output=1V，False Output＝-1V，对抽样值进行判决比较，得到输出码元波形）
Token8：产生正弦信号，作为比较器的另一个比较输入（振幅＝0V，频率＝10Hz）这里采用的滤波器为巴特沃斯数字滤波器，其特性也具有尾部收敛速度较快的特点，只要设置相应的阶数和频率，就可以消除信道中的噪声和码间串扰，但依旧会有延时产生，但延时较小，可以忽略。在System View中依旧可以采用眼图来观察系统的性能设计是否满足传输条件。整个系统的设计思想跟Simulink基本一致，只是在System View中运用的较为直白，这里不再叙述。模块功能分析
5.1 用Simulink设计系统
模块的分类以及功能设计已在第3部分中加以说明，下面结合每部分的波形来对相应模块进行分析。
1）信源模块：调试点波形如图11所示。
图11 信源模块调试点波形
由波形可知该模块可产生曼彻斯特双相码。
2）收发滤波器和信道模块：本模块包含了两个滤波器和一个信道，为了展现个部分功能，共引入了4路信号波形，用来观察信号从发送到接收的整个状态，包括延时、波形转换，同时可以观察到滤波器和信道的性能是否满足设计要求。这四个信号波形分别为发送滤波器前的发送信号
1、经过发送滤波器的信号
2、经过信道的信号
3、经过接收滤波器的信号4。调试点波形如图12所示。
武汉理工大学《通信原理》课程设计说明书
图12 收发滤波器和信道模块调试点波形
通过各点波形可以看出发送接收滤波器相比较前一个波形均有延时，经过高斯信道后波形明显增加了噪声，有一些杂波，在经过接受滤波器后被消除。该模块大大减弱了信号传输过程中所会遇到的码间串扰和噪声问题的影响。这一性能可通过眼图观察出来。
3）抽样判决模块：将信道接收到的信号通过抽样判决输出，各点波形如图13所示。
图13 抽样判决模块调试点波形
通过各点的波形可以看出在接收到的信号经过判决门限判决后需要经过不止一次的分时分频，为了结果的更精确，需进行多次采集，最后可判决出正确的波形。
5.2 用System View设计系统
采用此种方法的中间点波形如图14所示。
武汉理工大学《通信原理》课程设计说明书
图14 System View各点调试波形图
通过各个调试点的波形可以看出其对应的功能，因为前面基本介绍，这里不再述说。通过波形可以发现，信号在通过巴特沃斯滤波器后产生了一些延时，这可能是由滤波器本身的特性而导致的。而通过采样后的波形可以看出明显的门限电平为“0”，可以判别出信号的原始码型。
武汉理工大学《通信原理》课程设计说明书 调试过程及结论
6.1 Simulink调试
6.1.1 Simulink调试结果
系统最终解码与原码波形如图15所示。
图15 最终调试波形1
在原码后添加一个10ms的延时函数器件，输出波形如图16所示。
图16 最终调试波形2
武汉理工大学《通信原理》课程设计说明书
用眼图来观察信道传输后的性能，在接收滤波器后添加眼图，视图如图17所示。
图17 眼图示意图
最后输出信号的频谱图如图18所示。
图18 输出信号频谱图
误码率的计算值如图19所示，此时高斯噪声的大小约为50dB。
武汉理工大学《通信原理》课程设计说明书
图19 误码率计算
6.1.2 Simulink调试结论
通过波形比较、眼图以及信号频谱图可以得出以下结论：
1）系统解码相对原码延时了10ms的时长，延时主要受两个升余弦滤波器的影响； 2）在信道传输信号后，眼图的眼睛张开较大，没有过零点失真，噪声也基本没有，说明信道模块设计性能基本满足要求；
3）系统的误码率为0.004498，在2001个码元中有9个错码，误码率很小但不为零，说明在解码的过程中受到了系统噪声的干扰，由于误码率较小，基本可认为达到了设计要求。
6.2 System View调试
6.2.1 System View调试结果
系统最后输出的解码与原码波形如图20所示。
图20 最终调试波形
武汉理工大学《通信原理》课程设计说明书
在滤波器后观察眼图，视图如图21所示。
图21 眼图示意图
输出信号频谱图如图22所示。
图22 输出信号频谱图
6.2.2 System View调试结论
通过波形和眼图，可以得出以下结论：
1）系统解码相对原码有延时，但时长很短，为10e-3级别，延时主要受巴特沃斯滤波器的影响；
2）通过对眼图的观察，可以发现眼图张开较大，但有少部分杂乱的线，说明存在噪声，但通过波形来看，几乎没有失真。
3）整个系统性能调节达到设计要求。
武汉理工大学《通信原理》课程设计说明书
6.3 两种方案性能对比
通过调试观察波形、眼图以及频谱图，对比两个方案的总体系统性能，可以发现，在Simulink中设计的系统性能较为良好，我认为原因在于滤波器的设计，在Simulink中采用的是升余弦滤波器，更有助于实现无码间串扰传输，巴特沃斯滤波器虽然尾部收敛也比较快，但是对于数字基带传输的性能不如升余弦滤波器。参考文献
[1] 樊昌信，曹丽娜.《通信原理（第6版）》.北京：国防工业出版社，2008.[2] 陈星，刘斌.SystemView通信原理实验指导.北京航空航天大学电子工程系内部讲义，1997.
第二篇：基于FPGA的频带传输系统设计
通信系统EDA设计
基于FPGA（cyclone系列EP1C6Q240C）的时分多路频带传输系统设计
（VHDL语言描述）
指导教师：陈德宏老师
班级：通信072 姓名：汪双承
学号：079064305 同组人员：肖慧，吴敏根
陈飞，冉彪
设计时间：二零一零年六月底
目录
一、课题背景…………………………
二、任务要求…………………………
三、原理说明…………………………
四、程序与仿真………………………
五、心得体会…………………………
一、课题背景
FPGA是现场可编程门阵列的简称，FPGA的应用领域最初
为通信领域，特别是在无线通信领域里，由于具有极强的实时性，使使其对话音进行实时处理成为可能；由于它是通过面向芯片结构指令的软件编程来实现其功能的，因而仅修改软件而不需改硬件平台就可以改进系统原有设计方案或原有功能，因而具有极大的灵活性；又由于FPGA芯片并非专门为某种功能设计的，因而使用范围广、产量大、价格可以降到很低。但目前，随着信息产业和微电子技术的发展，可编程逻辑嵌入式系统设计技术已经成为信息产业最热门的技术之一，应用范围遍及航空航天、医疗、通讯、网络通讯、安防、广播、汽车电子、工业、消费类市场、测量测试等多个热门领域。并随着工艺的进步和技术的发展，向更多、更广泛的应用领域扩展。越来越多的设计也开始以ASIC转向FPGA，FPGA正以各种电子产品的形式进入了我们日常生活的各个角落。
在完成了通信原理和vhdl语言的学习后，为了理论联系实际，为了紧跟时代的步伐，作为通信专业的学生就有责任去学习和掌握FPGA技术在通信领域的应用。故开展了这次通信系统EDA课程设计。
二、任务要求
1、项目名称：时分多路数字电话频带传输系统的设计与开发
（基于FPGA cyclone系列EP1C6Q240C）
2、系统设计指标：
（A）64KB/S的A律PCM数字话音编译码器的开发设计
（B）PCM 30/32一次群时分复接与分接器的开发设计（C）正交相对四相移相键控QDPSK调制器的开发设计
3、系统框图:
4、各功能模块技术要求 A、PCM编译码器参数指标
（1）符合ITU-T G.711建议
（2）PCM编码器输入信号为:
一个13位逻辑矢量的均匀量化值:D0,D1…D12 其中:D0为极性位,取值范围在-4096～+4096之间； 一个占空比为1/32的8K/S的取样时钟信号； 一个占空比为50%的2.048KB/S的合路时钟信号；
（3）PCM编码器输出信号为:
一个8位逻辑矢量的13折线非均匀量化值:C0,C1…C7 其中:C0为极性位.C0=1为正,C0=0为负； 一个占空比为1/32的8K/S的取样时钟信号； 一个占空比为50%的2.048KB/S的合路时钟信号；
（4）PCM译码器输入信号为:
一个8位逻辑矢量的13折线非均匀量化值:C0,C1…C7 其中:C0为极性位.C0=1为正,C0=0为负； 一个占空比为1/32的8K/S的取样时钟信号； 一个占空比为50%的2.048KB/S的合路时钟信号；（5）PCM译码器输出信号为:
一个13位逻辑矢量的均匀量化值:D0,D1…D12 其中:D0为极性位,取值范围在-4096~+4096之间； 一个占空比为1/32的8K/S的取样时钟信号； 一个占空比为50%的2.048KB/S的合路时钟信号；
B、时分多路参数指标：
（1）符合 ITU-T G.704 建议
（2）
16帧，2.0 ms复帧结构F0F1F2F3F4F5F6F7F8F9F10F11F12F13F14F1532路时隙，256 bit,125 s帧结构TS***2******262728293031帧同步时隙偶帧TS0×0011011话路时隙(CH1 ~ CH15)信令时隙00001A211话路时隙(CH16 ~CH29)CH30帧同步信号488 ns复帧同步信号F1abcda备用比特bcd3.91 s奇帧TS0×1A111111CH1CH
1（3）时分复接器输入信号为:
一个8位数据总线D7～D0(即30路PCM话音并行数据
公用总线 ；
一个一次群串行位同步时钟2.048MB/S信号；（4）时分分接器输出信号为:
一个一次群串行合路数据流2.048MB/S信号；
一个30位逻辑矢量时隙脉冲信号(每位对应一路时隙脉
冲）；
一个一次群串行位同步时钟2.048MB/S信号； C、QDPSK解调器参数指标：
（1）QDPSK输入信号为：
一位２．０４８Ｍb/s串行合路数据；
一位８．１９２Ｍb/s输出时钟ＣＬＫ（2）QDPSK输出信号为：
一个１７位逻辑矢量载波抽样值输出；
一位８．１９２Ｍb/s输出时钟ＣＬＫ
（3）提示：载波频率设为8.192MHz,每个载波周期８个样点
Cos:
07fffH,06d40H,03fffH,012bfH,0000H,012bfH,03fffH,06d40H
sin: 03fffH,06d40H, 07fffH,06d40H,03fffH,012bfH,0000H,012bfH-cos: 0000H,012bfH,03fffH,06d40H,07fffH,06d40H,03fffH,012bfH-sin:
03fffH,012bfH,0000H,012bfH,03fffH,06d40H, 07fffH,06d40H
三、原理说明
A、A律PCM编译码规则
说明：由表可知，编码由十位信号可知最高位为符号位，其他最先出现1的高位决定了编码的段落码，紧接着这个高位的后四位即段落码。译码时亦有此规律而来。
B、一次群时分复、分接器原理
C、QDPSK调制器原理（1）原理框图
说明：将QDPSK看成两路2DPSK分别调制，最后合成（2）差分编码
a、b到c、d满足差分编码关系
四、程序与仿真
--PCM编码，符合ITU-T G.711建议
--一个输入为13位逻辑矢量的均匀量化值，一个8000HZ占空比为1/32的取样脉冲--输出为八位逻辑矢量的A律PCM编码，和一个8000HZ的时钟
--虽然设计要求输入输出2.048MB/S时钟，个人觉得用不上，故舍去了--quartus软件是以下标大的位为高位，所以十三位输入采用D(12)为符号位
library ieee;--程序调用的库是IEEE库
use ieee.std_logic_1164.all;--定义了std_logic，std_logic_vector类型
entity PCMencode is
port(clkin :in std_logic;--输入时钟8000HZ
D
:in std_logic_vector(12 downto 0);--std_logic_vector全拼standard_logic标准逻辑矢量
C
:out std_logic_vector(7 downto 0);
clkout:out std_logic);end PCMencode;
architecture behavior of PCMencode is begin
process(clkin,D)begin if clkin'event and clkin='1' then
if D(11)='1' then C<=D(12)&'1'&'1'&'1'&D(10)&D(9)&D(8)&D(7);
elsif D(10)='1' then C<=D(12)&'1'&'1'&'0'&D(9)&D(8)&D(7)&D(6);
elsif D(9)='1' then C<=D(12)&'1'&'0'&'1'&D(8)&D(7)&D(6)&D(5);
elsif D(8)='1' then C<=D(12)&'1'&'0'&'0'&D(7)&D(6)&D(5)&D(4);
elsif D(7)='1' then C<=D(12)&'0'&'1'&'1'&D(6)&D(5)&D(4)&D(3);
elsif D(6)='1' then C<=D(12)&'0'&'1'&'0'&D(5)&D(4)&D(3)&D(2);
elsif D(5)='1' then C<=D(12)&'0'&'0'&'1'&D(4)&D(3)&D(2)&D(1);
else C<=D(12)&'0'&'0'&'0'&D(4)&D(3)&D(2)&D(1);
end if;end if;end process;clkout<=clkin;end behavior;
--PCM译码
--输入A律八位PCM编码，占空比为1/32的8000HZ的去取样时钟
--输出为十三位逻辑矢量均匀量化值，占空比为1/32的8000HZ的去取样时钟 library ieee;use ieee.std_logic_1164.all;entity PCMdecode is port（clkin:in std_logic;
C:in std_logic_vector(7 downto 0);
D:out std_logic_vector(12 downto 0);
clkout:out std_logic);
end PCMdecode;architecture behavior of PCMdecode is signal temp:std_logic_vector(2 downto 0);begin
temp <= C(6 downto 4);
process(clkin)
begin
if clkin'event and clkin='1' then
case temp is
when “111”=>D<=C(7)&“1”&C(3 downto 0)&“1000000”;
when “011”=>D<=C(7)&“01”&C(3 downto 0)&“100000”;
when “101”=>D<=C(7)&“001”&C(3 downto 0)&“10000”;
when “001”=>D<=C(7)&“0001”&C(3 downto 0)&“1000”;
when “110”=>D<=C(7)&“00001”&C(3 downto 0)&“100”;
when “010”=>D<=C(7)&“000001”&C(3 downto 0)&“10”;
when “100”=>D<=C(7)&“0000001”&C(3 downto 0)&“1”;
when “000”=>D<=C(7)&“0000000”&C(3 downto 0)&“1”;
when others=>D<=null;
end case;
end if;end process;clkout<=clkin;end behavior;
--时分复接器
--输入一个8位数据总线(即30路PCM话音并行数据共用总线),--输入一个一次群串行位同步时钟2.048MB/S信号
--输出一个一次群串行合路数据流2.048MB/S信号；一个一次群串行位同步时钟2.048MB/S信号
--一个5位时隙地址总线信号(即30路PCM话音并行地址总线)--（其说明当前输入的数据总线上是哪个时隙数据）
--此程序要特别注意器件的选择，该程序选择cyclone系列EP1C6Q240C8时得到所期望的结果
--若选用其他器件譬如Stratix II系列的器件会丢失第一路信息
library ieee;--程序所调用的库是IEEE库
use ieee.std_logic_1164.all;--定义了std_logic，std_logic_vector类型
use ieee.std_logic_unsigned.all;--用到基于std_logic，std_logic_vector类型的--无符号的算术运算 entity fujieqi is port(clkin: in std_logic;
datain: in std_logic_vector(7 downto 0);--30路语音信号输入
dataout:out std_logic;
--输出串行数据流
ads:out std_logic_vector(4 downto 0);--五位时隙总线信号
clkout:out std_logic);--输出时钟
end fujieqi;architecture behav of fujieqi is shared variable tscount:std_logic_vector(8 downto 0);--时隙计数器 shared variable bitcount:std_logic_vector(2 downto 0);--位计数器 begin p1:process(clkin)--位时钟和时隙计数 begin if clkin'event and clkin='1' then
if bitcount=“111” then
bitcount:=“000”;
tscount:=tscount+'1';
else bitcount:=bitcount+'1';
end if;end if;end process p1;p2:process(clkin)variable regester:std_logic_vector(7 downto 0);--定义一个内部的寄存器，--用于寄存输入的八位数据
variable temp:std_logic_vector(7 downto 0);--定义一个中间变量，用于数据的串行输出 begin if clkin'event and clkin='1' then
ads<=tscount(4 downto 0);--记录当前输出的是第几路信号
if bitcount=“000” then
if tscount(5 downto 0)=“000000” then
regester:=“10011011”;
--双帧计数为0时传帧同码
elsif tscount(5 downto 0)=“100000” then
regester:=“11111111”;
--双帧计数为32时传勤务信息
elsif tscount=“000010000” then
regester:=“00001111”;
--复帧计数为16时传复帧同步码
elsif tscount(4 downto 0)=“10000” then
regester:=“11111111”;
--除F0帧外，每帧的第16时隙都传信令信息
else regester:=datain;
--不满足以上条件时传语音信号
end if;
temp:=regester;
--并串转换
dataout<=temp(7);--时隙的第一个时钟上升沿输出最高位
else
temp(7 downto 1):=temp(6 downto 0);--右移
dataout<=temp(7);--接着发其他位
end if;end if;clkout<=clkin;--输出时钟 end process p2;end behav;
--QDPSK调制器，这里采用把一路QDPSK信号分为正交的两路2PSK分别调制，最后合成--输入一位2.048MB/S合路数据流，一位8.192MB/S输入时钟，内部进程所需时钟由分频而得
--输出一位8.192MB/S时钟，一个17位逻辑矢量载波抽样值输出
--由于FPGA器件适合做乘法运算，所以相干载波由八个样点表示，那么乘法运算转为适合 FPGA--器件加法运算
library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;--定义了有符号与无符号类型，及基于这些类型上的算术运算 use ieee.std_logic_unsigned.all;entity qdpsk is port(clkin8192: in std_logic;
datain:in std_logic;
clkout8192:out std_logic;
dataout: out std_logic_vector(16 downto 0));end qdpsk;architecture behavior of qdpsk is signal clk1024: std_logic;signal clk2048: std_logic;shared variable a,b,c,d: std_logic;signal n:std_logic_vector(2 downto 0);--n为一个三位的计数器，用于控制八个样点的输出 signal q:std_logic_vector(1 downto 0);--c&d结合状态
signal count:std_logic_vector(2 downto 0);--对输入时钟计数，利用该三位计数器分频得到1.024mb/s的时钟
begin p1:process(clk1024)--串并转换
variable tem:std_logic_vector(2 downto 0);begin if(clk2048'event and clk2048='1')then if tem(0)='0' then
a:=tem(1);--偶数位
b:=tem(2);--奇数位
tem:=datain&“01”;else tem:=datain&tem(2 downto 1);end if;end if;end process p1;
--p1:process(clk1024)--p1进程也可以这么写，这样少一个分频，更加简洁--variable xx:std_logic_vector(1 downto 0);--begin--if clk1024'event and clk1024='1' then--
xx(1):=din;--elsif(clk1024'event and clk1024='0')then--
xx(0):=din;--
b<=xx(0);a<=xx(1);--end if;--end process p1;
p2:process(clk1024)--差分编码 variable temp:std_logic;begin temp:=(c xor d);if clk1024'event and clk1024='1' then
if temp='0' then
c:=not(b xor c);
d:=a xor d;
else
c:=a xor c;
d:=not(b xor d);
end if;
end if;end process p2;p3:process(clkin8192)--计数和分频并根据c&d的状态输出已调信号 begin
if clkin8192'event and clkin8192='1' then
count<=count+'1';
clk1024<=count(2);
clk2048<=count(1);
if count=“000”then
n<=“000”;q<=c&d;
else n<=n+'1';q<=q;
end if;end if;if clkin8192'event and clkin8192='1' then if q=“00” then case n is when “000” => dataout<=“***10”;when “001” => dataout<=“***00”;when “010” => dataout<=“***10”;when “011” => dataout<=“***11”;when “100” => dataout<=“***11”;when “101” => dataout<=“***10”;when “110” => dataout<=“***11”;when “111” => dataout<=“***11”;when others=>null;end case;elsif q=“01” then case n is when “000” => dataout<=“***10”;when “001” => dataout<=“***11”;when “010” => dataout<=“***11”;when “011” => dataout<=“***10”;when “100” => dataout<=“***11”;when “101” => dataout<=“***11”;when “110” => dataout<=“***10”;when “111” => dataout<=“***00”;when others=>null;end case;elsif q=“10” then case n is when “000” => dataout<=“***11”;when “001” => dataout<=“***11”;when “010” => dataout<=“***10”;when “011” => dataout<=“***00”;when “100” => dataout<=“***10”;when “101” => dataout<=“***11”;when “110” => dataout<=“***11”;when “111” =>dataout<=“***10”;when others=>null;end case;elsif q=“11” then case n is when “000” => dataout<=“***11”;when “001” => dataout<=“***10”;when “010” => dataout<=“***11”;when “011” => dataout<=“***11”;when “100” => dataout<=“***10”;when “101” => dataout<=“***00”;when “110” => dataout<=“***10”;when “111” => dataout<=“***11”;when others=>null;end case;end if;end if;end process p3;clkout8192<=clkin8192;end behavior;
--时分分接程序
--同步码捕获三次后方确认同步完成，若失步三次后重新捕获
--输入一个一次群串行合路数据流2.048MB/S信号，一个一次群串行位同步时钟2.048MB/S信号
--输出一个一次群串行合路数据流2.048MB/S信号，一个30位逻辑矢量时隙脉冲信号(每位对应一路时隙脉冲)--一个一次群串行位同步时钟2.048MB/S信号
--输出串行数据流分别于A1……A31相与即可得到各路话音信号
library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;
entity fenjieqi is port(datain,clkin:in std_logic;--输入2.048MB/S的合路数据流，输入--串行位同步时钟2.048MB/S
A1,A2,A3,A4,A5,A6,A7,A8,A9,A10,A11,A12,A13,A14,A15,A17,A18, A19,A20,A21,A22,A23,A24,A25,A26,A27,A28,A29,A30,A31:out std_logic;--输出30位逻辑矢量时隙脉冲信号，与dataout相与的结果就是所选择的一路语音--输出
clkout,dataout:out std_logic);--输出串行数据流和输出时钟 end fenjieqi;
architecture behave of fenjieqi is signal regester,singlecount:std_logic_vector(7 downto 0):=“00000000”;--regester为八位移位寄存器用于捕获同步码,singlecount为单帧计数器
signal doublecount:std_logic_vector(8 downto 0):=“000000000”;--双帧计数器以位为单位 signal catch:std_logic:='0';--同步码捕捉状态标志0表捕捉态，1表示同步态
signal syncount,lostcount:std_logic_vector(1 downto 0):=“00”;--同步计数器以位为单位--与失步计数器
begin
P1:process(clkin)--利用移位寄存器暂存当前输入码，敏感信号为时钟上升沿--即当时钟上升沿到达时该进程执行一次
begin if clkin'event and clkin='1' then--时钟上升沿有效暂存输入数据
regester<=regester(6 downto 0)&datain;end if;end process P1;
P2:process(clkin)--同步码捕捉，同步保持比较
begin if clkin'event and clkin='0' then--时钟下降沿有效验证是否为同步码
--及验证落后于暂存刚好半个时钟周期，敏感信号为时钟下降沿，即时钟下降沿到达一次程序执行一次
doublecount<=doublecount+1;singlecount<=doublecount(7 downto 0)+1;--借用双帧第八位单帧计数
if catch='0' then
--catch为0时为捕捉态
if syncount=“00” then
if regester=“10011011” then
syncount<=syncount+1;doublecount<=“000000111”;
--表示第一次捕捉到同步码，将其次数加一，并且让输出变为第八位
end if;
elsif doublecount=“000000110” then--已捕捉到同步码的同时验证捕获
if regester=“10011011” then
if syncount=“10” then catch<='1';syncount<=“00”;
--验证同步次数达到3次时转为同步状态
else syncount<=syncount+1;
end if;
else syncount<=“00”;--验证不是同步码时转为重新捕获状态
end if;
end if;
else
--catch为1，同步态时，同步保持比较
if doublecount=“000000110” and regester/=“10011011” then
--表示同步时验证不是同步码
if lostcount=“10” then catch<='0';lostcount<=“00”;
--验证失步次数达到三次时转为捕捉状态
else lostcount<=lostcount+1;
end if;
end if;
end if;end if;end process P2;
P3:process(clkin,singlecount,catch)--时钟上升沿有效，译码输出 begin if clkin'event and clkin='1' then
if catch='1' then
dataout<=datain;
if singlecount>=“00000111”and singlecount<=“00001110”then A1<='1';else A1<='0';end if;
if singlecount>=“00001111”and singlecount<=“00010110”then A2<='1';else A2<='0';end if;
if singlecount>=“00010111”and singlecount<=“00011110”then A3<='1';else A3<='0';end if;
if singlecount>=“00011111”and singlecount<=“00100110”then A4<='1';else A4<='0';end if;
if singlecount>=“00100111”and singlecount<=“00101110”then A5<='1';else A5<='0';end if;
if singlecount>=“00101111”and singlecount<=“00110110”then A6<='1';else A6<='0';end if;
if singlecount>=“00110111”and singlecount<=“00111110”then A7<='1';else A7<='0';end if;
if singlecount>=“00111111”and singlecount<=“01000110”then A8<='1';else A8<='0';end if;
if singlecount>=“01000111”and singlecount<=“01001110”then A9<='1';else A9<='0';end if;
if singlecount>=“01001111”and A10<='0';end if;
if singlecount>=“01010111”and A11<='0';end if;
if singlecount>=“01011111”and A12<='0';end if;
if singlecount>=“01100111”and A13<='0';end if;
if singlecount>=“01101111”and A14<='0';end if;
if singlecount>=“01110111”and A15<='0';end if;
if singlecount>=“10000111”and A17<='0';end if;
if singlecount>=“10001111”and A18<='0';end if;
if singlecount>=“10010111”and A19<='0';end if;
if singlecount>=“10011111”and A20<='0';end if;
if singlecount>=“10100111”and A21<='0';end if;
if singlecount>=“10101111”and A22<='0';end if;
if singlecount>=“10110111”and A23<='0';end if;
if singlecount>=“10111111”and A24<='0';end if;
if singlecount>=“11000111”and A25<='0';end if;
if singlecount>=“11001111”and A26<='0';end if;
if singlecount>=“11010111”and A27<='0';end if;
if singlecount>=“11011111”and A28<='0';end if;
if singlecount>=“11100111”and A29<='0';end if;
if singlecount>=“11101111”and
singlecount<=“01010110”then singlecount<=“01011110”then singlecount<=“01100110”then
singlecount<=“01101110”then singlecount<=“01110110”then singlecount<=“01111110”then singlecount<=“10001110”then singlecount<=“10010110”then singlecount<=“10011110”then singlecount<=“10100110”then singlecount<=“10101110”then singlecount<=“10110110”then singlecount<=“10111110”then singlecount<=“11000110”then singlecount<=“11001110”then singlecount<=“11010110”then singlecount<=“11011110”then singlecount<=“11100110”then singlecount<=“11101110”then singlecount<=“11110110”then
A10<='1';else A11<='1';else A12<='1';else
A13<='1';else A14<='1';else A15<='1';else A17<='1';else A18<='1';else A19<='1';else A20<='1';else A21<='1';else A22<='1';else A23<='1';else A24<='1';else A25<='1';else A26<='1';else A27<='1';else A28<='1';else A29<='1';else A30<='1';else A30<='0';end if;
if singlecount>=“11110111”and A31<='0';end if;
end if;end if;end process P3;clkout<=clkin;end behave;
singlecount<=“11111110”then
A31<='1';else
+
五、心得体会
这次课程设计老师十三周布置任务，我是我所在小组的组长。那时通信原理的书还有好几章没怎么看，VHDL语言我自己又没选，所以一开始压力就很大。虽然十二周就已经把vhdl语言看了些，但quartus平台还是不熟悉。十三周期中考试，十四周从网上下了些fpga的开发教程，熟悉了quartus软件，熟悉了一些小的经典程序的编写。虽然做了这些前期准备，自己真正开始课程设计的时候还是遇到了不少的困难。通信原理的书上的原理基本理解，但把它运用到课程设计中去，还是有困难。譬如说pcm编码书上用的是逐次逼近法编码，但所使用的fpga器件的编程与这个有很大不同，显的更加简单。再如QDPSK调制，虽然基本原理和书上一样，但由于是FPGA器件，把载波相乘转化成了载波抽样。让我认识到理论到实践还有很长的路要走。当作做完课程设计回头看书，反而更加清晰了。学工科就是如此，实践往往能让自己理解的更深刻，前期的伦理理解也很重要，不然不知如何下手。编程是实在的，我一直有种畏惧感，因为实践的机会少，也没什么头绪，这次编程，通过团队的合作，通过资料的参考，反复的调试仿真，让我找到可编程的一种激情，虽然程序编的不是很好，还有很多毛病，但我了解的这个流程，我比以前更加喜欢编程，也有了努力地方向。编程看再多的程序不如自己编个小程序，这才是提高编程能力的方法，要有个小项目，要尽量自己写程序。团队成员的帮助也相当重要，能发现你不能发现的问题。总之，这次课程设计收获颇多。自己的编程能力亟待加强！
第三篇：通信原理课程设计---2FSK数字调制系统仿真和分析
课
程
设
课程设计名称：
专 业 班 级 ： 学 生 姓 名 ： 学
号 ：
指 导 教 师 ： 课程设计时间：
计
需求分析
二进制频移键控（2FSK）数字调制系统：
1、主要功能：对信号编码形成的0、1序列通过两种不同频率的波表达出来。经过信道有噪声的加入，在这里我们模拟为高斯白噪声，在接收端收到信号后通过分离、滤波、判决，进而还原信号。
2、主要内容：对二进制数字信源进行数字调制（2FSK），画出信号波形及功率谱，并分析其性能。概要设计
整个设计包括三个部分：
1、信源部分：在这里要求2FSK信号的形成，根据公式
s=cos(2*pi*(F+m*f).*t)(m=0或1)生成信源信号，设置F=20HZ，m=a（ceil（t+0.0005）），f=100HZ，t=0：0.0005：9.9995。生成的s为一维数列，有两万组数据。
2、信道部分：在信道部分有噪声的加入，这里用如下函数
n=0.01*randn(1,20000);
z=s+n;此处n为噪声函数，randn函数用于生成随机分布的一维数列，z为加入了噪声的合成信号。
3、信宿部分：在这一部分，要求接收到的信号z经过滤波函数filter后，再过判决，得到原信号。运行环境
硬件环境：
cpu、内存、硬盘、CD-ROM驱动器和鼠标
软件环境：
Windows 98/NT/2000、Window XP或Win7 2 4 开发工具和编程语言
MATLAB开发实验箱 MATLAB汇编语言 详细设计
第一部分：生成原信号
clear all;clc;
%设置时间参数、主频、偏频、抽样频率 t=0:0.0005:9.9995;F=20;f=100;FS=1:500;
%产生二进制信号和模拟信号 a=randint(1,10,2);m=a(ceil(t+0.0005));s=cos(2*pi*(F+m*f).*t);%求信号的频谱和功率谱 S=fft(s);
pss=S.*conj(S)/512;for j=1:2000
Pss(j)=pss(10*j);end
%画出二进制信号、模拟信号、功率谱的图像 figure(1);subplot(311);plot(t,m);
axis([0,10,0,1.2]);title('二进制信源波形');xlabel('时间');ylabel('幅度');subplot(312);plot(t,s);
title('模拟信源波形');xlabel('时间');ylabel('幅度');subplot(313);
plot(FS,Pss(1:500));title('原信号功率谱');xlabel('频率');ylabel('幅度');
第二部分：经过信道加入噪声
%生成噪声信号与合成信号
n=0.01*randn(1,length(t));z=s+n;
%画出噪声信号图形、合成信号图形、原信号图形 figure(2);subplot(311);plot(t,n);title('噪声波形');xlabel('时间');ylabel('幅度');subplot(312);plot(t,z);
title('合成信号波形');xlabel('时间');ylabel('幅度');subplot(313);plot(t,s);
title('原信号波形');xlabel('时间');ylabel('幅度');
%对合成信号做快速傅立叶变换 %并画出其功率谱及原信号功率谱 Z=fft(z);
pzz=Z.*conj(Z)/512;for j=1:2000
Pzz(j)=pss(10*j);end
figure(3);subplot(211);
plot(FS,Pss(1:500));title('原信号功率谱');xlabel('频率');ylabel('幅度');subplot(212);
plot(FS,Pzz(1:500));title('合成信号功率谱');xlabel('频率');ylabel('幅度');第三部分：对接收到的信号滤波、判决，进而得到原信号
%求滤波器参数、并将信号通过滤波器 %分出两个不同频率的信号
b1=fir1(101,[15/1000,25/1000]);b2=fir1(101,[115/1000,125/1000]);h1=filter(b1,1,z);h2=filter(b2,1,z);
%作出两个不同频率信号及原信号的图形 figure(4);subplot(311);plot(t,h1);
title('经通过频率为20HZ的滤波器后的波形');xlabel('时间');ylabel('幅度');subplot(312);plot(t,h2);
title('经通过频率为120HZ的滤波器后的波形');xlabel('时间');ylabel('幅度');subplot(313);plot(t,s);
title('原信号波形');xlabel('时间');ylabel('幅度');
%将信号与自身相乘并作出图形 sw1=h1.*h1;sw2=h2.*h2;figure(5);subplot(211);plot(t,sw1);
title('频率为20HZ信号相乘后的波形');xlabel('时间');ylabel('幅度');subplot(212);plot(t,sw2);
title('频率为120HZ信号相乘后的波形');xlabel('时间');ylabel('幅度');
%对信号进行低通滤波并画出图形
b3=fir1(101,[2/1000,10/1000]);st1=filter(b3,1,sw1);st2=filter(b3,1,sw2);figure(6);subplot(211);plot(t,st1);
title('20HZ信号低通滤波后的波形');xlabel('时间');ylabel('幅度');subplot(212);plot(t,st2);
title('120HZ信号经低通滤波后的波形');xlabel('时间');ylabel('幅度');%对两路信号抽样判决 for i=1:length(t)
if(st1(i)>=st2(i))st(i)=0;
else
st(i)=1;end end
%画出经抽样判决后信号波形 figure(7);subplot(211);plot(t,st);
axis([0,10,0,1.2]);
title('抽样判决后二进制波形');xlabel('时间');ylabel('幅度');subplot(212);plot(t,m);
axis([0,10,0,1.2]);title('原二进制信号波形');xlabel('时间');ylabel('幅度');调试分析
第一部分：要求注意在进行运算时运算符号的正确性，特别是数组的运算。还有就是在绘图时要求注意绘图函数的参数要具有一致性，即要有相同个数的数组。
第二部分：在生成噪音数组时，要注意其幅值。要求噪音的幅值与信源数组的幅值比例合适，即要求有合适的信噪比。
第三部分：这里要特别注意的是滤波参数的设置，不能正确的设置滤波参数 6 就不能得到较好的信号，就不能还原出原信号。测试结果
第一部分：
二进制信源波形1幅度0.50012356时间模拟信源波形4789101幅度0-1012356时间原信号功率谱4789104000幅度***00250频率***
第二部分：
噪声波形0.05幅度0-0.05012356时间合成信号波形4789102幅度0-20123456时间原信号波形789101幅度0-1012345时间678910 7 第三部分：
原信号功率谱30002000幅度***50300频率合成信号功率谱***30002000幅度***00250频率***
经通过频率为20HZ的滤波器后的波形2幅度0-20125678时间经通过频率为120HZ的滤波器后的波形349102幅度0-20123456时间原信号波形789101幅度0-1012345时间678910
频率为20HZ信号相乘后的波形1.51幅度0.50012567时间频率为120HZ信号相乘后的波形3489101.51幅度0.50012345时间678910
20HZ信号低通滤波后的波形0.80.6幅度0.40.20012567时间120HZ信号经低通滤波后的波形3489100.80.6幅度0.40.20012345时间678910
抽样判决后二进制波形1幅度0.50012356时间原二进制信号波形4789101幅度0.50012345时间678910 参考文献
[1] 管爱红，MATLAB应用及其应用教程，北京：电子工业出版社,2009.8 [2] 樊昌信，通信原理，北京：国防工业出版社，2007.8 [3] Ssnjit K.Mitra，数字信号处理，北京：清华大学出版社，心得体会
通过对该课程的学习，我对通信原理有了更进一步的理解；通过对该二进制数字信源进行数字调制（2FSK）的设计，我也了解了二进制数字信源进行数字调制（2FSK）的基本结构和基本特性，而且还掌握了基本的撰写论文的形式和思路。作为一个电子信息工程专业的学生，数字信号处理是我们的重要专业课程，是我们将来从事通信事业的基本保障。通过对作为该论文的重要部分—MATLAB的运用，大大提高了我们对集计算，编程与绘图于一体的该应用软件的运用能力。MATLAB包含的几十个工具箱，覆盖了通信，自动控制，信号处理，图象处理，财经，化工，生命科学等科学技术领域，汲取了当今世界这些领域的最新研究成果，已经成为从事科学研究和工程设计不可缺少的工具软件。该课程设计将数字信号处理的有关教学内容和MATLAB语言紧密，有机地结合起来，使我们在学习基础理论知识的同时学会了应用MATLAB，在学习应用MATLAB的同时，加深了对基本知识的理解，增强了我们的计算机应用能力，提高了学习效果。总之，无论是从教学知识掌握出发，还是从对MATLAB的应用出发，通过这次学习，我不但掌握了二进制数字信源进行数字调制（2FSK）设计的基本知识及其实际应用的技巧，还提高了自己的编程和写报告的能力，收获不小,也巩固了所学知识。
第四篇：通信原理实验 FSK传输系统系统试验
通信原理实验
专
业：通信工程 班
级： 姓
名：
指导老师：
日
期：2014.6.9
实验一 FSK传输系统系统试验
一．实验目的
1.熟悉 FSK 调制和解调基本工作原理； 2.掌握 FSK 数据传输过程；
3.掌握 FSK 正交调制的基本工作原理与实现方法； 4.掌握 FSK 性能的测试；
5.了解 FSK 在噪声下的基本性能。
二．实验仪器
1.JH5001通信原理综合实验系统 2.20MHz双踪示波器
三．实验内容
测试前检查：首先将通信原理综合实验系统调制方式设置成“FSK 传输系统”；用示波器测量TPMZ07 测试点的信号，发现有脉冲波形，则说明实验系统已正常工作。
（一）FSK调制 1.FSK基带信号观测
(1).TPi03 是基带FSK 波形（D/A 模块内）。通过菜单选择为1 码输入数据信号，观测TPi03 信号波形，测量其基带信号周期。如图1.1.1所示。
(2).通过菜单选择为0 码输入数据信号，观测TPi03 信号波形，测量其基带信号周期。如图1.1.2所示。将测量结果与1 码比较。
图1.1.1 全1码的基带信号
图1.1.2 全0码的基带信号 分析：由图可知，输入全1码时的基带信号周期约为27us，输入全0码时的基带信号周期约为54us，则输入全0码时的基带信号周期约为全1码时的2倍。
2.发端同相支路和正交支路信号时域波形观测
TPi03和TPi04分别是基带FSK 输出信号的同相支路和正交支路信号。测量两信号的时域信号波形时将输入全0 码，测量其两信号是否满足正交关系。波形如图1.1.3所示。
图1.1.3 TPi03 和TPi04波形
分析：由图可以看出TPi03 和TPi04的波形相位相差π，满足正交关系。思考：产生两个正交信号去调制的目的是防止码间串扰。
3.发端同相支路和正交支路信号的李沙育波形观测
将示波器设置在（x-y）方式，可从相平面上观察TPi03和TPi04的正交性，其李沙育应为一个圆。通过菜单选择在不同的输入码型下进行测量。输入码型为全0码、全1码、0/1码和特殊码是的李沙育波形分别如图1.1.4、图1.1.5、图1.1.6和图1.1.7所示。
图1.1.4 全0码
图1.1.5 全1码
图1.1.6 0/1码
图1.1.7 特殊码
分析：输入各种不同的码序列得到的李沙育图形都呈现出圆形。
4.连续相位FSK调制基带信号观测
TPM02是发送数据信号（DSP+FPGA模块左下脚），TPi03是基带FSK 波形。测量时，通过菜单选择为0/1码输入数据信号，并以TPM02作为同步信号。观测TPM02与TPi03点波形应有明确的信号对应关系。并且，在码元的切换点发送波形的相位连续。如图1.1.8所示。通过菜单选择为特殊序列码输入数据信号，重复上述测量步骤。记录测量结果，如图1.1.9所示。
图1.1.8 0/1码
图1.1.9 特殊码
思考：图中，观测两重叠波形，TPM02为高时，TPi03的频率高，TPM02为低时，TPi03的频率低，但TPi03的波形连续，即非连续相位FSK调制在码元切换点的相位是连续的。
5.FSK调制中频信号波形观测
(1).选择0/1码输入数据信号，以TPM02作为同步信号,观测TPM02与TPK03点波形有明确的信号对应关系,如图1.1.10所示。
(2).选择特殊序列码输入数据信号，重复上述测量步骤，如图1.1.11所示。(3).断开跳线器Ki01或Ki02，重复上述测量步骤。观测信号波形的变化，分析变化原因，如图1.1.12和图1.1.13所示。
图1.1.10 0/1码
图1.1.11 特殊码
图1.1.12 0/1码
图1.1.13 特殊码
分析：将正交调制输入信号中的一路基带调制信号断开后，由图可知，波形总体上不变，但频率分量有所增加。这是因为在FSK正交方式调制中，如果只采用一路同向FSK信号进行调制，会产生两个FSK频谱信号，使频率分量增加。
（二）FSK解调 1.解调基带FSK信号观测
用中频电缆连结KO02和JL02，测量解调基带信号测试点TPJ05，用TPM02作同步。
(1).选择1码，观测TPJ05测量其信号周期,如图1.2.1所示；
(2).选择为0/1码，观测TPJ05，如图1.2.2所示。根据观测结果，分析解调端的基带信号与发送端基带波形（TPi03）不同的原因。
图1.2.1 全1码
图1.2.2 0/1码
分析：全1码输入时，TPJ05的输出波形的频率不变；0/1码输入时，高电平处TPJ05的频率高，低电平处TPJ05的频率低。
思考：解调端的基带信号与发送端基带波形（TPi03）不同的原因是：存在噪声的影响且信道特性不稳定，存在着衰落。
2.解调基带信号的李沙育（x-y）波形观测
将示波器设置在（x-y）方式，观察TPJ05和TPJ06的波形。(1).选择1码，仔细观测其李沙育信号波形,如图1.2.3所示；(2).选择为0/1码，仔细观测李沙育信号波形，如图1.2.4所示；
图1.2.3 全1码
图1.2.4 0/1码
分析：全1码时，李沙育信号波形近似为一个圆环，更接近椭圆；0/1码时，李沙育信号波形同样近似为一个圆环，且环形粗一点。
思考：接收端与发送端李沙育波形不同的原因：存在噪声的影响且信道特性不稳定，存在着衰落。
3.接收位同步信号相位抖动观测
用发送时钟TPM01信号作同步，选择不同的测试序列测量接收时钟TPMZ07的抖动情况。输入码型为全1码和全0码，其波形分别如图1.2.5和1.2.6所示：
图1.2.5 全1码
图1.2.6 全0码
分析：方波高电平初始端存在脉冲。
思考：全0或全1码下观察不到位定时的抖动是因为：在全1码和全0码的情况下，所有的输入码元均相同，无电平跳变，不存在相位的变化，因此观察不到相位抖动。
4.解调器位定时恢复与最佳抽样点波形观测
TPMZ07为接收端DSP调整之后的最佳抽样时刻输入m序列，观察TPMZ07（以此信号作同步）和TPN04波形的之间的相位关系，如图1.2.7所示。
图1.2.7 解调器位定时恢复与最佳抽样点波形
分析：最佳抽样时刻位于抽样判决点的中间时刻，也即具有最大能量处。
5.位定时锁存和位定时调整观测
(1).输入为m序列时，观察TPM01（以此信号作同步）和TPMZ07（收端最佳判决时刻）之间的相位关系，如图1.2.8所示；
(2).不断按确认键，观察TPMZ07的调整过程和锁定后的相位关系，如图1.2.9所示；
(3).输入全1重复该实验，解释原因。按确认键前后波形如图1.2.10和图1.2.11所示；
(4).断开JL02接收中频环路，观测TPM01和TPMZ07之间的相位关系，并解释测量结果的原因。
图1.2.8 m序列确认前
图1.2.9 m序列确认后
图1.2.10 全1码确认前
图1.2.11 全1码确认后
分析：
（1）输入为m序列时，方波高电平初始端存在脉冲，发端时钟和最佳判决时刻之间的相位同步。
（2）不断按确认键，波形总体上保持不变。
（3）输入为全1码时，按确认键调整过程中脉冲位置发生了变化，即发端时钟和最佳判决时刻之间的相位发生了变化，原因是全1码时，输入波形没有变化，位定时失步；断开中频环路，按确认键，则脉冲位置发生变化，原因是断开中频环路后，无法正确判断出码元的起止。
6.观察在各种输入码字下FSK的输入/输出数据
通过菜单选择为不同码型输入数据信号，观测TPM04点输出数据信号是否正确。观测时用TPM02点信号同步。输入码型分别为特殊码、全1码和0/1码是波形分别如图1.2.12、图1.2.13和图1.2.14所示：
图1.2.12 特殊码
图1.2.13 全1码
图1.2.14 0/1码
分析：可以看出特殊码和0/1码输出波形与输入波形基本一致，只是相位上有一定的偏移，全1码为直线。
四．实验思考题
1.FSK 正交调制方式与传统的一般FSK 调制方式有什么区别? 其有哪些特点？
答：两者区别:一般FSK调制方式产生FSK信号的方法是根据输入的数据比特是0还是1，在两个独立的振荡器中切换。采用这种方法产生的波形在切换的时刻相位是不连续的，因此这种FSK信号称为不连续FSK信号。而FSK正交调制方式产生FSK信号的方法是，首先产生FSK基带信号，利用基带信号对单一载波振荡器进行频率调制。FSK正交调制方式可以消除各个频率间的相互干扰，从而消除由于频率干扰造成的误码。若频率不正交，在抽样时刻各支路信号波形是相关的，一条支路的误码必然导致判决结果的错误，从而增大了误码率。
FSK正交调制方式的特点：随着FSK码长的增加，FSK信号的带宽增加，频带利用率降低。即以增加信号频带来换取误码率的降低。
2.TPi03 和TPi04 两信号具有何关系？
答：TPi03和TPi04分别为同向支路和正交支路，两信号为正交关系。
五．心得体会
因为是第一个实验，一开始对找JH5001通信原理综合实验系统上的模块以及测试点有点生疏，并且与双踪示波器有一根导线接触不良，但是实验总体完成的还是相对比较顺利的。通过实验，加深了对FSK调制和解调的基本工作原理、FSK数据传输、FSK正交调制的基本工作原理与实现方法以及FSK性能测试的理解。并且增强了我们的动手与合作能力。
第五篇：通信原理课程设计[范文]
通
题目：
信 原 理课程设计
基于MATLAB的系统的2ASK仿真
五、设计心得和体会„„„„„„„„„„„„„„„„„„„„„„„
1、心得和体会……………………………………………………………
2、致谢……………………………………………………………………
参考文献„„„„„„„„„„„„„„„„„„„„„„„„„„„„„„„„
一、2ASK通信系统发展背景
随着通信技术日新月异的发展，尤其是数字通信的快速发展越来越普及，研究人员对其相关技术投入了极大的兴趣。为使数字信号能在带通信道中传输，必须用数字信号对载波进行调制，其调制方式与模拟信号调制相类似。根据数字信号控制载波的参量不同也分为调幅、调频和调相三种方式。因数字信号对载波参数的调制通常采用数字信号的离散值对载波进行键控，故这三种数字调制方式被称为幅移键控（ASK）、频移键控（FSK）和相移键控（PSK）。经调制后的信号，通过信道传输，在接收端解调后恢复成数字信号。因此，调制解调技术是实现现代通信的重要手段，促进通信的快速发展。
现代通信系统要求通信距离远、通信容量大、传输质量好。作为其关键技术之一的调制解调技术一直是人们研究的一个重要方向。从最早的模拟调幅调频技术的日臻完善，到现在数字调制技术的广泛运用，使得信息的传输更为有效和可靠。二进制数字振幅键控是一种古老的调制方式，也是各种数字调制的基础。
二、仿真设计原理 1、2ASK信号的调制
2ASK技术是通过改变载波信号的幅值变化来表示二进制0或1的。载波0，1信息只改变其振幅，而频率和相位保持不变。通常使用其最大值Acos(t)和0分别表示1和0.有一种常用的幅值键控技术是开关键控（OOK）在OOK中，把一个幅度取为0，另一个幅度取为非0,其优点是传输信息所需的能量下降了，且调制方法简单.ＯＯＫ的产生原理如图2、2ASK信号的解调
接收端接收信号传来的2ASK信号，首先经过带通滤波器滤掉传输过程中产生的噪声干扰，再从中回复原始数据信号。常用的解调方法有两种：包络解调法和相干解调法。
相干解调法
相干解调也叫同步解调，就是利用相干波和接收到的2ASK信号相乘分离出包含原始信号的低频信号，再进行抽样判决恢复数字序列。相干波必须是与发送端同频同相的正弦信号。Z（t）=y(t)cos(t)=m(t)cos2(t)=111m(t)[1+cos(2t)]=m(t)+m(t)cos(2t).式中1/2m(t)是基带信号，2221/2m(t)cos(2t)是频率为2的高频信号，利用低通滤波器可检测出基带信号，再经过抽样判决，即可恢复出原始数字信号序列{an},2ASK信号带宽为码元速率的2倍，即：B2ASK=2Rb.式中Rb为信息速率。
相干解调的原理图如下
三、直接用MATLAB编程仿真
1、实验框图
在数字基带传输系统中，为了使数字基带信号能够在信道中传输，要求信道应具有低通形式的传输特性。然而，在实际信道中，大多数信道具有带通传输特性，数字基带信号不能直接在这种带通传输特性的信道中传输。必须用数字基带信号对载波进行调制，产生
元速率Rb=1000Band,载波频率为f=4kHZ.以下是仿真程序及注释。例子中采用OOK键控方式实现2ASK调制。第一行为数字序列波***1的单极性不归零码，码元宽度Tb=1/Rb=0.001s，第二行为载波波形，在一个码元宽度，有4个周期的正玄波载波信号f=1/4Tb=4kHz;第三行为调整之后的波形，码元1对应的调制后波形对应正玄波，0对应的调制后波形为0，结果满足要求.。
%数字信号的ASK调制
3、使用MATLAB编程
Clear;
%清空空间变量 m=[1 1 1 0 0 0 1 0 1 1 0 1];
%数字信号序列 Lm=length(m);
%序列的长度
F=200;
%数字信号的带宽
f=800;
%正弦载波信号的频率 A=1;
%载波的幅度
Q=f/F;
%频率比，即一个码元宽度中的正弦周期个数，为适配下面的滤波器参数选取，Q>=1/3 M=500；
%一个正弦周期内的采样点数 t=(0:M-1)/M/f;
%一个正弦信号周期内的时间
carry1=repmat(A*sin(2*pi*f*t),1,Q);%一个码元宽度内的正弦载波信号 Lcarry1=length(carry1);
%一个码元宽度内的信号长度 carry2=kron(ones(size(m)),carry1);%载波信号
ask=kron(m,carry1);
%调制后的信号 N=length(ask);
%长度 tau=(0:N-1)/(M-1)/f;
%时间 Tmin=min(tau);
%最小时刻 Tmax=max(tau);
%最大时刻 T=ones(size(carry1));
%一个数字信号1 dsig=kron(m,T);
%数字信号波形 subplot(3,1,1);
%子图分割 plot（tau,dsig）
%画出载波波形 grid on
%添加网 axis([Tmin Tmax-0.2 1.2])
%设置坐标范围 subplot(3,1,2)
%子图分割 plot(tau,carry2)
%画出载波波形 grid on
%添加网络
axis([Tmin Tmax-1.2*A 1.2*A]);%设置坐标范围 subplot(3,1,3)
%子图分割 plot(tau,ask)
%画出调制后的波形 grid on
%添加网络
axis([Tmin Tmax-1.2*A 1.2*A])%设置坐标范围
y=(x(t_judge));
%抽样判决时刻的信号值 y_judge=1*(y>=th)+0*(y<=th);
%抽样判决信号的0阶保持 y_value=kron(y_judge,ones(size(carry1)));
%抽样判决后的数字信号波形 n_tau=tau+0.5/F;
%抽样判决后的信号对应时间 subplot(4,1,3)
plot(n_tau,y_value)
axis([min(n_tau)max(n_tau)grid on subplot(4,1,4)plot(tau,dsig)
axis([Tmin Tmax-0.2 1.2])grid on
1、图示
%子图分割
%画出抽样判决后的数字信号波形-0.2 1.2])
%画出原始信号波形与解调后信号作对比
四、仿真结果
011
为使仿真过程清晰，忽略了信道的传输延时等，仅考虑了抽样判决点选取时的延时0.5Tb，因码元波特率RB=1000Band，码元宽度Tb=1/Rb=0.001s 故0.5Tb=0.0005s，从图中标注可以看出，信号的起始点为0.0005s。
五、设计心得和体会
1、心得和体会
通过本次课程设计，我们主解了要了2ASK调制与解调原理，特别是2ASK调制解调电路的MATLAB实现与调制性能分析，把本学期学的通信原理等通信类科目的内容应用到本课程设计中来，进一步巩固复习通信原理，MATLAB等课程，以达到融会贯通的目的。
通过对通信系统原理和MATLAB的学习，在通过硬件实现时会时不时地会出现一些问题，诸如：某个芯片的用法、其适用范围、其典型应用时会出现的问题、滤波器的设计、模拟电路中反馈电阻与控制增益器件的调节等等，都需要理论知识和实践经验结合才能解决。在此期间，首先，通过查阅相关书籍、文献，搞清楚原理框图，为今后的实验及论文写作奠定比较扎实的理论；其次，在原理图的基础之上，设计具体的硬件实现流程图，利用将一个大而复杂的系统分解转化为多个小而简单的模块的思想，在进行整合、连接，将复杂的问题简单化。了解了更多关于通信的知识，对以后的学习和工作又了莫大的帮助。通过本次课程设计，加强了对通信系统原理的理解，学会查寻资料、方案比较，以及设计计算及仿真等环节，进一步提高了分析解决实际问题的能力。在学习通信原理理论后进行一次电子设计与制作，锻炼了分析、解决电子电路问题的实际本领。为进一步学习计算机网络，数据通信，多媒体技术等课程打下坚实的基础。运用学习成果把课堂上学的系统化的理论知识，尝试性的应用于实际设计工作，并从理论的高度对设计工作的现代化提高一些有真惰性的建议和设想，检验学习成果，看一看课堂学习与实际工作到底有多大差距，并通过综合分析，找出学习中存在的不足，以便为完善学习计划，更边学习内容提供实践依据。
2、致谢
在此，首先要感谢蔡老师对我们一直以来的关心和照顾，细心给我们解答疑惑，帮助我们更好的学习，同时还要谢谢同学们热情的帮助。最后，祝老师新年快乐！笑口常开！
参考文献
[1]《通信原理》（第2版）樊昌信 等编著
国防工业出版社 北京
2012年 [2]《MATLAB信息工程工具箱技术手册》魏巍 主编 国防工业出版社 北京 2004年 [3]《MATLAB通信仿真开发手册》孙屹 主编 李妍 编著国防工业出版社 北京2004年
点击咨询 