第一篇：pads学习心得
PowerPCB(PADS)常见问题集
1.走线很细，不是设定值` 有时将预拉线布好线后，所布的线变成了一根很细的线而不是我们所设定的线宽，但是查看它的属性也还是一样的
最小线宽显示值的设定大于route线宽。
setup--preferences--global--minimum display 或者使用 R X 这个快捷命令，X表示需要设定的值
走线宽度无法修改，提示wrong width value 关于线宽的rules设置有误
setup – design rules –default—clearance—trace width 修改最小值默认值和最大值
布线的时候不能自动按照安全间距避开走线 没有打开规则在线检查
DRO 关闭在线规则检查 DRP 打开在线规则检查 PowerPCB 如何import Orcad 的netlist Orcad中的tools->create netlist，other的formatters选取padpcb.dll，再将其后缀名.net改为.asc即可。
在PowerPCB 中如何删层
4.0 以下的版本不可直接删层，可将不需要的层上的资料删掉，出gerber时不用出就好了；4.0 以上版本的可直接修改层数。
PowerPCB 中如何开方槽? 4.0 以上版本的可在编辑pad中选择slot parameters 中slotte来进行设置，但只能是椭圆形的孔；也可在机械层直接标示。
在PowerPCB 中如何将其它文件中相同部分复制到新的文件中 可用以下部骤: 第一，在副图选择要粘贴的目标，按右键选择make reuse，弹出一个菜单随变给个名字，ok 键即可。生成一个备用文件。
第二，在按右键选择reset origin(产生选择目标的坐标)将鼠标移到该坐标上可以坐标值（在窗口的右下角处）。
第三，调出主图，将板子的格点改为“1”mil。按make like reuse 键，打开第一步生成的文件后，用“S”命令敲入第二步生成的坐标。按左键确定。在贴完后，在按鼠标右键点击break origin。弹出一个窗口按“OK”即可。
如何在PowerPCB 中加入汉字或公司logo 将公司logo或汉字用bmp to pcb将。bmp档转换为protel的。pcb格式，再在protel中import，export *.dxf文檔，在PowerPCB中import即可。
如何在PowerPCB 中设置盲孔
先在padstack中设置了一个盲孔via，然后在setup--design rules--default--routing的via设置中加入你所设置的盲孔即可。
hatch和flood 有何区别，hatch 何用？如何应用
hatch是刷新铜箔，flood是重铺铜箔。一般地第一次铺铜或file修改后要flood，而后用hatch。
铺铜（灌水）时如何自动删除碎铜
1)setup-preferences-Thermals中，选中Remove Isolated copper； 或 2)菜单Edit—Find---菜单下Find By--Isolated pour—OK 如何修改PowerPCB 铺铜（灌水）的铜箔与其它组件及走线的间距
如果是全局型的，可以直接在setup － design rules 里面设置即可，如果是某些网络的，那么选中需要修改的网络然后选右键菜单里面的show rules进入然后修改即可，但修改以后需要重新flood，而且最好做一次drc检查。
PowerPCB 中铺铜时怎样加一些via 孔
可将过孔作为一part，再在ECO下添加part； 也可以直接从地走线，右键end(end with via)。自动泪滴怎么产生？ 需对以下两进行设置: 1)setup->preferences->routing->generate teardrops->ok 2)preferences->Teardrops->Display Teardrop->ok 手工布线时怎么加测试点? 1)连线时，点鼠标右键在end via mode 中选择end test point 2)选中一个网络，然后在该网络上选一个合适的过孔修改其属性为测试点，或者添加一焊盘作为测试点。
PowerPCB 怎么自动加ICT 一般地，密度比较高的板都不加ICT。而如果要加ICT，可在原理图里面设置test piont，调入网表;也可以手工加。十
为什么走线不是规则的? 设置setup/preferences/design/，选diagonl;将routing 里面的pad entry项去掉。
当完成PCB 的LAYOUT，如何检查PCB 和原理图的一致
在tools->compare netlist，在original design to compare与new design with change中分别选取所要比较的文件，将output option下的Generate Differences Report选中，其它选项以自己实际情况来选取，最后run即可。
在PowerPCB 中gerber out 时多出一个贯孔，而job file 中却没有，这是怎么回事
这应为PowerPCB的数据库太乱了，可能是修改的次数太多造成的。解决方法可export *.asc文件，再重新import一次。
如何直接在PowerPCB 3.6 下生成组件清单 通过File－Report－Parts List1/2。
如何将一个器件的某个引脚的由一条网络改为另一条网络？
打开eco，用delete connettion删除原来的连接，不要删除网络噢。再用add a connetion添加一个连接。
如何对已layout 好的板子进行修改? 为确保原理图与PCB 一致，先在原理图中进行修改，然后导出netlist，再在PCB 中导入，但要注意，如果要删除某些网络或零件，则需手动删除。
CAM Gerber 文件时（SOLDER MASK BOTTOM）出现“maximum number of apertures exceeded”的提示，无法输出文件? 选中你想要输出gerber的层，进入edit document对话杠，再选 device setup(前提要在photo状态下)，在photo plotter setup对话框的下方有一个aperture count项，在其后输入数字，然后regenerate即可。PowerPCB gerber out 时*.rep，*.pho，*.drl，*.lst 各表示什么意思 *.pho GERBER数据文件
*.rep D 码文件（线，焊盘的尺寸，必不可少的）*.drl 钻孔文件
*.lst 各种钻孔的坐标
以上文件都是制板商所需要的。
PowerPCB 如何能象PROTEL99 那样一次性更改所有相同的或所有的REF 或TXT 文字的大小？还有，怎么更改一个VIA 的大小而不影响其它VIA 的大小？可以通过鼠标右键选择“Document”，然后就可以选中所需要的ref 或文字了。如果要更改一个Via的大小，需要新建一种类型的Via。
PowerPCB 如何打印出来? 可以在菜单File－Cam„„中进行，建立一个新的CAM Document后，然后Edit，Output Device选择Print，运行RUN即可。一般先进行打印预览（Preview Selections），看是否超出一页的范围，然后决定是否缩小或放大。
请问PowerPCB如何设置才能在走线打孔的时候信号线自动用小孔，电源线用大孔？ 先在PAD STACKS中将你要用的VIA式样定制好，然后到Desing Ruels中先定义Default Routing Rules使用小的VIA，再到Net Ruels 选中电源的Net，在Routing中定义成大的VIA。如不行，可以敲入“VA”，将VIA Mode设成Automatic，它就会按规则来了。
要想在PowerPCB 中放置单个焊盘，是否就要在组件库中做一个单焊盘的组件？ 不一定，如果单个焊盘有网络连接，则可以改成放过孔，毕竟放组件不利于DRC。放过孔的方法：选中某一网络（NET），单击右键，选ADD VIA即可，可以连续放多个。最好打开在线DRC。
PowerPCB 在铺铜时画铺铜区时，如要在TOP 和BOTTOM均要铺GND 的铜，是否需要在TOP 和BOTTOM 分层画铺铜区后，再分层进行灌铜？
在灌铜时，各层均需要分别画铜皮框，如果一样的外形，就可以Copy。画完后现在Tools下的 Pour Manager 中的 Flood all 即可。
GND 的过孔或者器件的插脚铺铜时只有单面GND 连通所铺的铜
你可以到Setup－preference－Thermals选项中，将“Routed Pad Thermals”选项打勾
PowerPCB 3.5 中的菜单Setup---> Design---> Rules---> Default---> Routing 中
Vias的Availabe和Selected 匀为空白，在此情况下是没有过孔，各层无法连接。请问怎样设置过孔？
那你就新建一个VIA类型SETUP->PAD STACKS->在PAD STACK TYPE 中选VIA->ADD VIA„„然后Setup--->Design--->Rules---> Default---> Routing 中，把新建的VIA添加到SELECT VIA!如何在PowerPCB 中象在PROTER 中一样，将一组器件相对位置不变的一起旋转？ 操作之前，敲入“DRI(忽略DRC)”或“DRO(关闭DRC)”，然后必须先将需要选转的器件和线等选中，然后定义为一个Group，然后就可以点击右键进行Group的旋转操作了。（鼠标点击处为旋转的基准点！）
在PowerPCB 4.0 里有几个图标，其提示分别为plane area，plane area cut off，auto plane separate，他们有什么功能啊？另外我见到有的PCB 里，用plane area cut off 画个圆，PCB 生产时就是一个孔? 这是在内层作分割时用的几个命令，第一个为在内层指定分割的区域，第二个为在区域里挖除块，第三个是有几个区域你先全定义为一个然后再从这一个上去分。
在PowerPCB 中是否有对各层分别进行线宽的设置吗？ 可以的！
design->default设置缺省值。design->conditional rule setup生成新的条件规则：按照你的说明，应该选source rule object：all against rule object：layer/bottom 点击create，生成新的规则。按要求修改，OK！
在PowerPCB 布线时，违背了规则中定义的走线方向的走线往往会出现一个菱形的 小框以作提醒，但我发现在一块板子的设计过程中难免会出现这样的情况，请问此情
况对设计以及以后的制板有什么影响吗？
出现的小菱形说明，布线没有定位在网格点上。这是很正常的情况，对设计以及以后的制板没有任何影响。此功能可以在 setuprouting 中取消 show tacks 选项，小菱形就不会出现了！层板，如果有几个电源和地，是否中间层要定义成split/mixed？
我们一般都不使用CAM Plane设置，均设置为信号层，这样在以后的电源分割时可以随意分割，较方便！
如果是6 层板，走线和电源地层怎么分配？是不是线、地、线、线、电、线？ 6 层板如果一定要走4 层信号线的话，肯定有两个信号层相邻。可以采用你上面的迭层方式，也可以采用：Signal1、GND、Signal2、VCC、Signal3、Signal4，这样，Signal2可以走一些要求较高的信号线，如高速数据和时钟等。
PowerPCB 的25 层有何用处？
POWERPCB的25 层存储为电源、地的信息。如果做多层板，设置为CAM PLANE就需要25 层的内容。设置焊
盘时25 层要比其它层大20MIL，如果为定位孔，要再大些。
在PowerPCB 的Dynamic Route 状态下，有时新的走线会影响走完的线。而且有时走线并不随鼠标变化，总是走出一些弯弯曲曲的线。
我觉得这个问题可以说是问题也可说不是，因为PowerPCB中有几种布线方式，除了Dynamic Route还有一般的走线和总线布线和草图布线，这几种布线方式应该结合来用，才能达到好的效果，有时候Dynamic Route走的线很难看，这时候我通常采用一般的走线方式，一般能达到好的效果；有时候一般走线方式走的很难看或很难走通，又应该用Dynamic Route，结合几种走线方式才能使得板子走线美观！
在布线过程中，如果打开DRP，有些芯片的管脚引不出线来，但是鼠线是确实存在的。如果关掉DRO，这个管脚就能引线出来了，是为什么？哪有设置？
设计规则中的设置值太大了（如Pad到trace、trace到trace等安全间距设置等），或者默认走线的线宽值设置的太大了，而芯片管脚的间距又小。都有可能造成上述问题。
用PowerPCB 铺铜时发现一个问题，就是如果在一个copperpour 的outline 里面再 画一个copperpour 的outline，里面的copperpour 在做foolding 时就不会被铺铜。这是正常的情况。两个copper pour如果是不同的网络，不能相互包含。在这种情况下，只能通过画几个互相不包含的铜皮框来解决。如何在PowerPCB 中加入埋孔？
在Via的设置中，先增加一种过孔的名称，然后对其进行设置：在“Through”和“Partial”的选项中选择“Partial”，通过以下的两个“Start”和“End Layer”选项就可以设置盲埋孔的开始层和终止层了。
但是如果使用盲埋孔的话，会增加PCB板成本。如果可以不用的话，尽量不用！省钱！
为什么PowerPCB 中铺铜有时是整块，有时是网状，应该在哪里设置？
当你使用灌铜的线宽大于或等于线间距时，就为实铜；当灌铜的线宽小于线间距时，就为网格铜。线宽在铜皮框的属性中就可看到，线间距在Preferences中设置。
PowerPCB 里NC Drill 和Drill drawing 层有什么区别？ NC Drill 是一些钻孔数据，提供给钻孔机使用。Drill Drawing 是一个钻孔图表，可以直接由Gerber来看钻孔大小，钻孔数，位置。PowerPCB 中走线怎样自动添加弧形转角？
在走线过程中点击右键，选择“Add Arc”即可。PowerPCB 的内层如何将花孔改为实孔？
修改相应的铜皮框的属性，在Preferences中将“Flood Over Via”选项勾上即可！在PowerPCB 中，pin number and pin name(alphanumberic)有什么区别 pin number：只能是数字1、2、3 „„ pin name(alphanumberic)：可以是整数，也可以是字符。原理图中好多组件管脚是以字符命名的(如BGA器件的管脚)，那么你在做pcb的组件库时就给组件字符名。这时你就要去定义pin name为字符。
做组件时，如何将组件的管脚号由数字（如1，2，3）改为字母（如b，c，e）? file/library/parts/edit/general/，在options里的Alphanumeric。。。打钩，选Alphanumeric pin项，在name处填上相应的字母。注意name要与number对应。
有没有办法让文件中的丝印字符（Ref）排列整齐？ 没有，只能自已动手排啦！
定义了几种过孔，将菜单SETUP/ DESIGN RULES/ DEFAULT/ ROUTING/ VIA 也 已经进行了设置，可是为什么选择via type 时其它的都看不到，只有standardvia 呢
应该设置默认项。SETUP--> DISIGN RULES-->Default-->ROUTING-->把要用的过孔加到selected区。
PowerPCB 中怎样在铜箔上加via 呢?
1、把via当作组件，并给过孔添加到gnd 或电源的connection。
2、从地或电源引出，用右键end via mode的end via 添加过孔。
PowerPCB 图中内层GND 的铜箔避开Via时，为什么Gnd 的信号的Via 也会避开 Preferences->thermals->pad shape下在round，square，rectangle，oval都选择flood over。
PowerPCB5.0 为什么覆铜会将所有的孔都盖住，而不是让开孔？？而且这种现象都 是时有时无，也就是说和设置无关，导出asc文件——>将ASC文件导入PowerPCB3.6（存为.pcb文件）——>用PowerPCB4.0打开——>问题解决。我试过将ASC文件导入PowerPCB4.0，但问题依旧存在。（没试过将ASC导入PowerPCB5.0）在power pcb 中如何针对层设置不同的线宽。设置步骤如下：
首先是按通常方法设置缺省值，可设置为10mil（即顶层希望的线宽）。set up-----design rules----conditional rule setup。
若希望底层的所有线宽均为12mil，则source rule object选择all，against rule object选择layer bottom。
点击creat，matrix，出现线宽线距设置对话框，可作相应设置。铺铜后，发现pad孔与铺铜断开,不知是哪儿设置不对？ Preferences->thermals->routed pad thermals打钩。怎样使用PowerPCB 中本身自带的特性阻抗计算功能？
1、在setup/layer definition中把需要定义为地或电源层相应层定义为CAM PLANE。
2、并在layer thinkness中输入你的层迭的结构，比如各层的厚度、板材的介电常数等。
通过以上的设置，选定某一根网络并按CTRL+Q，就可以看到该网络相关的特性阻抗、延时等。
用PowerPCB 自动布板（BlazeRounter）时，能否设置倒角（135度）选项？
BlazeRounter是先走直角，然后通过优化成倒角，所以倒角的大小是可以设置的。1）Tools ——BlazerRouter ——Routing Strategy—— Setup； 2）在Miters的选项中相应的项打勾。
可以将现有pcb 文件中的器件存入自己的器件库中吗？ 可以。打开pcb文件，选择想保存的器件，点击鼠标右键，在弹出的菜单中选中save to library，在弹出的对话框中选择想要存入的库，ok！
在PowerPCB 中如何快速绕线？
第一步：在setup/preferences面板的design下的miters中设置为arc，且ratio为3.5。
第二步：布直角的线。
第三步：选中该线，右击鼠标，选中add miters命令即可很快画出绕线。在PowerPCB 中如何快速删除已经定义的地或电源铜皮框？ 第一步：将要删除的铜皮框移出板外。
第二步：对移出板外的铜皮框重新进行灌水。
第三步：将铜皮框的网络重新定义为none，然后删除。
对于大型的pcb板几分钟就可以删除了，如果不用以上方法可以需要几个小时。友情提示：如果用PowerPCB4.01，那么删除铜皮的速度是比较快的
PowerPCB4.0，将外框*.dxf 的文件导入，之后文件很容易出现数据库错误，怎么办？ 好的处理办法是：把*.dxf文件导入一个新的pcb文件中，然后从这个pcb文件中copy所需的text、line到设计的pcb文件中，这样不会破坏设计的pcb文件的数据。
PowerPCB 中可以自动对齐器件吗？
对齐元器件可以先选中多个器件，然后点击右键，选择Align...功能可以进行各个方向的对齐；选择Create Array可以设置组件排列间距参数，然后进行排列。执行过creat array的几个器件，将会成为一个联合体，下次想单独移动某一器件时，需要先从右键菜单中选择break union。
PowerPCB 里除了自动标注尺寸外还有没有别的测距方法？ 可以用快捷键Q，也可以使用ctrl+PageDown。PowerPCB 中怎样给器件增加标识？ 选择该器件，按右键选择Query/Modify，左下方选择“Labels”，选择“NEW”，增加，即可。另一种简单方法：选择器件后，直接按右键选择Add NEW Labels，进行相应操作就可以了。
PowerPCB 组件库中组件外形应该在丝印层还是在 all layers 组件外形最好定于 all layers，这样不会出问题。在PowerPCB 里如何打方孔？
PowerPCB只可以定义圆孔或长椭圆孔。
如果孔边不需要焊盘，可用board outline and cut out 命令画出即可；
若是想要带焊盘的方孔，可以用2D LINE在钻孔层画一个你所需要的方孔，在两个布件层放置想要的贴片焊盘即可。
若在旁边附上说明文字，就更加清楚了。
对含有特殊形式内孔的焊盘，可也参照上述方法制作。powerpcb 里NC Drill 和Drill drawing 层有什么区别？
NC Drill 是一些钻孔数据,提供给钻孔机使用。Drill Drawing 是一个钻孔图表,可以直接由Gerber来看钻孔大小，钻孔数，位置。
PowerLogic 中有copy 功能吗
1）先将选中的原理图部分做“Make Group”，然后再将其“Copy to File”。然后在需要粘贴的
新页中，选择“Add Item－Paste From File”即可。以上操作均使用右键菜单。2）PowerLogic每次只能打开一个文件，但是可以打开好几个PowerLogic程序，这样你可以打开以
前地设计，选择要拷贝地部分，然后使用右键菜单make group以下，再使用Ctrl＋C复制，在新 的设计中Ctrl＋V一把，搞定！！PowerPCB中也有效的。
3）PowerLogic要拷贝相同地部分，也可以在整个窗口画面左下方，最左边第一个功能键，把他
按下去，然后你使用鼠标所拖曳选择的部份，就会自动成为group，这样就可以拷贝了。
PowerLogic 怎样自动重新Annotation? PowerLogic中不能自动标注，而PowerPCB可以进行自动标注，产生eco文件后，在PowerLogic 中进行反标注！
如何用 powerPCB 设定 4 层板的层？
可以将层定义设为 1:no plane+ component(top route)2:cam plane 或 split/mixed(GND)3:cam plane 或split/mixed(power)4:no plane+component(如果单面放元件可以定义为 no plane+route)注意: cam plane 生成电源和地层是负片,并且不能在该层走线,而 split/mixed 生成的是正片,而且该层可以作为电源或地,也可以在该层走线(部推荐在电源层和地层走线,因为这样会破坏该层的完整性, 可能造成 EMI 的问题)。将电源网络(如 3.3V,5V 等)在 2 层的 assign 中由左边列表添加到右边列表,这样就完成了层定义。
在setup/layer definition中把需要定义为地或电源层相应层定义为CAM PLANE。并在layer thinkness中输入你的层叠的结构，比如各层的厚度、板材的介电常数等。
通过以上的设置，选定某一根网络并按CTRL+Q，就可以看到该网络相关的特性阻抗、延时等
如果打一个一个的打地过孔，可以这样做：
1、设置GND网络地走线宽度，比如20mil。
2、设置走线地结束方式为END VIA。
3、走线时，按ctrl+鼠标左键就可以快速地打地过孔了。
如果是打很多很整齐地过孔，可以使用自动布线器blazerouter，自动地打。当然必须设置好规则：
1、把某一层设置为CAM层，并指定GND网络属性给它。
2、设置GND网络地走线宽度，比如20mil。
3、设置好过孔与焊盘地距离，比如13mil。
4、设置好设计栅格和fanout栅格都为1mil。
5、然后就可以使用fanout功能进行自动打孔了。
ddwe：
首先，覆铜层改为split/mixs；点击智能分割图标，画好覆铜外框，然后点击右健，选择anything的选择模式，光标移到覆铜外框，进行分割；最后进行灌铜！
michaelpcb：
选择覆铜模式，画好外框，右健选择shape，选中覆铜外框，属性改为gnd，flood即可；最后还要删除孤岛。
注意：在画外框之前，必须把该层改为split/mixe，否则不能选中！接下来的操作和前面介绍一样。
最后多说一句，显示覆铜外框必须在preferences->split/mixed plane->mixed plane display中设置。
1.在覆铜时，copper、copper pour、plane aera、auto separate有什么不同？ copper：铜皮
copper pour：快速覆铜
plane aera：智能覆铜/电源、地覆铜（使用时必须在layer setup中定义层为split/mixe，方可使用）
auto separate：智能分割（画好智能覆铜框后，如果有多个网络，用此项功能模块进行分割）
2.分割用2D line吗？
在负向中可以使用，不过不够安全。
3.灌铜是选flood，还是tools->pout manager? flood：是选中覆铜框，覆铜。
pout manager：是对所有的覆铜进行操作。
先画好小覆铜区，并覆铜；然后才能画大覆铜区覆铜！
第二篇：PADS学习心得
本人学习PADS2007有一年时间，有几个问题一直困扰我，现在已基本解决，特分享。多谢各位指教！
1．对话框中不知道什么意思的选项
1.Topology type
这个Topology type是指在布线时的预拉线的指向，当选为Minimized时，它就会指向离它最近的焊盘（即当同一个网络有多个焊盘时），而如果选为Protected就不会这样，所以一般都是选择Minimized项。至于其它选项我还没试过哦！可能看不懂的错误提示
1．这个意思是说栅格的移动必须是偶数，因为它是以2为基础的。我当时设的是5，所以不行。常用无模命令
1.g10 栅格距离
2.PO 铺的铜的显示与不显示
4你以为可以这样实现的，实际上不可以那样实现
1.用线条画出的封闭图形是不可以填充的
这个选填是灰色表示不能选，但是Polgon画出的就可以哈！
六 常常要实现的功能，但过了一段时间后很可能忘了
1.Logic中加网络标号
线画一段之后点名键，即可！
2.铺铜方法
1.画出一层的覆铜版框
2.复制这个版框，并修改这个复制品的属性到另外一层 3.设置Rules中Copper与其它的距离
4.利用Tools中的Pour Manger进行覆铜操作
相关选项请参看我录制的“PADS覆铜步骤及各选项详细意义视频” 不知道这些功能在何处
1.生成BOM清单在哪生成？ 叫你自己找到这些功能，肯定是找不到的
1.地，电源的表示符号怎么切换？
第一步，连线
第二步、右键功能
第三步、趁还没定，再右键菜单
选Alternate即可
2.总线拐角的倒向也同上！
第三篇：PADS经验总结
1.输入网表：
在PADS layout中，输入网表有两种方法，一种是使用logic中的同步器；另一情况是当你用其它软件(如ORCAD)绘制原理图，而需要用layout来布PCB时，可以通过： File/Import将网表输入 2.PADS库文件介绍：
*.pt4 元件类型库(Part Type)*.pd4 PCB封装库(PCB Decal)*.ld4 逻辑封装库(logic Decal)
*.ln4 线型库(Lines)主要用于绘制原理图的背景版图 3.电路模块的拷贝
Copy to file 将原理图拷贝到*.grp文件，可以由此建立一个常用的电路模块库可以通过Paste from file来由库文件中调用电路模块。
4.Copy as bitmap 将原理图中的电路模块或接口转成BMP文件，复制到剪切板中。可以用于作设计说明文档。具体步骤为：先选edit/copy as bitmap,然后在原理图中选择你要复制的范围电路，可以将该部分电路位置作个调整，以便更好的选择。如果有文档背景要求，可以先作个单色过彩色的颜色方案（如把背景色调成白色，以适应文档背景色）
4.PADS layout中,Preferences/Design选项卡中,Stretch Traces During Component Move选项的作用：
选择该选项后，在交换元件管脚或门时，走线将重新布置，即依然保持走线连接关系；不选择该选项，在移动元件时，系统将以鼠线连接走线、管脚和门，而原先已走的线将保持不动。5.PADS layout中，Preferences/Drafting...，“Min.Hatch Area”(最小铜皮区)设置最小铺铜区的面积，单位为 当前设计单位的平方。
“Smoothing Radius”(圆滑半径)：设置铺铜拐角处的圆角半径，一个较大的圆滑半径会得到一个更圆滑的圆角。
6.两个自动布线时有用的设置：
Design Rules/Default/Routing中，Routing options区域 “Allow Shove”(允许移动已经布线网络)，“Allow Shove Protected”(允许移动受保护的走线)7.焊盘出线及其与过孔关系设置 Design Rules/Default/Pads Entry：在这里可以设置焊盘的出线角度，如可以设置禁止以不规则角度与焊盘相连；设置是否允许在焊盘上打过孔。
8.中间挖空的铜皮的建立：分别利用Copper 及Copper Cutout 建立两个符合要求的区域，选择这两个区域，通过右键菜单的combine，操作完成（早上起来用到这个，居然忘了，找了好久，好记性不如烂笔头啊）
设置通孔显示模式：D+O 设置铜只显示外框形式：P+O 改变当前层：L（如改当前层为第二层，为L2）测量：从当前位置开始测量：Q 改变线宽：W 设置栅格：G 对找元件管脚或元件：S 寻找绝对坐标点：S（n）(n)改变走线角度：AA任意角，AD斜角，AO直角 取消当前操作：UN，如UN(1)为取消前一个操作 重复多次操作：RE 设计规则检查：打开: DRP,关闭：DRO，忽略设计规则：DRI，以无过孔形式暂停走线：E 锁定当前操作层对：PL(n)(n)选择当前过孔使用模式： 自动过孔选择：VA 埋孔或盲孔：VP 通孔模式：VT 保存：CTRL+S 打开：CTRL+O 新建：CTRL+N 选择全部：CTRL+A 全屏显示：CTRL+W 移动：CTRL+E 翻转：CTRL+F 任意角度翻转：CTRL+I 高亮：CTRL+H 查询与修改：CTRL+Q 显示管脚 ：PN
1问：PADS2007为什么每次打开以前的覆铜都看不见，非要重新覆铜，各位大侠请指教。谢谢
答：1.这好像是软件为了节省内存而采取的做法，其实也不用重新覆铜，点 view——nets，然后确定，就可以显示覆铜了。
2.不同楼上，应用pour manager下的HATCH，恢复灌铜
2问：为什么在pasd中我把阻焊层的颜色打开了，确看不见pin的阻焊窗．只能看见过孔的，导入到cam中，就可以看见了，为什么，难到在pads里边真的看不见吗？
答：power pcb 中是看不到PIN的阻焊窗，因POWER PCB软件中没有阻焊层，只能在GB设置里面先设好，在导放CAM350才可以看到。这就是POWER PCB软件缺限,呵呵！经高人指点得出的结果！
3问：画PCB时需要修改PCB封装，ECO to pcb后发现封装没有改变，望指教。非常感谢！
答：1.我一般是先在PCB里面删除掉要更改的元件后,再导入ECO，对于修改PCB DECAL的比较适用。
2．是不是没有比较封装啊？(我试过了,不行啊)
3．很简单： 在PCB文件里右键要修改的元件（与你元件库中已修改的封装同名的）Edit Decal，现在打开显示的是旧封装，不管它，点选File-Open 你库中已修改的封装，会问要不要保存现在的文件，否。打开封装后再Exit Decal Edit 退回Layout，问你：点ＡＬＬ。全部改了。5 y5 s9 q
４问：ORCAD原理图导入到PADS是不是导入不了元件值啊？ 答：主要流程如下，, r5 [;Z“ I P-w7 ? S 1.OrCAD输出网络表时要添加{Value}，使得输出的网络表里含元件值，然后转入Pads才有可能有元件值
2.Pads里右键选select comp，全选所有元件，然后右键弹出点选属性，在label一栏点图标new，就ok了。５问：pads logic菜单错误怎么办？
答：tools-customize 把里面的菜单栏和键盘都reset一下，就ok了。
６问：DXF的文件我导入以后怎样转成PCB的板框？
答：避免AUTOCAD 文件轉 POWER PCB 單位出錯方法避免AUTOCAD转POWER單位出錯問題的方法：
1.在AUTOCAD中先選中圖形使用”PURGE“命令將所有附屬圖層,只留0層;2.在AUTOCAD中先選中圖形,使用”MOVE“命令將圖移動至0點{鍵入0,0} 3.在AUTOCAD中鍵入”W“命令(WRITE BLOCK),設置原點,選擇圖形，要注意单位的更改。通常使用的是
”METERS“來做單位,確認後會自動存儲為 ”NEW BLOCK.DWG“.關閉文件.4.打開剛剛存儲的”NEW BLOCK.DWG“文件,檢查無問題後另存為 AUTOCAD R12/LT2 DXF 格 式的文件.E365 5.使用 POWER PCB 導入”IMPORT“,導入後可看見 DXF－File Unit 為” METRIC“ 是正確的。
6.Power PCB 中選擇已導入的圖框，後進行組合(Combine)，再將圖框放入改為其他層面。在AutoCAD中把线弄成闭合的2D Line导出后，在Power PCB中可直接用Scale命令改成板框。
AutoCAD改闭合线的方法：
1． 在命令栏中输入：PE，选择其中一条线，回车，按J 后选择所要闭合的线，直接回车、回车便可。
７问：pads logic 原理图 请问如何在一根导线上放置网络标志 或者多个？
答：logic不允许这样做。一根信号线只允许一个网络。有时候原理图为了标识清楚，可用TEXT来表示。
８问：所谓paste mask是指？
答：所谓paste mask是指PCB裸板上的SMD焊盘刮锡膏以后的那一层.通常为了在回流焊机上贴片而涂上的焊锡膏,我们平时说的钢网就是专门对应于这一层。
９问：用ORCAD画原理图，用PDAS画板。做好的东西的基础上改动一些元器件。可以在原来做好的板的基础上改吗？
答：ORCAD原理图修改完成后，再生成网表，与PCB进行COMPARE ECO，然后进行UPDATE就可以了。www.xiexiebang.com4 u6 10问：用ORCAD画原理图，PADS画PCB，原理图中的元件封装应该怎么设？
答：1．要用PADS画PCB，那封装就肯定要设置为PADS中得封装，需要注意的是用ORCAD画原理图设置封装时需要对应得封装是PADS封装库中得Part Type，而不是Decal。11问：Layer25层的作用？ 答：Layer25层是插装的器件才有的，只是在出负片的时候才有用，一般只有当电源层定义为CAM Plane的时候geber文件才会出负片（split/Mixe也是出的正片），如果不加这一层，在出负片的时候这一层的管脚容易短路。EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛3 }9 a u)F+ `2 c
PowerPCB中对电源层和地层的设置有两种选择，CAM Plane和Split/Mixed。Split/Mixed主要用于多个电源或地共用一个层的情况，但只有一个电源和地时也可以用。它的主要优点是输出时的图和光绘的一致，便于检查。而CAM Plane用于单个的电源或地，这种方式是负片输出，要注意输出时需加上第25层。
第25层包含了地电信息，主要指电层的焊盘要比正常的焊盘大20mil左右的安全距离，保证金属化过孔之后，不会有信号与地电相连。这就需要每个焊都包含有第25层的信息。而我们自己建库时往往会忽略这个问题。” L(N0 V* T-E$ P5 d.vLayer25层的替代设置：
在PADS的焊盘设置中，有一个AntiPad的设置，只要能使这一项（选择焊盘类型即可），其焊盘的初始设置值即为普通焊盘+24mil或0.6mm，看这一设置的功能及效果看，可以替代Layer25的作用，而且这样的设置感觉上做法也较为正规一些。只是相对来说Layer25的作法历史悠久，很多人已经习惯了，新手们可以试试。
还有一点就是使用Layer25层可以在建元件的时候就设置好这一项，而AntiPad则需要在布板中设置，对于过孔的处理就差不多，可以给过孔加layer25也可以设置过孔的AntiPad。EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛5 F-W/ Y1 t& X
具体Antipad的设置，博客中已经有一篇文章里已附了一个PDF文档，大家可以看看。www.xiexiebang.com;W5 }6 R
总的来说，不管是用Layer25还是Antipad，其最终的目标有两个：一是上面提到的金属化过孔时防止短路；二是减小过孔的感生电容电感。过路高手如有不同意见，还望赐教...之后把pads的颜色调整好，否则因为颜色是黑色元件值会显示不出来。www.xiexiebang.com# {0 e3 t9 k;u;V(Y* H(q& y6
12问：能预先设置线宽吗? 走线时老是要走不同线宽, 但是走线时每次都输入宽度很麻烦!如果改规则也不方便!有预先设置线宽的无模式命令或快捷键吗?EDA365 答：我的建议就是先设置好一个走线宽度，走完与它相关的走线后，再变更一下宽度就好了，也挺方便的，毕竟多
数
的走线宽度是差不多的，也就电源与地那会有所不同吧，用w也挺方便啊。
w13问：批量改变元件所在层, 比如元件在TOP层，现在需要将元件移动到BUTTOM层。答：可以的，选择所需改动元件，右击，选择properties,里面可以改层.14问：Pads怎么能设置网络的线宽, 在布置电源和地时线宽和信号线都布一致，有没有方法让同一个网络的线宽是一致的，比如让vcc都是0.5的宽度，GND是1的。答：setup--design rules----选net ,在左边nets中选你要设置的net,如选GND，点Clearance，在Recommended下填入想要的线宽即可。。
15问：flood与hatch的区别? 答：flood:重新灌铜，hatch:按你上次灌铜后的轨迹恢复灌铜。16问：在layout中pcb已经布好了线，但是封装不对，想换封装，又不删除布线，怎么办呢？
答：选中它，右键，DEIT DECAL，然后调出正确的封装。退出，OK 17问：在拐角处怎么会有方框？怎么消除？
EDA365答：在PREFERENCE参数对话框里，把ROUTING标签里的PREFERENCES里的SHOW TRACKS关掉，就没有了。
18问：看到好多的原理图，如果有一个信号在其它页里也有，就会标示出来，如 DAA[1.3.5] 这样。答：
19问：求助 PADS两块pcb板怎么才能合拼成一块，没原理图。
答：使用reuse 功能。打开一块板子的PCB,全选,点键按MAKE REUSE.会提示你保存,输入自定义的文件名.即可将它保存为reuse 文件.然后打开另一个PCB ,按ECO TOOLBAR 下的add reuse,即可指定文件,将刚才保存过的reuse 文件加进来.选择你要摆放的位置即可.在添加过程中,Refdes.名会要求你增加前缀or 后缀
20问：在PADS PCB中怎么设置非金属孔? 答：应该是在PAD STACK 的PLATE。
21问：想去除电路板上的一些覆铜和走线上的绿漆，使之裸露，请问如何做？ 答：在SOLDER MASK层上编辑就可以。22问：那1盎司是多少呢?到底是多厚呢? 答：35UM。
23问：焊盘间距0.5MM，焊盘大小0.27MM的BGA怎么扇出？
答：fanout不出，打在焊盘上吧，钻0.1mm的激光孔，然后用塞孔工艺。不然就只能用盲孔了。
24问：solder mask&paste mask 答：solder mask:阻焊.通常开窗补偿为4-10mil，paste mask:锡膏。通常比solder mask大。我们从PCB板厂拿到的板就是solder mask, 而送去SMT加工的话,就需要做钢网,就是锡膏层,paste top和paste bottom这两层。PROTEL中是这样的：
Top solder为加锡的地方。
25问：怎么在管脚名称上放低电平触发标志上划线？ 答：这个和Protel 是一样的，OE1“ F* b.k I:。365 26问：在pads logic中找了半天，没有找到自动元件排列选项。请问logic是不是没有这项功能？
答：pads2007 logic的確沒元件编号自动排列, pcb端有renumber功能,可以用ECO方式傳回logic。
27问：怎么样设置成网状敷铜？
答：tools->options->gridsE Hatch grid copper:此外设置为显示格点的3倍或更大，wkeepout:显示格点的倍数或相同就可以。E 28问：最近有個新案,用到BAG176封裝的IC,球徑(直徑):0.4+/-0.05mm ,兩點間距e:0.65。請問,BGA的過孔大小應該設置為多少,還安全間距。如果將間距設置為:0.1mm,那走線最粗只能是:0.05mm
答：用不着6mil，外两排可以拉出BGA外面打孔。内两排打盘中孔，板厚不能超1.2mm，层数限六层。
29问：前两天我的一个同学问了我一个问题，为什么铺了铜还是有很多的飞线，好像没有铺铜一样，不过检查错误却没有误，怎么回事呢？
答：PADS就是这样的，检查连接性没错就好，飞线可以不用理它。30问：为什么BGA要自动扇出呢？
答：自动fanout效率比较高，而且整齐。fanout完成后，再进行手工布线。
原创：手机LAYOUT注意点
本贴根据自己LAY手机经验总结，希望对大家有用。手机LAYOUT注意点1.射频线
a.IQ信号，其中I、Q各一组，四根走线尽量等长，需两两靠近走线，走线之上下层及四周需包地保护。b.传输线与地之间须隔开15mil以上，传输线与参考层之间的内层相应区域应挖去铜箔，且不能有其它网络之走线和过孔；
c.APC、AFC线，尽量不用贯孔，走线之上下层及四周需包地保护。2.音频线
a.音频线包括MIC线、SPK线、REC线、MP3线等； b.音频线须避开干扰大的线,不能靠近电源和时钟线 D4 N% h* N$ q2 e-O' EDA365(K(s, [7 I2.d” & B/ v;v)B;U% T# X* E* R% N$ m
EDA365论坛网站|PCB论坛网PCB layout论坛|SI仿真技术论坛;o5 O1 `& d“ B9
c.音频线走线两两贴近，尽量等长，尽量不用贯孔，走线之上下层及四周须包地保护 3.时钟线
www.xiexiebang.com9 q” t% U+ t# _, w.g(s5 R& _% Y
a.时钟线包括13MHz、26MHz、32KHz等；
b.时钟线须以最短路径走，避免打贯孔，不能靠近电源线和音频线； c.时钟线之上下层及四周须包地保护 4.电源线
a.电源层各电源之间，电源和地之间，电源和板边之间需有20mil以上绝缘带； b.Bypass Capacitor尽量靠近IC摆放，以最短路径走线，就近接地； c.充电电流Vcharge走线须40mil以上，且尽量多打过孔至电源层
EDA365# ]1 y(z4 K7 S# }$ O9 L
EDA365' e4 S)k7 i)H5 EDA365论坛网站|PC论坛网|PCB layou论坛SI仿真技术论坛“ t5 ?2 i(O” E: p0 D: n
d.去PA的VBAT须走80mil以上，PA下尽量不走线，且尽量多打过孔至电源层，尽量避开数据线，地址线和控制线。5.防静电
EDA365论坛网EDA365论坛网: x/ r9 U$ o2 M6 E7 ]
a.键盘面尽量不走线；
b.静电保护器件尽量靠近被保护器件相应管脚，线径为10mil～12mil；
www.xiexiebang.com9 o1 {5 K z;J;@4 }(z9 `9 ^
c.尖端放电器件尽量放在被保护器件相应管脚附近，走线线径为10mil； 6.接地线
a.接地层必须完整接地，不得有任何走线；
b.除电源层之外的各层板边需有20mil以上的接地保护，且每隔一定间距需有一过孔接地； c.表层 之板边接地需有20mil以上之露铜以改善EMI Layout注意问题 一：ESD 器件3 [!m;x“ ^5 u1 f)e/ G& s
EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛: G” q+ ]8 l(X: [由于ESD器件选择和摆放位置同具体的产品相关，下面是一些通用规则：1．让元器件尽量远离板边。
EDA365论坛网% F5 s2 M.|1 }6 P2 s# @9 G: })z
2．敏感线（Reset，PBINT）走板内层不要太靠近板边；RTC部分电路不要靠近板边。3．可能的话，PCB四周保留一圈露铜的地线。
4.ESD器件接地良好，直接（通过VIA）连接到地平面。5.受保护的信号线保证先通过ESD器件，路径尽量短。二：天线www.xiexiebang.com7 G: _(`“ l4 G
EDA365)D;j# `* { V7 i+ g
1.13MHz泄漏，会导致其谐波所在的Channel: Chan5, Chan70，Chan521、586、651、716、781、846等灵敏度明显下降；13MHz相关线需要充分屏蔽。
EDA365& z+ t/ l.@: l9 e” r7 A
2.一般FPC和LCDM离天线较近，容易产生干扰，对FPC上的线需要采取滤波（RC 滤波）措施和屏蔽FPC，并可靠接地。靠近天线部分的板上线（不管什么类型）尽量要走到内层或采取一定的屏蔽措施，来降低其辐射。（板内的其他信号可能耦合到走在表层的信号线上，产生辐射干扰。）三．LCD 1.注意FPC连接器的信号定义：音频信号线最好两边有地线保护；音频信号线与电平变换频繁的信号线要有足够间距；
2.FPC上的时钟信号及其他电平变换频繁的信号要有地线保护减少EMI影响；
www.xiexiebang.com$ a9 D)A6 A1 D0 e(D* [
EDA365论坛网站|PCB论坛网|PCB layout论坛SI仿真技术论坛2 p8 `0 }& T-G
3.LCD的数据线格式是否和BB芯片匹配？例如i80或M68在时序上要求不一致等问题。
EDA365论坛网站|PCB论坛网|PCB layout论坛SI仿真技术论坛# y!A!x0 h0 c4 b, ^5 N
4.设计中对LCM 上的JPEG IC时钟信号的频率，幅值要满足需求。如果时钟幅度不够可能导致JPEG不工作或不正常；注意Camera的输入时钟对Preview的影响，通常较高的Preview刷新帧数要求时钟频率高。5.布局上，升压电路远离天线；音频器件和音频走线；给Camera供电的LDO靠近Camera放置；主板上Hall器件的位置要恰当，不能对应上盖LCD屏的位置，否则上盖的磁铁不能正对着Hall器件。四．音频设计PCB布局
1.音频器件远离天线、RF、数字部分，防止天线辐射对音频器件（音频功放等）的干扰；如果靠的很近，应该考虑使用屏蔽罩。* j4 C' w5 o;t2 o3 Z8 a.R2 r
EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛* a3 * G# S2 `7 m& `6 & i
2.所有audio信号在进入芯片（SC6600B，音频功放等）的地方应该加滤波电路，防止天线辐射通过音频信号线进入到芯片。
3.差分电路布局时应该做到对称；应该考虑电路信号的走向，并且要考虑到布线的顺畅。4.音频器件周围尽量不放置别的器件，从布局上防止其他电路对Audio电路的影响。
EDA365论坛网?: }9 r!t.5.布局时应该考虑安装，防止整机安装以后，音频器件可能受到的异常干扰，如cable，LCD，机壳等。6.MIC和耳机信号的滤波电容应尽量靠近相应的接口。为了减小噪声的引入，AVDDVB，AVDDVBO，AVDDAUX，AVDDBB，VBRER1的滤波电容离PIN要尽可能的近。基带芯片的PIN AVDD36滤波电容33UF要离PIN AVDD36尽可能的近。
7.音频器件应该远离供给射频PA的VBAT电源路线，最好其和PA分别处于板的两边，间隔比较大。8.布局时应该考虑避开电流的主要回流路径。音频部分PCB布线EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛)i# Z!p.O“ _& t/ f% n, a3 y
1.差分音频信号线采用差分的走线规则。尽量作到平行，等长同层走线。注意音频信号线与其他信号的隔离（通常用地隔离）。
2.保证所有audio信号经过滤波以后进入到芯片之前不能受到任何天线辐射的干扰。
3.尽量避免其它信号（power,digital, analog,RF等）对与音频信号的干扰。禁止出现其它信号与音频信号平行走线，避免交叉。尤其需要注意那些在整机安装完成以后可能会受到RF强烈辐射的信号。4.滤波电路的输入输出级在布线时注意相互隔离，不能有耦合，影响滤波效果。5.Vbias信号受到干扰，会严重引起上行噪音。在布线时应该防止其受到干扰。
www.xiexiebang.com' H;e I7 j9 G& n)H* j
6.电源信号采用星型走线，到PA的电源线应该是单独一根走线，并且短、粗；保证PA到电源地之间的地回路阻抗足够小。避免PA工作时在VBAT上产生的217HZ跌落幅度过大。
7.上行、下行音频电路和走线尽量与其它电路和走线隔离，特别需要注意避开数字和高频电路。8.模拟地尽量形成块状，能起到较好的干扰屏蔽和信号耦合效果。
9.基带芯片音频部分电源AVDD36，AVDDVB，AVDDVBO，VBREF1的走线要尽量短、足够的宽。+ l(x7 _% B% G.e4 I0 @, s
EDA3658 h(P c$ i+)A' E;v
微过孔的种类
电路板上不同性质的电路必须分隔，但是又要在不产生电磁干扰的最佳情况下连接，这就需要用到微过孔(microvia)。通常微过孔直径为0.05mm至0.20mm，这些过孔一般分为三类，即盲孔(blind via)、埋孔(bury via)和通孔(through via)。盲孔位于印刷线路板的顶层和底层表面，具有一定深度，用于表层线路和下面的内层线路的连接，孔的深度通常不超过一定的比率(孔径)。埋孔是指位于印刷线路板内层的连接孔，它不会延伸到线路板的表面。上述两类孔都位于线路板的内层，层压前利用通孔成型制程完成，在过孔形成过程中可能还会重叠做好几个内层。第三种称为通孔，这种孔穿过整个线路板，可用于实现内部互连或作为组件的黏着定位孔。
EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛7 H& ~% ' W, Q2 T1 J+ S#EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛(u' y0 p3 S5 f# ^
+ B2 x* j$ `0 Q” 采用分区技巧
在设计RF电路板时，应尽可能把高功率RF放大器(HPA)和低噪音放大器(LNA)隔离开来。就是让高功率RF发射电路远离低功率收电路。如果PCB板上有很多空间，那么可以很容易地做到这一点。但通常零组件很多时，PCB空间就会变的很小，因此这是很难达到的。可以把它们放在PCB板的两面，或者让它们交替工作，而不是同时工作。高功率电路有时还可包括RF缓冲器(buffer)和压控振荡器(VCO)。设计分区可以分成实体分区(physical partitioning)和电气分区(Electrical partitioning)。实体分区主要涉及零组件布局、方位和屏蔽等问题；电气分区可以继续分成电源分配、RF走线、敏感电路和信号、接地等分区。
实体分区
零组件布局是实现一个优异RF设计的关键，最有效的技术是首先固定位于RF路径上的零组件，并调整其方位，使RF路径的长度减到最小。并使RF输入远离RF输出，并尽可能远离高功率电路和低功率电路。
最有效的电路板堆栈方法是将主接地安排在表层下的第二层，并尽可能将RF线走在表层上。将RF路径上的过孔尺寸减到最小不仅可以减少路径电感，而且还可以减少主接地上的虚焊点，并可减少RF能量泄漏到层叠板内其它区域的机会。
EDA365$ A“ a5 J6 v& }% K
在实体空间上，像多级放大器这样的线性电路通常足以将多个RF区之间相互隔离开来，但是双工器、混频器和中频放大器总是有多个RF/IF信号相互干扰，因此必须小心地将这一影响减到最小。RF与IF走线应尽可能走十字交叉，并尽可能在它们之间隔一块接地面积。正确的RF路径对整块PCB板的性能而言非常重要，这也就是为什么零组件布局通常在行动电话PCB板设计中占大部份时间的原因。
在行动电话PCB板上，通常可以将低噪音放大器电路放在PCB板的某一面，而高功率放大器放在另一面，并最终藉由双工器在同一面上将它们连接到RF天线的一端和基频处理器的另一端。这需要一些技巧来确保RF能量不会藉由过孔，从板的一面传递到另一面，常用的技术是在两面都使用盲孔。可以藉由将盲孔安排在PCB板两面都不受RF干扰的区域，来将过孔的不利影响减到最小。
EDA365论坛网/ X+ T8 w8 y: a# R.n6 H& P* `
EDA365)r0 E2 t1 a;_4 h)z金属屏蔽罩
有时，不太可能在多个电路区块之间保留足够的区隔，在这种情况下就必须考虑采用金属屏蔽罩将射频能量屏蔽在RF区域内，但金属屏蔽罩也有副作用，例如：制造成本和装配成本都很高。
外形不规则的金属屏蔽罩在制造时很难保证高精密度，长方形或正方形金属屏蔽罩又使零组件布局受到一些限制；金属屏蔽罩不利于零组件更换和故障移位；由于金属屏蔽罩必须焊在接地面上，而且必须与零组件保持一个适当的距离，因此需要占用宝贵的PCB板空间。
EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛)f!V/ C6 X7 }!7 {
尽可能保证金属屏蔽罩的完整非常重要，所以进入金属屏蔽罩的数字信号线应该尽可能走内层，而且最好将信号线路层的下一层设为接地层。RF信号线可以从金属屏蔽罩底部的小缺口和接地缺口处的布线层走线出去，不过缺口处周围要尽可能被广大的接地面积包围，不同信号层上的接地可藉由多个过孔连在一起。尽管有以上的缺点，但是金属屏蔽罩仍然非常有效，而且常常是隔离关键电路的唯一解决方案。电源去耦电路* ?1 Y5 G+ ' H;{3 ~/ r' _4 EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛7 H.G& }.B1
此外，恰当而有效的芯片电源去耦(decouple)电路也非常重要。许多整合了线性线路的RF芯片对电源的噪音非常敏感，通常每个芯片都需要采用高达四个电容和一个隔离电感来滤除全部的电源噪音。(图一)EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛-e8 3 f9 a)B
《图一 芯片电源去耦电路》
最小电容值通常取决于电容本身的谐振频率和接脚电感，C4的值就是据此选择的。C3和C2的值由于其自身接脚电感的关系而相对比较大，从而RF去耦效果要差一些，不过它们较适合于滤除较低频率的噪音信号。RF去耦则是由电感L1完成的，它使RF信号无法从电源线耦合到芯片中。因为所有的走线都是一条潜在的既可接收也可发射RF信号的天线，所以，将射频信号与关键线路、零组件隔离是必须的。
这些去耦组件的实体位置通常也很关键。这几个重要组件的布局原则是：C4要尽可能靠近IC接脚并接地，C3必须最靠近C4，C2必须最靠近C3，而且IC接脚与C4的连接走线要尽可能短，这几个组件的接地端(尤其是C4)通常应当藉由板面下第一个接地层与芯片的接地脚相连。将组件与接地层相连的过孔应该尽可能靠近PCB板上的组件焊盘，最好是使用打在焊盘上的盲孔将连接线电感减到最小，电感L1应该靠近C1。
EDA365.a(f4 V$ p;D$ {' ~
一个集成电路或放大器常常具有一个开集极(open collector)输出，因此需要一个上拉电感(pullup inductor)来提供一个高阻抗RF负载和一个低阻抗直流电源，同样的原则也适用于对这一电感的电源端进行去耦。有些芯片需要多个电源才能工作，因此可能需要两到三套电容和电感来分别对它们进行去耦处理，如果该芯片周围没有足够的空间，那么去耦效果可能不佳。
尤其需要特别注意的是:电感极少平行靠在一起，因为这将形成一个空芯变压器，并相互感应产生干扰信号，因此它们之间的距离至少要相当于其中之一的高度，或者成直角排列以使其互感减到最小。
电气分区www.xiexiebang.com8 b-T2 F X1 F0 k.G
电气分区原则上与实体分区相同，但还包含一些其它因素。现代行动电话的某些部份采用不同工作电压，并借助软件对其进行控制，以延长电池工作寿命。这意味着行动电话需要运行多种电源，而这产生更多的隔离问题。电源通常由连接线(connector)引入，并立即进行去耦处理以滤除任何来自电路板外部的噪音，然后经过一组开关或稳压器，之后，进行电源分配。
EDA365论坛网站|PCB论坛网|PCB layout论坛SI仿真技术论坛!_(s;G& r ~
在行动电话里，大多数电路的直流电流都相当小，因此走线宽度通常不是问题，不过，必须为高功率放大器的电源单独设计出一条尽可能宽的大电流线路，以使发射时的压降(voltage drop)能减到最低。为了避免太多电流损耗，需要利用多个过孔将电流从某一层传递到另一层。此外，如果不能在高功率放大器的电源接脚端对它进行充分的去耦，那么高功率噪音将会辐射到整块电路板上，并带来各种各样的问题。高功率放大器的接地相当重要，并经常需要为其设计一个金属屏蔽罩。
RF输出必须远离RF输入
在大多数情况下，必须做到RF输出远离RF输入。这原则也适用于放大器、缓冲器和滤波器。在最坏的情况下，如果放大器和缓冲器的输出以适当的相位和振幅反馈到它们的输入端，那么它们就有可能产生自激振荡。它们可能会变得不稳定，并将噪音和互调相乘信号(intermodulation products)添加到RF信号上。
如果射频信号线从滤波器的输入端绕回输出端，这可能会严重损害滤波器的带通特性。为了使输入和输出得到良好的隔离，首先在滤波器周围必须是一块主接地面积，其次滤波器下层区域也必须是一块接地面积，并且此接地面积必须与围绕滤波器的主接地连接起来。把需要穿过滤波器的信号线尽可能远离滤波器接脚也是个好方法。此外，整块电路板上各个地方的接地都要十分小心，否则可能会在不知不觉中引入一条不希望发生的耦合信道。(图二)详细说明了这一接地办法。
有时可以选择走单端(single-ended)或平衡的RF信号线(balanced RF traces)，有关串音(crosstalk)和EMC/EMI的原则在这里同样适用。平衡RF信号线如果走线正确的话，可以减少噪音和串音，但是它们的阻抗通常比较高。而且为了得到一个阻抗匹配的信号源、走线和负载，需要保持一个合理的线宽，这在实际布线时可能会有困难。
EDA365论坛网5 {7 V0 H6 N8 m c, ~
.V H!m% b!g$ y6 q7 h《图二 滤波器四周被接地面（绿色区域）包围》EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛-]9 ~;a$ X$ S2 6 g% x
EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛;^$ i2 s+ s-W)^)M” b
缓冲器
缓冲器可以用来提高隔离效果，因为它可把同一个信号分为两个部份，并用于驱动不同的电路。尤其是本地振荡器可能需要缓冲器来驱动多个混频器。当混频器在RF频率处到达共模隔离(common mode isolation)状态时，它将无法正常工作。缓冲器可以很好地隔离不同频率处的阻抗变化，从而电路之间不会相互干扰。
EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛F5 W# q/ X+
缓冲器对设计的帮助很大，它们可以紧跟在需要被驱动电路的后面，从而使高功率输出走线非常短，由于缓冲器的输入信号电平比较低，因此它们不易对板上的其它电路造成干扰。压控振荡器EDA365论坛网站|PCB论坛网|PCB layout论坛SI仿真技术论坛8 H% }$ T& s7 H1 Q% d
压控振荡器(VCO)可将变化的电压转换为变化的频率，这一特性被用于高速频道切换，但它们同样也将控制电压上的微量噪音转换为微小的频率变化，而这就给RF信号增加了噪音。总之，在压控振荡器处理过以后，再也没有办法从RF输出信号中将噪音去掉。困难在于VCO控制线(control line)的期望频宽范围可能从DC到2MHz，而藉由滤波器来去掉这么宽的频带噪音几乎是不可能的；其次，VCO控制线通常是一个控制频率的反馈回路的一部份，它在很多地方都有可能引入噪音，因此必须非常小心处理VCO控制线。
E: t3 z-i0 O5 r!G2 F# _![
www.xiexiebang.com2 e/ }4 ~4 G6 c;m谐振电路
谐振电路(tank circuit)用于发射机和接收机，它与VCO有关，但也有它自己的特点。简单地说，谐振电路是由一连串具有电感电容的二极管并连而成的谐振电路，它有助于设定VCO工作频率和将语音或数据调变到RF载波上。
W)}$ {1 z-f0 P' Y6 P9 J$ ?(N
所有VCO的设计原则同样适用于谐振电路。由于谐振电路含有数量相当多的零组件、占据面积大、通常运行在一个很高的RF频率下，因此谐振电路通常对噪音非常敏感。信号通常排列在芯片的相邻接脚上，但这些信号接脚又需要与较大的电感和电容配合才能工作，这反而需要将这些电感和电容的位置尽量靠近信号接脚，并连回到一个对噪音很敏感的控制环路上，但是又要尽量避免噪音的干扰。要做到这点是不容易的。
EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛0 i7 K)~# E2 |# c' c' G+ [)`
EDA365论坛网# s& u, Z$ [)P-C自动增益控制放大器
自动增益控制(AGC)放大器同样是一个容易出问题的地方，不管是发射还是接收电路都会有AGC放大器。AGC放大器通常能有效地滤掉噪音，不过由于行动电话具备处理发射和接收信号强度快速变化的能力，因此要求AGC电路有一个相当大的频宽，这就使AGC放大器很容易引入噪音。
设计AGC线路必须遵守模拟电路的设计原则，亦即使用很短的输入接脚和很短的反馈路径，而且这两处都必须远离RF、IF或高速数字信号线路。同样，良好的接地也必不可少，而且芯片的电源必须得到良好的去耦。如果必须在输入或输出端设计一条长的走线，那么最好是选择在输出端实现它，因为，通常输出端的阻抗要比输入端低得多，而且也不容易引入噪音。通常信号电平越高，就越容易将噪音引入到其它电路中。
接地
要确保RF走线下层的接地是实心的，而且所有的零组件都要牢固地连接到主接地上，并与其它可能带来噪音的走线隔离开来。此外，要确保VCO的电源已得到充分去耦，由于VCO的RF输出往往是一个相当高的电平，VCO输出信号很容易干扰其它电路，因此必须对VCO加以特别注意。事实上，VCO往往放在RF区域的末端，有时它还需要一个金属屏蔽罩。
* X* T0 W5 v9 u!A-P% A!g
在所有PCB设计中，尽可能将数字电路远离模拟电路是一个大原则，它同样也适用于RF PCB设计。公共模拟接地和用于屏蔽和隔开信号线的接地通常是同等重要的。同样应使RF线路远离模拟线路和一些很关键的数字信号，所有的RF走线、焊盘和组件周围应尽可能是接地铜皮，并尽可能与主接地相连。微型过孔（microvia）构造板在RF线路开发阶段很有用，它毋须花费任何开销就可随意使用很多过孔，否则在普通PCB板上钻孔将会增加开发成本，这在大批量产时是不经济的。将一个实心的整块接地面直接放在表面下第一层时，隔离效果最好。将接地面分成几块来隔离模拟、数字和RF线路时，其效果并不好，因为最终总是有一些高速信号线要穿过这些分开的接地面，这不是很好的设计。
4.1 Normal Design guide check ]-E)y.Z% |6 X& T在PCB layout的过程中需要注意以下注意事项：4.1.1 DCXO Crystal PCB layout
www.xiexiebang.com0 D' G' p& W.N: Z
DCXO 是非常敏感的器件，容易受外界干扰，尤其是时钟信号干扰。从4210的封装来看，Xtal1、Xtal2距离SPI总线的SCLK非常近，更需要关注。否则非常容易导致相位误差恶化、灵敏度不佳等。4.1.2 Matching NetworkEDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛s7 |9 z' p5 x
EDA365论坛网, w;L-LNA的输入layout至关重要，layout 的优劣将直接影响灵敏度、AM suppression以及blocking等性能。V8 ]1 U0 S
EDA365论坛网站|PCB论坛网|PCB layout论坛SI仿真技术论坛 f6 U)p7 j3 s/ T' l在LNA和sawfilter中间的matching network的设计布局将直接决定最终的设计能否成功。1,高Band的性能更容易受到干扰，所以DCS/PCS band的matching network电路一定要对称;2,器件之间的布线一定要尽可能的短;3,差分走线的环路面积要尽可能的小;
www.xiexiebang.com2 v/ x3 E;E!X
EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛5 n* I3 y& D* o(|;|6 W
EDA36论坛网“ }3 u% _;u# 4,sawfilter的接地一定要就近多打通孔，从而可以有效的提高sawfilter的带外抑制指标;
EDA3651 R6 t1 R(I* B, d5,sawfilter和matching network下面的地需要镂空，距地平面的距离满足大于400um的最小要求;6,sawfilter的输入需要注意50欧姆阻抗匹配，需要综合板材、层厚、距离地宽度等因素设计50欧姆地走线。4.1.3 RF Output RF输出到PA输入部分需要综合板材、层厚、距离地的宽度等因素设计50欧姆走线。1,RF输出本身还有DC成分，一般要在PA输入前加隔直电容;2,为了匹配PA的输入，还需要加上PI衰减网络;3,RFOUT和PA之间的走线要直，距离要短，走线需要避开时钟、基带接口等，以避免互相干扰;4,注意多打通孔以避免RFOUT和周围空间的耦合。4.1.4 Power SupplyEDA365论坛网站|PCB论坛网|PCB layout论坛SI仿真技术论坛# r, C/ B0 i V$ o
www.xiexiebang.com# y& k& _: }1 b
EDA3651 z6 n0 `.^3 d2 _
为保证电源干净，电源的输入pin均需要就近接去耦电容；电源线不要过细,按照1A/mm的走线规则设计。VPA走线50mil，Vrf走线10mil。4.1.5 BB I/Q BBIQ信号的质量将会影响到Modulation Spectrum等RF性能，因此在layout 的过程中需要注意差分走线，避免同CLK、RFOUT等信号平行走线，避免共模干扰。4.2 EMI 走线注意点EDA3654 d: V& j)~3 X” T9 D;h2 D8 H
EDA365论坛网 N: A3 w' n7 A, P
SC6600M提供2个时钟，给SDRam的时钟（软件设置为72MHz），给sensor的时钟（软件设置为72MHz），它们都是由PLL分频得到，PLL的频率为144MHz，在PCB布线时，要尤其注意这些CLK的走线，尽量抑制这些线对外部的辐射，走线时遵循以下几个原则。
1,给sensor的clk上下两层要有地平面使之与接收通路的走线相隔离，该线不能正走在接收通路走线的正下方，该线避免使用2-7的孔；
www.xiexiebang.com)c, i;B% }+ F4 n1 q+ u ^.2, clkmcu的走线要上下左右有地使之与其他走线相隔离，该线避免打2-7孔，该线不能走在键盘pad下； 3,在SC6600M的clkmcu pin的周围的走线要同样作好隔离，这些线尽量避免走到top或bottom层；4,进入EMI Filter的线最好不要裸露在top或bottom层。
EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛.E(T-z& |9 H!O# H9 a
+ x& q4 X!Z6 Z-r9 p9 M3 L
www.xiexiebang.com;x4 ~& m6 U+ W+ ^* t+ {0 y“ U手机PCB Layout 与布局经验总结
1.sirf reference典型的四，六层板，标准FR4材质 2.所有的元件尽可能的表贴.X0 a” x3 d9 q& D* w s8 Q
www.xiexiebang.com' s0 B1 D-E+ D3.连接器的放置时，应尽量避免将噪音引入RF电路，尽量使用小的连接器，适当的接地4.所有的RF器件应放置紧密，使连线最短和交叉最小（关键）
www.xiexiebang.com9 Y;[ _4 ]4 n6 P;q0 % V3 x
5.所有的pin有应严格按照reference schematic.所有IC电源脚应当有0.01uf的退藕电容，尽可能的离管脚近，而且必须要经过孔到地和电源层
6.预留屏蔽罩空间给RF电路和基带部分，屏蔽罩应当连续的在板子上连接，而且应每 隔100mil（最小）过孔到地层
7.RF部分电路与数字部分应在板子上分开
8.RF的地应直接的接到地层，用专门的过孔和和最短的线Z$ C2 f8 l8 o' I
' o;f* d/ C8 Z8 S3 W6 |
9.TCXO晶振和晶振相关电路应与高slew-rate数字信号严格的隔离 10.开发板要加适当的测试点
EDA3650 Z0 K4 y!F# m+ _“ s)u-?
11.使用相同的器件，针对开发过程中的版本
EDA365” [/ Z+ g S)w1 H)h
12.使RTC部分同数字，RF电路部分隔离，RTC电路要尽可能放在地层之上走线
EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛5 f& o0 I1 M-O: G;]-g(X
在数字和模拟并存的系统中，有2种处理方法，一个是数字地和模拟地分开，比如在地层，数字地是独立地一块，模拟地独立一块，单点用铜皮或FB磁珠连接，而电源不分开；另一种是模拟电源和数字电源分开用FB连接，而地是统一地地。这两种方法效果是否一样？ 应该说从原理上讲是一样的。因为电源和地对高频信号是等效的。区分模拟和数字部分的目的是为了抗干扰，主要是数字电路对模拟电路的干扰。但是，分割可能造成信号回流路径不完整，影响数字信号的信号质量，影响系统EMC质量。因此，无论分割哪个平面，要看这样作，信号回流路径是否被增大，回流信号对正常工作信号干扰有多大。现在也有一些混合设计，不分电源和地，在布局时，按照数字部分、模拟部分分开布局布线，避免出现跨区信号。www.xiexiebang.com+ , h3 |;F% L(}2 p1 o 何谓差分布线？ 差分信号，有些也称差动信号，用两根完全一样，极性相反的信号传输一路数据，依靠两根信号电平差进行判决。为了保证两根信号完全一致，在布线时要保持并行，线宽、线间距保持不变。高速数字芯片在其逻辑门跳变时，瞬间的电流变化量很大，上升沿或下降沿时间越小，变化量就越大，这个变化会引起对应的电源地波动，从而产生了噪声。pads的快捷键,记不住就上来看看
B.1 总体设置(GLOBAL Settings)
ww.eda365.com8 O“ u& c% i!f1 }$ X;`2 {
% I-M7.p2 R0 {0 l8 F1 z EC 打开或关闭设计画面补充格式显示模式。D 打开或关闭当前层高优先显示权。DO 打开或关闭通孔显示模式。
EDA365 Y _6 I$ @9 };t(h
E 设置暂停走线方式以测试点、过孔或没有过孔为结束方式。I 进行数据库完整性测试。
EDA3653 n, ?: c& {)W% d& s
% l1 A# D: ]% U5 f!GL 使某一网络高亮，如NVCC。
www.xiexiebang.com!K6 p.G.P s+ L: Z2 I!d0 e, y2 P9 [3 i
N-逐一取消N所点亮的网络。N 取消全部高亮的网络。EDA365论坛网站PCB论坛网|PCB layout论坛|SI仿真技术论坛 U(F” h* [3 I Y(H
EDA365!{6 T4 }2 A& Z# m-N& g2 K2 K% |2 DO
Q 打开快速测量器，从当前位置开始测量。
QL 对点亮的网络、管脚对走线和某一选择范围进行快速测量其长度。R
EDA36论坛网站|PC论坛网|PCB layou论坛SI仿真技术论坛6 T6 E;k% D' m(p9 v!O2 Y, y
SPD 显示生成混合分割层的数据。
SPI 显示热焊盘标示符号“X”在其热焊盘上。SPO 显示混合分割层的外框。T 设置设计画面为透明显示模式。X 打开或关闭文字外框显示。
EDA365论坛网4 A% i8 U3 X1 o6 I
W
;G4 l1 u(_3 C(C7 L1 l(: r1 RG
GP r a 移动到一个指定的极点坐标点。
GPR r 在一个角度a 条件下，移动到一个半径为r 的点处。GPA a 在半径r 一定的条件下，按指定的角度a 移动。GPRA da 在半径r 一定的条件下，按当前的角度da 进行移动。GPRR dr 在角度a 一定的条件下，按当前的半径dr 进行移动。GR
EDA36论坛网: q& k7 O# [% v2 q(p* G2 u
EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛 D(J+ d K* M!r
EDA36论坛网站|PC论坛网|PCB layou论坛SI仿真技术论坛# |8 {% p)M;c+ O
EDA365论坛网站|PC论坛网PCB layout论坛|SI仿真技术论坛 J!O” U/ b.b2 ?: s
GV
EDA365论坛网 X3 Y0 Y+ @9 # v3 f# Q, q
S 查找元件或元件管脚，如SU 1.1 or SU 1。S
www.xiexiebang.com2 H“ s% |' [& {& T1 k# A
SR
SRX
EDA365论坛网站|PCB论坛网|PCB layout论坛|S仿真技术论坛2 D' c& L4 |” o7 r
EDA365论坛网站|PCB论坛网|PCB layo论坛仿真技术论坛SS 寻找或选择某一个或某一类元件，此命令支持通配符号“*”，如SS U10、SS *、c$ t7 y0 B(w& g
G)h& u8 P# P“ k# USS C*。注意这个命令在布局中是非常有用的，如需要选择所有的电阻使用SS R*。SX
DA365论坛网站|PCB论坛网|PCB layout论坛|S仿真技术论坛+ Q7 H5 `0 Z-a
AA 转换到任意角度模式。AD 转换到斜角度模式。AO 转换到直角模式。B.5 取消(Undo)UN[
B.6 设计规则检查DRC(Design Rule Checking)DRP 禁止违背设计规则。DRW 违背警告模式。DRI 忽略设计规则。EDA36论坛网站|PC论坛网|PCB layou论坛SI仿真技术论坛' ?.R.q# d* J
EDA365” O* |)P4 @0 {)S-k!^“ REDA365论坛网站|PCB论坛网|PCB layout论坛|S仿真技术论坛3 | K3 D(r)G+ l5 X, l
www.xiexiebang.com0 b-o, i* ]9 V-]1 z z
DRO 完全关闭设计规则。B.7 走线(Routing)EDA365论坛网站PCB论坛网|PCB layout论坛|SI仿真技术论坛2 C+ U(P1 n/ T1 {EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛5 r j7 ^% D0 L+ |5 {
E 以无过孔结束暂停走线。
LD 使当前层直线为垂直或水平方向。
PL
VP 使用埋孔或盲孔式过孔。VT 使用通孔式过孔。T 使用透明模式。
B.8 绘制对象(Drafting Objects)HC 转换到绘制圆形图形模式。M(L+ W: D$ W.`' }/ H+ X+ {” X8 x+ a)`$ q)L.HH 转换到绘制非封闭性图形模式。HP 转换到绘制多边形图形模式。HR 转换到绘制矩形图形模式。B.9 替代鼠标单击(Mouse Click
www.xiexiebang.com.v' ?1 e-l6 [
EDA365论坛网9 r& T-H9 h2 T4 F2 p& o(v
DA365论坛网站|PCB论坛网|PCB layout论坛|S仿真技术论坛# o* k% : |5 r% t4 e-O [M 激活当前功能模式下的弹出菜单，相当于单
Spacebar 相当于在妆前十字光标位置单击鼠标左键，B.10 其它方面(Various)? 显示当前的帮助主题。BMW 找开MediaWizard 对话框。BLT 打开Log TEST 对话框。
F 打开文件，s 为打开文件的路径和名称
EDA365论坛网站PCB论坛网|PCB layout论坛|SI仿真技术论坛 M!J: m* J0 t9 G5 t+ a-U' P
PowerPCB 技巧集锦
ORCAD的修改后网表二次导入POWERPCB的问题
ORCAD的原理图做了修改,要二次将网表导入POWERPCB,听说要和POWERPCB板的原来网表做比较,然后要将比较后的网表载如POWERPCB 在TOOL----COMPARE/ECO TOOL把新旧两个PCB输进去，然后RUN一下生成ECO文档，最后在 OLD PCB中导入ECO 文件即可！
小弟第一次做有盲孔埋孔的扳子，但不知道怎么做，请各位大虾帮忙，谢谢
在SETUPPAD STACKS里可以设置的，先选择partial，然后选择从哪一层打到哪一层就可以了。
用powerpcb软件走蛇行线的时候，每次画圆弧都要在走线过程中点鼠标右键，在下拉菜单里选择：add arc，这样感觉十分麻烦，请问有没有什么办法可以增加类似快捷键的东东，只要在走线时点个什么键就可走出圆弧来了？？ 第一步：在setup/preferences面板的design下的miters中设置为arc，且ratio为3.5。第二步：布直角的线。
第三步：选中该线（NET/PIN PAIRS），右击鼠标，选中add miters命令即可很快画出绕线
请教大家：在POWERPCB里面如何单独对选择的过孔及焊盘加泪滴？
1。将Generate Teardrop 勾上，在Teardrops下选Curved,将length各width设为最小；2，选中要加的线，Ctrl+T 将其设为 Default。
参数中routing设置中勾中generate teardrops,找任何一个带泪滴的trace,ctrl+T,action项选del,Aplly to :all.然后选中单独要加泪滴的trace,ctrl+t.action :add,aplly:selection
POWER PCB内层属性设置与内电层分割及铺铜 看到很多网友提出的关于POWER PCB内层正负片设置和内电层分割以及铺铜方面的问题，说明的帖子很多，不过都没有一个很系统的讲解。今天抽空把这些东西联系在一起集中说明一下。时间仓促，如有错误疏漏指出还请多加指正！
一 POWER PCB的图层与PROTEL的异同
我们做设计的有很多都不止用一个软件，由于PROTEL上手容易的特点，很多朋友都是先学的PROTEL后学的POWER，当然也有很多是直接学习的POWER，还有的是两个软件一起用。由于这两个软件在图层设置方面有些差异，初学者很容易发生混淆，所以先把它们放在一起比较一下。直接学习POWER的也可以看看，以便有一个参照。
首先看看内层的分类结构图
＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝ 软件名 属性 层名 用途
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－ PROTEL: 正片 MIDLAYER 纯线路层
MIDLAYER 混合电气层（包含线路，大铜皮）
负片 INTERNAL 纯负片（无分割，如GND）INTERNAL 带内层分割（最常见的多电源情况）
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－ POWER : 正片 NO PLANE 纯线路层
NO PLANE 混合电气层（用铺铜的方法 COPPER POUR）SPLIT/MIXED 混合电气层（内层分割层法 PLACE AREA）
负片 CAM PLANE 纯负片（无分割，如GND）
＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝
从上图可以看出，POWER与PROTEL的电气图层都可分为正负片两种属性，但是这两种图层属性中包含的图层类型却不相同。
1.PROTEL只有两种图层类型，分别对应正负片属性。而POWER则不同，POWER中的正片分为两种类型，NO PLANE和SPLIT/MIXED 2.PROTEL中的负片可以使用内电层分割，而POWER的负片只能是纯负片（不能应用内电层分割，这一点不如PROTEL）。内层分割必须使用正片来做。用SPLIT/MIXED层,也可用普通的正片(NO PLANE)＋铺铜。
也就是说，在POWER PCB中，不管用于电源的内层分割还是混合电气层，都要用正片来做，而普通的正片（NO PLANE)与专用混合电气层（SPLIT/MIXED）的唯一区别就是铺铜的方式不一样！负片只能是单一的负片。（用2D LINE分割负片的方法，由于没有网络连接和设计规则的约束，容易出错，不推荐使用）
这两点是它们在图层设置与内层分割方面的主要区别。
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－ 二 SPLIT/MIXED层的内层分割与NO PLANE层的铺铜之间的区别 1.SPLIT/MIXED:必须使用内层分割命令（PLACE AREA)，可自动移除内层独立焊盘，可走线，可以方便的在大片铜皮上进行其他网络的分割，内层分割的智能化较高。
2.NO PLANEC层：必须使用铺铜的命令(COPPER POUR)，用法同外层线路，不会自动移除独立焊盘，可走线，不可以在大块铜皮上进行其他网络的分割。也就是说不能出现大块铜皮包围小块铜皮的现象。－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－ 三 POWER PCB的图层设置及内层分割方法
看过上面的结构图以后应该对POWER的图层结构已经很清楚了，确定了要使用什么样的图层来完成设计，下一步就是添加电气图层的操作了。下面以一块四层板为例：
首先新建一个设计，导入网表，完成基本的布局，然后新增图层SETUP-LAYER DEFINITION,在ELECTRICAL LAYER区，点击MODIFY,在弹出的窗口中输入4，OK，OK。此时在TOP与BOT中间已经有了两个新电气图层，分别给这两个图层命名，并设置图层类型。
把INNER LAYER2命名为GND，并设定为CAM PLANE，然后点击右边的ASSIGN分配网络，因为这层是负片的整张铜皮，所以分配一个GND就可以，千万不要分多了网络！
把INNER LAYER3命名为POWER，并设定为SPLIT/MIXED（因为有多组电源，所以要用到内层分割），点击ASSIGN，把需要走在内层的电源网络分配到右边的ASSOCIATED窗口下（假设分配三个电源网络）。
下一步进行布线，把外层除了电源地以外的线路全部走完。电源地的网络则直接打孔即可自动连接到内层（小技巧，先暂时把POWER层的类型定义为CAM PLANE，这样凡是分配到内层的电源网络且打了过孔的线路系统都会认为已经连接，而自动取消鼠线）。待所有布线都完成以后即可进行内层分割。
第一步是给网络上色，以利于区分各个接点位置，按快捷键CTRL+SHIFT+N，指定网络颜色（过程略）。
然后把POWER层的图层属性改回SPLIT/MIXED，再点击DRAFTING-PLACE AREA，下一步即可绘制第一个电源网络的铺铜。
1号网络（黄色）：第一个网络要铺满整个板面，然后指定为连接面积最大，数量最多的那个网络名称。
2号网络（绿色）：下面进行第二个网络，注意因为这一网络位于整个板子的中部，所以我们要在已经铺好的大铜面上切出一块来作为新的网络。还是点击PLACE AREA，然后按照颜色指示绘制切割区域，当双击鼠标完成切割的时候，系统会自动出现当前所切割网络（1）与当前网络（2）的的区域隔离线（由于是用正片铺铜的方式做切割，所以不能象负片做切割那样用一条正性线来完成大铜面的分割）。同时分配该网络名称。
3号网络（红色）：下面第三个网络，由于此网络较靠近板边，所以我们还可以用另外一个命令来做。点击DRAFTING-AUTO PLANE SEPARATE，然后从板边开始画起，把需要的接点包围以后再回到板边，双击鼠标即可完成。同时也会自动出现隔离带，并弹出一个网络分配窗口，注意此窗口需要连续分配两个网络，一个是你刚刚切割出来的网络，一个是剩余区域的网络（会有高亮显示）。
至此已基本完成整个布线工作，最后用POUR MANAGER-PLANE CONNECT进行灌铜，即可出现下图的效果。
此主题相关图片如下：
知识---power pcb中总线布线的布骤: 总线步线布骤如下: 1.打开DRC 2.单击设计工具盒的总线步线图标, 3.在工作区单击鼠标右键,选择Select pin/vias/tacks.4.在总线步线mode下,区域选择步线的Pin,net.请问各位高手，如何将POWERPCB的库转为ALLEGRO的库啊，不胜感激 将powerpcb图档转成ascII由cadence直接读如,filesimportpads 然后需要将零件的pad替换 再filesexportlibraries powerpcb转ascII最好转3.5版
在POWER PCB中，在自动铺补中一般有两种选择 1，flood over 铺补灌满 2，diagonal型十字型
请问：在铺铜时如何做到将板上一般插件的孔（焊接孔）设置为2十字型花孔，其它不焊接孔（如：VIA孔）设计为1实心灌满状态孔？ 请知道如何设置的同志们帮下忙！谢谢！！
在参数设置里，点选Thermals: 在右边有NON-dirlled Thermals------pad shape-------选择Square and Orthogonal.这样设置后重新FLOOD，就会有十字花孔。谢谢！这样的话是所有孔都为十字型花孔了。
我要的效果是：板上元件插件的孔（焊接孔）为十字型花孔状态 其它不焊接孔（如：VIA孔）设计为实心灌满状态。
步骤：选中自动补铜外框——CTRL+Q——references——选中Flood over via即可。
POWERPCB设计中reuse功能的实现（原创）
reuse功能为powerpcb提供的设计重复（即：实现模块化设计的系统）。对于reuse功能的成功使用，大大提高我们的工作效率；且可以在新的设计中调用一些成功设计、性能优越的模块，从而提高我们的新产品pcb设计的成功率。
reuse对于reuse功能的实现我们应注意：
作为成功reuse的前提：reuse与被reuse部分必须相同的part type、相同或相似的网络、相同的decal封装。对于电路设计人员所要注意的就是｀相同的part type＇，要求须使用相同的logic family，此点必须在原理图导入pcb文件中之前就做到，因为导入pcb之后，logic family就无法再进行修改（可能为powerpcb的一个bug），从而造成无法reuse;
pcb板的层数不同也会造成无法reuse。解决的办法是(1)如reuse中层数不够，可打开｀setup＇里的｀layer definition＇对话框，增加reuse的层数，即可reuse；（2）如reuse中层数超出，也可以采取（1）的方法，减少层数，但由于一般来说，原reuse中采取多层的结构必有其用处，所以不推荐reuse;或增加新设计中的pcb层数，但由此必将增加长期成本，所以，但出现（2）情况时，通常不要reuse；
生成新的reuse之前，必须保证，该reuse所要调用的所有器件必须是没有走线的器件，如有走线，软件将认为是已被使用的器件，因此将不会去调用该器件，从而造成无法reuse;把有连线的器件的连线去掉,其中有个技巧是在原理图(POWERLOGIC)选中器件(其他原理图不能同步修改，因此只能在POWERPCB里自己选，然后打散)，然后在POWERPCB中打散，即可去掉连线，不必一个一个的去找去删，可提高效率。
生成新的reuse时，对应的走线、过孔、铜皮、2D线及文本将自动生成，因此一些独立的2D线等我们也可做成reuse，调入新设计中，如由2D线组成的实达网络标实，可做成reuse调入，从而减少添加时间，在此种情况调入时，生成的文本里全为WARNING，可不必理会；
**此点电路设计人员须注意**，在原理设计中所有器件的Pins,均有相应的对应编号，因此在新设计中的，应注意pin的连接顺序应相同，此点主要是体现在阻、容上容易忽视。我在某一次设计中发现其电源滤波电容无法reuse,经过试验后，发现这些电容只有1脚接地，2脚接电源才能reuse;因此，希望以后的电路设计均要保持相同的管脚连接方式；
在生成reuse时，经常会发生生成的reuse与其它器件连接的线相反了或是混乱了，这往往发生在通过电阻与其他器件在相连时，原因是由于这部分电阻的某一端，具有类似的网络属性，而另一端不同，因此在调用reuse时，调用这些类是网络时，位置随意乱排，从而造成了混乱。要避免此种情况的发生，就要把想要reuse的部分的线走得尽量完整，这样的话，调用时接近一一对应，可以避免此种情况发生；
调用reuse时，软件系统将生成一个powerpcb.err的文档，该文档将指出无法reuse的原因，因此可以参照该文档对pcb或reuse进行一些修改，从而达到reuse的目的，主要要注意的是以下几点：
a)先看“Component Matching Types＂，该表将列出reuse中的所有器件及封装和当前设计中还可调用的（即没有布线的）所有器件及封装，必须保证当前设计中的器件必须多于或等于reuse所需的器件；
b)参看“Matched/Unmatched Components＂，该表将列出reuse与当前设计中所有匹配和不匹配的器件，在最后一项“matched＂中，将说明器件是否匹配，｀yes＇为匹配，不用管、｀no＇为不匹配，须加以注意；再参看里面不匹配的原因，有的大器件（管脚较多的器件）可能是有的网络线未走因此造成不匹配，可在pcb里再走一部分先后再尝试reuse;一些器件可能网络未连接对，如：5），须要求电路设计者修改原理图的连接方式再尝试reuse；有些器件(通常为极个别器件)可能修改原理图后也未必能实现reuse,可在生成reuse时，就把他们去掉，从而实现reuse。我是用手工布的,但是bus走线加过孔换层后,间距太大,而且走线到元件后,结束bus总线时,bus总线全都散开,bus不听话? 我的经验是：调整格点的大小，如果你的clearence :5，但grid:10，这样你的走线和via会打在 10的整数倍上，而造成间距太大的问题。另外，结束bus route时会全部重整过trace, 你可以到 preferenceroutingsmoothing control enable bus routing smoothing 决定是否将其 打勾，多试过几次后，你会爱上这个功能的。
第四篇：PADS、PCB原理图常见错误及DRC报告网络问题（精选）
PADS/PCB/原理图常见错误及DRC报告网络问题
1.原理图常见错误：
（1）ERC报告管脚没有接入信号：
a.创建封装时给管脚定义了I/O属性；
b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上；
c.创建元件时pin方向反向，必须非pin name端连线。
（2）元件跑到图纸界外：没有在元件库图表纸中心创建元件。
（3）创建的工程文件网络表只能部分调入pcb：生成netlist时没有选择为
global。
（4）当使用自己创建的多部分组成的元件时，千万不要使用annotate.2.PCB中常见错误：
（1）网络载入时报告NODE没有找到：
a.原理图中的元件使用了pcb库中没有的封装；
b.原理图中的元件使用了pcb库中名称不一致的封装；
c.原理图中的元件使用了pcb库中pin number不一致的封装。如三极管：sch中
pin number 为e,b,c, 而pcb中为1，2，3。（2）打印时总是不能打印到一页纸上：
a.创建pcb库时没有在原点；
b.多次移动和旋转了元件，pcb板界外有隐藏的字符。选择显示所有隐藏的字
符，缩小pcb, 然后移动字符到边界内。
（3）DRC报告网络被分成几个部分：
表示这个网络没有连通，看报告文件，使用选择CONNECTED COPPER查找。
另外提醒朋友尽量使用WIN2000, 减少蓝屏的机会；多几次导出文件，做成新的
DDB文件，减少文件尺寸和PROTEL僵死的机会。如果作较复杂得设计，尽量不要使
用自动布线。
在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它
而做的，在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。
PCB布线有单面布线、双面布线及多层布线。布线的方式也有两种：自动布线及交
互式布线，在自动布线之前，可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔
离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。
自动布线的布通率，依赖于良好的布局，布线规则可以预先设定，包括走线的弯
曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线
连通，然后进行迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以
根据需要断开已布的线。并试着重新再布线，以改进总体效果。
对目前高密度的PCB设计已感觉到贯通孔不太适应了，它浪费了许多宝贵的布线通
道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用，还
省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完善，PCB 板的设
计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人
员去自已体会，才能得到其中的真谛。1 电源、地线的处理
既使在整个PCB板中的布线完成得都很好，但由于电源、地线的考虑不周到而引起 的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、地线 的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质
量。
对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原
因，现只对降低式抑制噪音作以表述：
众所周知的是在电源、地线之间加上去耦电容。
尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线
＞信号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为
1.2～2.5 mm 对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路 的地不能这样使用)用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。
或是做成多层板，电源，地线各占用一层。
2、数字电路与模拟电路的共地处理
现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟
电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上 的噪音干扰。数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远
离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在
PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的
它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟
地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计
来决定。
3、信号线布在电（地）层上
在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就
会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电（地）层上进行布线。首先应考虑用电源层，其次才是地层。因为最
好是保留地层的完整性。
4、大面积导体中连接腿的处理
在大面积的接地（电）中，常用元器件的腿与其连接，对连接腿的处理需要进行综
合的考虑，就电气性能而言，元件腿的焊盘与铜面满接为好，但对元件的焊接装配
就存在一些不良隐患如：①焊接需要大功率加热器。②容易造成虚焊点。所以兼顾
电气性能与工艺需要，做成十字花焊盘，称之为热隔离（heat shield）俗称热焊
盘（Thermal），这样，可使在焊接时因截面过分散热而产生虚焊点的可能性大大
减少。多层板的接电（地）层腿的处理相同。
5、布线中网络系统的作用
在许多CAD系统中，布线是依据网络系统决定的。网格过密，通路虽然有所增加，但步进太小，图场的数据量过大，这必然对设备的存贮空间有更高的要求，同时也
对象计算机类电子产品的运算速度有极大的影响。而有些通路是无效的，如被元件
腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏，通路太少对布通率的
影响极大。所以要有一个疏密合理的网格系统来支持布线的进行。
标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为
0.1英寸(2.54 mm)或小于0.1英寸的整倍数，如：0.05英寸、0.025英寸、0.02英寸
等。
6、设计规则检查（DRC）
布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确
认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面：
线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的
距离是否合理，是否满足生产要求。
电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗）？在
PCB中是否还有能让地线加宽的地方。
对于关键的信号线是否采取了最佳措施，如长度最短，加保护线，输入线及输出线
被明显地分开。
模拟电路和数字电路部分，是否有各自独立的地线。
后加在PCB中的图形（如图标、注标）是否会造成信号短路。对一些不理想的线形进行修改。
在PCB上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字
符标志是否压在器件焊盘上，以免影响电装质量。
多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短
路。概述
本文档的目的在于说明使用PADS的印制板设计软件PowerPCB进行印制板设计的流程
和一些注意事项，为一个工作组的设计人员提供设计规范，方便设计人员之间进行
交流和相互检查。
2、设计流程
PCB的设计流程分为网表输入、规则设置、元器件布局、布线、检查、复查、输出
六个步骤.2.1 网表输入
网表输入有两种方法，一种是使用PowerLogic的OLE PowerPCB Connection功能，选择Send Netlist，应用OLE功能，可以随时保持原理图和PCB图的一致，尽量减
少出错的可能。另一种方法是直接在PowerPCB中装载网表，选择File->Import，将
原理图生成的网表输入进来。
2.2 规则设置
如果在原理图设计阶段就已经把PCB的设计规则设置好的话，就不用再进行设置 这些规则了，因为输入网表时，设计规则已随网表输入进PowerPCB了。如果修改了
设计规则，必须同步原理图，保证原理图和PCB的一致。除了设计规则和层定义外，还有一些规则需要设置，比如Pad Stacks，需要修改标准过孔的大小。如果设计
者新建了一个焊盘或过孔，一定要加上Layer 25。注意：
PCB设计规则、层定义、过孔设置、CAM输出设置已经作成缺省启动文件，名称为
Default.stp，网表输入进来以后，按照设计的实际情况，把电源网络和地分配给
电源层和地层，并设置其它高级规则。在所有的规则都设置好以后，在PowerLogic
中，使用OLE PowerPCB Connection的Rules From PCB功能，更新原理图中的规则
设置，保证原理图和PCB图的规则一致。
2.3 元器件布局
网表输入以后，所有的元器件都会放在工作区的零点，重叠在一起，下一步的工作
就是把这些元器件分开，按照一些规则摆放整齐，即元器件布局。PowerPCB提供了
两种方法，手工布局和自动布局。2.3.1 手工布局 1.工具印制板的结构尺寸画出板边（Board Outline）。2.将元器件分散（Disperse Components），元器件会排列在板边的周围。
3.把元器件一个一个地移动、旋转，放到板边以内，按照一定的规则摆放整齐。2.3.2 自动布局
PowerPCB提供了自动布局和自动的局部簇布局，但对大多数的设计来说，效果并
不理想，不推荐使用。2.3.3 注意事项
a.布局的首要原则是保证布线的布通率，移动器件时注意飞线的连接，把有连线
关系的器件放在一起
b.数字器件和模拟器件要分开，尽量远离 c.去耦电容尽量靠近器件的VCC d.放置器件时要考虑以后的焊接，不要太密集
e.多使用软件提供的Array和Union功能，提高布局的效率 2.4 布线
布线的方式也有两种，手工布线和自动布线。PowerPCB提供的手工布线功能十分
强大，包括自动推挤、在线设计规则检查（DRC），自动布线由Specctra的布线引
擎进行，通常这两种方法配合使用，常用的步骤是手工—自动—手工。2.4.1 手工布线
1.自动布线前，先用手工布一些重要的网络，比如高频时钟、主电源等，这些网
络往往对走线距离、线宽、线间距、屏蔽等有特殊的要求；另外一些特殊封装，如
BGA，自动布线很难布得有规则，也要用手工布线。
2.自动布线以后，还要用手工布线对PCB的走线进行调整。
2.4.2 自动布线
手工布线结束以后，剩下的网络就交给自动布线器来自布。选择Tools->SPECCTRA，启动Specctra布线器的接口，设置好DO文件，按Continue就启动了Specctra布线
器自动布线，结束后如果布通率为100%，那么就可以进行手工调整布线了；如果不
到100%，说明布局或手工布线有问题，需要调整布局或手工布线，直至全部布通为
止。
2.4.3 注意事项
a.电源线和地线尽量加粗
b.去耦电容尽量与VCC直接连接
c.设置Specctra的DO文件时，首先添加Protect all wires命令，保护手工布的线
不被自动布线器重布
d.如果有混合电源层，应该将该层定义为Split/mixed Plane，在布线之前将其分
割，布完线之后，使用Pour Manager的Plane Connect进行覆铜
e.将所有的器件管脚设置为热焊盘方式，做法是将Filter设为Pins，选中所有的
管脚，修改属性，在Thermal选项前打勾
f.手动布线时把DRC选项打开，使用动态布线（Dynamic Route）2.5 检查
检查的项目有间距（Clearance）、连接性（Connectivity）、高速规则（High
Speed）和电源层（Plane），这些项目可以选择Tools->Verify Design进行。如果
设置了高速规则，必须检查，否则可以跳过这一项。检查出错误，必须修改布局和
布线。注意：
有些错误可以忽略，例如有些接插件的Outline的一部分放在了板框外，检查间
距时会出错；另外每次修改过走线和过孔之后，都要重新覆铜一次。2.6 复查
复查根据“PCB检查表”，内容包括设计规则，层定义、线宽、间距、焊盘、过
孔设置；还要重点复查器件布局的合理性，电源、地线网络的走线，高速时钟网络 的走线与屏蔽，去耦电容的摆放和连接等。复查不合格，设计者要修改布局和布线，合格之后，复查者和设计者分别签字。2.7 设计输出
PCB设计可以输出到打印机或输出光绘文件。打印机可以把PCB分层打印，便于设
计者和复查者检查；光绘文件交给制板厂家，生产印制板。光绘文件的输出十分重
要，关系到这次设计的成败，下面将着重说明输出光绘文件的注意事项。
a.需要输出的层有布线层（包括顶层、底层、中间布线层）、电源层（包括VCC层
和GND层）、丝印层（包括顶层丝印、底层丝印）、阻焊层（包括顶层阻焊和底层
阻焊），另外还要生成钻孔文件（NC Drill）
b.如果电源层设置为Split/Mixed，那么在Add Document窗口的Document项选择
Routing，并且每次输出光绘文件之前，都要对PCB图使用Pour Manager的Plane
Connect进行覆铜；如果设置为CAM Plane，则选择Plane，在设置Layer项的时候，要把Layer25加上，在Layer25层中选择Pads和Viasc.在设备设置窗口（按Device
Setup），将Aperture的值改为199 d.在设置每层的Layer时，将Board Outline选上
e.设置丝印层的Layer时，不要选择Part Type，选择顶层（底层）和丝印层的
Outline、Text、Line f.设置阻焊层的Layer时，选择过孔表示过孔上不加阻焊，不选过孔表示家阻焊，视具体情况确定
g.生成钻孔文件时，使用PowerPCB的缺省设置，不要作任何改动
h.所有光绘文件输出以后，用CAM350打开并打印，由设计者和复查者根据“PCB检
查表”检查
过孔（via）是多层PCB的重要组成部分之一，钻孔的费用通常占PCB制板费用 的30%到40%。简单的说来，PCB上的每一个孔都可以称之为过孔。从作用上看，过
孔可以分成两类：一是用作各层间的电气连接；二是用作器件的固定或定位。如果
从工艺制程上来说，这些过孔一般又分为三类，即盲孔(blind via)、埋孔(buried
via)和通孔(through via)。盲孔位于印刷线路板的顶层和底层表面，具有一定深
度，用于表层线路和下面的内层线路的连接，孔的深度通常不超过一定的比率(孔
径)。埋孔是指位于印刷线路板内层的连接孔，它不会延伸到线路板的表面。上述
两类孔都位于线路板的内层，层压前利用通孔成型工艺完成，在过孔形成过程中可
能还会重叠做好几个内层。第三种称为通孔，这种孔穿过整个线路板，可用于实现
内部互连或作为元件的安装定位孔。由于通孔在工艺上更易于实现，成本较低，所
以绝大部分印刷电路板均使用它，而不用另外两种过孔。以下所说的过孔，没有特
殊说明的，均作为通孔考虑。
从设计的角度来看，一个过孔主要由两个部分组成，一是中间的钻孔（drill hole）,二是钻孔周围的焊盘区，见下图。这两部分的尺寸大小决定了过孔的大小。很
显然，在高速,高密度的PCB设计时，设计者总是希望过孔越小越好，这样板上可以
留有更多的布线空间，此外，过孔越小，其自身的寄生电容也越小，更适合用于高
速电路。但孔尺寸的减小同时带来了成本的增加，而且过孔的尺寸不可能无限制的
减小，它受到钻孔(drill)和电镀（plating）等工艺技术的限制：孔越小，钻孔需
花费的时间越长，也越容易偏离中心位置；且当孔的深度超过钻孔直径的6倍时，就无法保证孔壁能均匀镀铜。比如，现在正常的一块6层PCB板的厚度（通孔深度）
为50Mil左右，所以PCB厂家能提供的钻孔直径最小只能达到8Mil。
二、过孔的寄生电容
过孔本身存在着对地的寄生电容，如果已知过孔在铺地层上的隔离孔直径为D2,过
孔焊盘的直径为D1,PCB板的厚度为T,板基材介电常数为ε,则过孔的寄生电容大小
近似于：
C=1.41εTD1/(D2-D1)过孔的寄生电容会给电路造成的主要影响是延长了信号的上升时间，降低了电路的
速度。举例来说，对于一块厚度为50Mil的PCB板，如果使用内径为10Mil，焊盘直
径为20Mil的过孔，焊盘与地铺铜区的距离为32Mil,则我们可以通过上面的公式近
似算出过孔的寄生电容大致是：C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF，这部分电容引起的上升时间变化量为：T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)
=31.28ps。从这些数值可以看出，尽管单个过孔的寄生电容引起的上升延变缓的
效用不是很明显，但是如果走线中多次使用过孔进行层间的切换，设计者还是要慎
重考虑的。
三、过孔的寄生电感
同样，过孔存在寄生电容的同时也存在着寄生电感，在高速数字电路的设计中，过
孔的寄生电感带来的危害往往大于寄生电容的影响。它的寄生串联电感会削弱旁路
电容的贡献，减弱整个电源系统的滤波效用。我们可以用下面的公式来简单地计算
一个过孔近似的寄生电感：
L=5.08h[ln(4h/d)+1]其中L指过孔的电感，h是过孔的长度，d是中心钻孔的直径。
从式中可以看出，过孔的直径对电感的影响较小，而对电感影响最大的是过孔的长
度。仍然采用上面的例子，可以计算出过孔的电感为：L=5.08x0.050[ln
(4x0.050/0.010)+1]=1.015nH。如果信号的上升时间是1ns，那么其等效阻抗大小
为：XL=πL/T10-90=3.19Ω。这样的阻抗在有高频电流的通过已经不能够被忽略，特别要注意，旁路电容在连接电源层和地层的时候需要通过两个过孔，这样过孔的
寄生电感就会成倍增加。
四、高速PCB中的过孔设计
通过上面对过孔寄生特性的分析，我们可以看到，在高速PCB设计中，看似简单的过
孔往往也会给电路的设计带来很大的负面效应。为了减小过孔的寄生效应带来的不
利影响，在设计中可以尽量做到：
1、从成本和信号质量两方面考虑，选择合理尺寸的过孔大小。比如对6-10层的内 存模块PCB设计来说，选用10/20Mil（钻孔/焊盘）的过孔较好，对于一些高密度的
小尺寸的板子，也可以尝试使用8/18Mil的过孔。目前技术条件下，很难使用更小
尺寸的过孔了。对于电源或地线的过孔则可以考虑使用较大尺寸，以减小阻抗。
2、上面讨论的两个公式可以得出，使用较薄的PCB板有利于减小过孔的两种寄 生参数。
3、PCB板上的信号走线尽量不换层，也就是说尽量不要使用不必要的过孔。
4、电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好，因为它们会 导致电感的增加。同时电源和地的引线要尽可能粗，以减少阻抗。
5、在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚
至可以在PCB板上大量放置一些多余的接地过孔。当然，在设计时还需要灵活多变
。前面讨论的过孔模型是每层均有焊盘的情况，也有的时候，我们可以将某些层的
焊盘减小甚至去掉。特别是在过孔密度非常大的情况下，可能会导致在铺铜层形成
一个隔断回路的断槽，解决这样的问题除了移动过孔的位置，我们还可以考虑将过
孔在该铺铜层的焊盘尺寸减小。
问：从WORD文件中拷贝出来的符号，为什么不能够在PROTEL中正常显示
复：请问你是在SCH环境,还是在PCB环境,在PCB环境是有一些特殊字符不能显示,因
为那时保留字.问：net名与port同名，pcb中可否连接
答复：可以,PROTEL可以多种方式生成网络,当你在在层次图中以port-port时,每张
线路图可以用相同的NET名,它们不会因网络名是一样而连接.但请不要使用电源端
口,因为那是全局的.问：:请问在PROTEL99SE中导入PADS文件，为何焊盘属性改了
复：这多是因为两种软件和每种版本之间的差异造成，通常做一下手工体调整就可
以了。
问：请问杨大虾：为何通过软件把power logic的原理图转化成protel后，在
protel中无法进行属性修改，只要一修改，要不不现实，要不就是全显示属性？谢
谢！
复：如全显示，可以做一个全局性编辑，只显示希望的部分。
问：请教铺銅的原则？
复：铺銅一般应该在你的安全间距的2倍以上.这是LAYOUT的常规知识.问：请问Potel DXP在自动布局方面有无改进?导入封装时能否根据原理图的布局自
动排开? 复：PCB布局与原理图布局没有一定的内在必然联系，故此，Potel DXP在自动布局 时不会根据原理图的布局自动排开。（根据子图建立的元件类，可以帮助PCB布局
依据原理图的连接）。
问：请问信号完整性分析的资料在什么地方购买 复：Protel软件配有详细的信号完整性分析手册。
问：为何铺铜，文件哪么大？有何方法？
复：铺铜数据量大可以理解。但如果是过大，可能是您的设置不太科学。问：有什么办法让原理图的图形符号可以缩放吗？ 复：不可以。
问：PROTEL仿真可进行原理性论证，如有详细模型可以得到好的结果
复：PROTEL仿真完全兼容Spice模型，可以从器件厂商处获得免费Spice模型，进行
仿真。PROTEL也提供建模方法，具有专业仿真知识，可建立有效的模型。
问：99SE中如何加入汉字，如果汉化后好象少了不少东西！
3-28 14:17:0 但确
实少了不少功能！
复：可能是汉化的版本不对。
问：如何制作一个孔为2*4MM
外径为6MM的焊盘? 复：在机械层标注方孔尺寸。与制版商沟通具体要求。
问：我知道，但是在内电层如何把电源和地与内电层连接。没有网络表，如果有网
络表就没有问题了
复：利用from-to类生成网络连接
问：还想请教一下99se中椭圆型焊盘如何制作？放置连续焊盘的方法不可取，线路
板厂家不乐意。可否在下一版中加入这个设置项？
复：在建库元件时，可以利用非焊盘的图素形成所要的焊盘形状。在进行PCB设计
时使其具有相同网络属性。我们可以向Protel公司建议。问：如何免费获取以前的原理图库和pcb库
复：那你可以的www.xiexiebang.com下载
问：刚才本人提了个在覆铜上如何写上空心(不覆铜)的文字,专家回答先写字,再覆
铜,然后册除字,可是本人试了一下,删除字后,空的没有,被覆铜 覆盖了,请问专家
是否搞错了,你能不能试一下
复：字必须用PROTEL99SE提供的放置中文的办法，然后将中文（英文）字解除元件，（因为那是一个元件）将安全间距设置成1MIL，再覆铜，然后移动覆铜，程序会
询问是否重新覆铜，回答NO。
问：画原理图时，如何元件的引脚次序？
复：原理图建库时，有强大的检查功能，可以检查序号，重复，缺漏等。也可以使 用阵列排放的功能，一次性放置规律性的引脚。
问：protel99se6自动布线后，在集成块的引脚附近会出现杂乱的走线，像毛刺一
般，有时甚至是三角形的走线，需要进行大量手工修正，这种问题怎么避免？ 复：合理设置元件网格，再次优化走线。
问：用PROTEL画图，反复修改后，发现文件体积非常大（虚肿），导出后再导入就
小了许多。为什么？？有其他办法为文件瘦身吗？
复：其实那时因为PROTEL的铺铜是线条组成的原因造成的，因知识产权问题，不能
使用PADS里的“灌水”功能，但它有它的好处，就是可以自动删除“死铜”。致与
文件大，你用WINZIP压缩一下就很小。不会影响你的文件发送。
问：请问：在同一条导线上，怎样让它不同部分宽度不一样，而且显得连续美观？
谢谢！
复：不能自动完成，可以利用编辑技巧实现。liaohm问：如何将一段圆弧进行几等分？
fanglin163答复：利用常规的几何知识嘛。EDA只是工具。问：protel里用的HDL是普通的VHDL 复：Protel PLD不是，Protel FPGA是。
问：补泪滴后再铺铜，有时铺出来的网格会残缺，怎么办？
复：那是因为你在补泪滴时设置了热隔离带原因，你只需要注意安全间距与热隔离
带方式。也可以用修补的办法。
问：可不可以做不对称焊盘？拖动布线时相连的线保持原来的角度一起拖动？
复：可以做不对称焊盘。拖动布线时相连的线不能直接保持原来的角度一起拖动。问：请问当Protel发挥到及至时，是否能达到高端EDA软件同样的效果 复：视设计而定。
问：Protel DXP的自动布线效果是否可以达到原ACCEL的水平？ 复：有过之而无不及。
问：protel的pld功能好象不支持流行的HDL语言？
复：Protel PLD使用的Cupl语言，也是一种HDL语言。下一版本可以直接用VHDL语
言输入。
问：PCB里面的3D功能对硬件有何要求？ 复：需要支持Open GL.问：如何将一块实物硬制版的布线快速、原封不动地做到电脑之中？
复：最快的办法就是扫描，然后用BMP2PCB程序转换成胶片文件，然后再修改，但
你的PCB精度必须在0.2MM以上。BMP2PCB程序可在21IC上下载，你的线路板必须用
沙纸打的非常光亮才能成功。问：直接画PCB板时，如何为一个电路接点定义网络名？
复：在Net编辑对话框中设置。
问：怎么让做的资料中有孔径显示或符号标志，同allego一样 复：在输出中有选项，可以产生钻孔统计及各种孔径符号。
问：自动布线的锁定功能不好用，系统有的会重布，不知道怎么回事？ 复：最新的版本无此类问题。
问：如何实现多个原器件的整体翻转
复：一次选中所要翻转的元件。
问：我用的p 99 版加入汉字就死机,是什么原因? 复：应是D版所致。
问：powpcb的文件怎样用PROTEL打开？ 复：先新建一PCB文件，然后使用导入功能达到。
问：怎样从PROTEL99中导入GERBER文件
复：Protel pcb只能导入自己的Gerber,而Protel的CAM可以导入其它格式的
Gerber.问：如何把布好PCB走线的细线条部分地改为粗线条
复：双击修改+全局编辑。注意匹配条件。修改规则使之适应新线宽。
问：如何修改一个集成电路封装内的焊盘尺寸? 若全局修改的话应如何设置? 复：全部选定，进行全局编辑
问：如何修改一个集成电路封装内的焊盘尺寸? 复：在库中修改一个集成电路封装内的焊盘尺寸大家都知道，在PCB板上也可以修
改。（先在元件属性中解锁）。
问：能否在做PCB时对元件符号的某些部分加以修改或删除？
复：在元件属性中去掉元件锁定，就可在PCB中编辑元件，并且不会影响库中元件。
问：该焊盘为地线，包地之后，该焊盘与地所连线如何设置宽度 复：包地前设置与焊盘的连接方式
问：为何99se存储时要改为工程项目的格式？ 复：便于文件管理。
问：如何去掉PCB上元件的如电阻阻值，电容大小等等，要一个个去掉吗，有没有
快捷方法
复：使用全局编辑，同一层全部隐藏
问：能告诉将要推出的新版本的PROTEL的名称吗？简单介绍一下有哪些新功能？
protel手动布线的推挤能力太弱！
复：Protel DXP，在仿真和布线方面会有大的提高。问：如何把敷铜区中的分离的小块敷铜除去
复：在敷铜时选择＂去除死铜＂
问：VDD和GND都用焊盘连到哪儿了，怎么看不到呀 复：打开网络标号显示。问：在PCB中有画弧线? 在画完直线,接着直接可以画弧线具体如DOS版弧线模式那
样!能实现吗?能的话,如何设置? 复：可以，使用shift+空格可以切换布线形式
问：protel99se9层次图的总图用editexport spread生成电子表格的时候，却没
有生成各分图纸里面的元件及对应标号、封装等。如果想用电子表格的方式一次性
修改全部图纸的封装，再更新原理图，该怎么作？ 复：点中相应的选项即可。
问：protel99se6的PCB通过specctra interface导出到specctra10.1里面，发现那
些没有网络标号的焊盘都不见了，结果specctra就从那些实际有焊盘的地方走线，布得一塌糊涂，这种情况如何避免？
复：凡涉及到两种软件的导入/导出，多数需要人工做一些调整。
问：在打开内电层时，放置元件和过孔等时，好像和内电层短接在一起了，是否正
确
复：内电层显示出的效果与实际的缚铜效果相反，所以是正确的
问：protel的执行速度太慢，太耗内存了，这是为什么？而如allegro那么大的系
统，执行起来却很流畅！
复：最新的Protel软件已不是完成一个简单的PCB设计，而是系统设计，包括文件
管理、3D分析等。只要PIII,128M以上内存，Protel亦可运行如飞。问：如何自动布线中加盲，埋孔？
复：设置自动布线规则时允许添加盲孔和埋孔
问：3D的功能对硬件有什么要求？谢谢，我的好象不行 复：请把金山词霸关掉
问：补泪滴可以一个一个加吗？ 复：当然可以
问：请问在PROTEL99SE中倒入PADS文件，为何焊盘属性改了，复：这类问题，一般都需要手工做调整，如修改属性等。
问：protell99se能否打开orcad格式的档案，如不能以后是否会考虑添加这一功能
？
复：现在可以打开。
问：在99SEPCB板中加入汉字没发加，但汉化后SE少了不少东西！复：可能是安装的文件与配置不正确。
问：SE在菜单汉化后，在哪儿启动3D功能？
复：您说的是View3D接口吗，请在系统菜单（左边大箭头下）启动。问：请问如何画内孔不是圆形的焊盘？？？ 复：不行。问：在PCB中有几种走线模式?我的计算机只有两种,通过空格来切换
复：Shift＋空格
问：请问：对于某些可能有较大电流的线，如果我希望线上不涂绿油，以便我在其
上上锡，以增大电流。我该怎么设计？谢谢！复：可以简单地在阻焊层放置您想要的上锡的形状。问：如何连续画弧线,用画园的方法每个弯画个园吗? 复：不用，直接用圆弧画。问：如何锁定一条布线？
复：先选中这个网络，然后在属性里改。
问：随着每次修改的次数越来越多，protel文件也越来越大，请问怎么可以让他文
件尺寸变小呢？
复：在系统菜单中有数据库工具。（Fiel菜单左边的大箭头下）。
wangjinfeng问：请问PROTEL中画PCB板如何设置采用总线方式布线？ 高英凯答复：Shift＋空格。
问：如何利用protel的PLD功能编写GAL16V8程序？
复：利用protel的PLD功能编写GAL16V8程序比较简单，直接使用Cupl DHL硬件描述
语言就可以编程了。帮助里有实例。Step by step.问：我用99se6布一块4层板子，布了一个小时又二十分钟布到99.6％，但再过来11
小时多以后却只布到99.9％！不得已让它停止了
复：对剩下的几个Net，做一下手工预布，剩下的再自动，可达到100％的布通。问：在pcb多层电路板设计中，如何设置内电层？前提是完全手工布局和布线。复：有专门的菜单设置。
问：protel PCB图可否输出其它文件格式,如HyperLynx的? 它的帮助文件中说可
以,但是在菜单中却没有这个选项
复：现在Protel自带有PCB信号分析功能。
问：请问pcb里不同的net,最后怎么让他们连在一起？
复：最好不要这么做，应该先改原理图，按规矩来，别人接手容易些。
问：自动布线前如何把先布的线锁定？？一个一个选么？
复：99SE中的锁定预布线功能很好，不用一个一个地选，只要在自动布线设置中点
一个勾就可以了。
问：PSPICE的功能有没有改变
复：在Protel即将推出的新版本中，仿真功能会有大的提升。问：如何使用Protel 99se的PLD仿真功能？
复：首先要有仿真输入文件(.si)，其次在configure中要选择Absolute ABS选项，编译成功后，可仿真。看仿真输出文件。问：protel.ddb历史记录如和删
复：先删除至回收战，然后清空回收站。问：自动布线为什么会修改事先已布的线而且把它们认为没有布过重新布了而设置
我也正确了? 复：把先布的线锁定。应该就可以了。
问：布线后有的线在视觉上明显太差，PROTEL这样布线有他的道理吗（电气上）复：仅仅通过自动布线，任何一个布线器的结果都不会太美观。问：可以在焊盘属性中修改焊盘的X和Y的尺寸 复：可以。
问：protel99se后有没推出新的版本？
复：即将推出。该版本耗时2年多，无论在功能、规模上都与Protel99SE,有极大的
飞跃。
问：99se的3d功能能更增进些吗？好像只能从正面看！其外形能自己做吗？
复：3D图形可以用
Ctrl
+
上，下，左，右 键翻转一定的角度。不过用处不
大，显卡要好才行。
问：有没有设方孔的好办法？除了在机械层上画。复：可以，在Multi Layer上设置。问：一个问题
:填充时,假设布线规则中间距为20mil,但我有些器件要求100mil间距,怎样才能自
动填充? 复：可以在design-->rules-->clearance constraint里加 问：在protel中能否用orcad原理图
复：需要将orcad原理图生成protel支持的网表文件,再由protel打开即可.问：请问多层电路板是否可以用自动布线
复：可以的，跟双面板一样的，设置好就行了。
一、印刷线路元件布局结构设计讨论
一台性能优良的仪器，除选择高质量的元器件，合理的电路外，印刷线路板的
元件布局和电气连线方向的正确结构设计是决定仪器能否可靠工作的一个关键问题，对同一种元件和参数的电路，由于元件布局设计和电气连线方向的不同会产生不
同的结果，其结果可能存在很大的差异。因而，必须把如何正确设计印刷线路板元
件布局的结构和正确选择布线方向及整体仪器的工艺结构三方面联合起来考虑，合
理的工艺结构，既可消除因布线不当而产生的噪声干扰，同时便于生产中的安装、调试与检修等。
下面我们针对上述问题进行讨论，由于优良“结构”没有一个严格的“定义”
和“模式”，因而下面讨论，只起抛砖引玉的作用，仅供参考。每一种仪器的结构
必须根据具体要求（电气性能、整机结构安装及面板布局等要求），采取相应的结
构设计方案，并对几种可行设计方案进行比较和反复修改。印刷板电源、地总线的
布线结构选择----系统结构：模拟电路和数字电路在元件布局图的设计和布线方法
上有许多相同和不同之处。模拟电路中，由于放大器的存在，由布线产生的极小噪
声电压，都会引起输出信号的严重失真，在数字电路中，TTL噪声容限为0.4V～
0.6V,CMOS噪声容限为Vcc的0.3～0.45倍,故数字电路具有较强的抗干扰的能力。良
好的电源和地总线方式的合理选择是仪器可靠工作的重要保证，相当多的干扰源是
通过电源和地总线产生的，其中地线引起的噪声干扰最大。
二、印刷电路板图设计的基本原则要求
１．印刷电路板的设计，从确定板的尺寸大小开始，印刷电路板的尺寸因受机
箱外壳大小限制，以能恰好安放入外壳内为宜，其次，应考虑印刷电路板与外接元
器件（主要是电位器、插口或另外印刷电路板）的连接方式。印刷电路板与外接元
件一般是通过塑料导线或金属隔离线进行连接。但有时也设计成插座形式。即：在
设备内安装一个插入式印刷电路板要留出充当插口的接触位置。对于安装在印刷电
路板上的较大的元件，要加金属附件固定，以提高耐振、耐冲击性能。
２．布线图设计的基本方法
首先需要对所选用元件器及各种插座的规格、尺寸、面积等有完全的了解；对
各部件的位置安排作合理的、仔细的考虑，主要是从电磁场兼容性、抗干扰的角度，走线短，交叉少，电源，地的路径及去耦等方面考虑。各部件位置定出后，就是
各部件的连线，按照电路图连接有关引脚，完成的方法有多种，印刷线路图的设计
有计算机辅助设计与手工设计方法两种。
最原始的是手工排列布图。这比较费事，往往要反复几次，才能最后完成，这
在没有其它绘图设备时也可以，这种手工排列布图方法对刚学习印刷板图设计者来
说也是很有帮助的。计算机辅助制图，现在有多种绘图软件，功能各异，但总的说 来，绘制、修改较方便，并且可以存盘贮存和打印。
接着，确定印刷电路板所需的尺寸，并按原理图，将各个元器件位置初步确定
下来，然后经过不断调整使布局更加合理，印刷电路板中各元件之间的接线安排方
式如下：
（１）印刷电路中不允许有交叉电路，对于可能交叉的线条，可以用“钻”、“绕”两种办法解决。即，让某引线从别的电阻、电容、三极管脚下的空隙处“钻
”过去，或从可能交叉的某条引线的一端“绕”过去，在特殊情况下如何电路很复
杂，为简化设计也允许用导线跨接，解决交叉电路问题。
（２）电阻、二极管、管状电容器等元件有“立式”，“卧式”两种安装方式
。立式指的是元件体垂直于电路板安装、焊接，其优点是节省空间，卧式指的是元
件体平行并紧贴于电路板安装，焊接，其优点是元件安装的机械强度较好。这两种
不同的安装元件，印刷电路板上的元件孔距是不一样的。
（３）同一级电路的接地点应尽量靠近，并且本级电路的电源滤波电容也应接
在该级接地点上。特别是本级晶体管基极、发射极的接地点不能离得太远，否则因
两个接地点间的铜箔太长会引起干扰与自激，采用这样“一点接地法”的电路，工
作较稳定，不易自激。
（４）总地线必须严格按高频－中频－低频一级级地按弱电到强电的顺序排列
原则，切不可随便翻来复去乱接，级与级间宁肯可接线长点，也要遵守这一规定。
特别是变频头、再生头、调频头的接地线安排要求更为严格，如有不当就会产生自
激以致无法工作。调频头等高频电路常采用大面积包围式地线，以保证有良好的屏
蔽效果。
（５）强电流引线（公共地线，功放电源引线等）应尽可能宽些，以降低布线
电阻及其电压降，可减小寄生耦合而产生的自激。
（６）阻抗高的走线尽量短，阻抗低的走线可长一些，因为阻抗高的走线容易
发笛和吸收信号，引起电路不稳定。电源线、地线、无反馈元件的基极走线、发射
极引线等均属低阻抗走线，射极跟随器的基极走线、收录机两个声道的地线必须分
开，各自成一路，一直到功效末端再合起来，如两路地线连来连去，极易产生串音，使分离度下降。
三、印刷板图设计中应注意下列几点
１．布线方向：从焊接面看，元件的排列方位尽可能保持与原理图相一致，布
线方向最好与电路图走线方向相一致，因生产过程中通常需要在焊接面进行各种参
数的检测，故这样做便于生产中的检查，调试及检修（注：指在满足电路性能及整
机安装与面板布局要求的前提下）。
２．各元件排列，分布要合理和均匀，力求整齐，美观，结构严谨的工艺要求。
３．电阻，二极管的放置方式：分为平放与竖放两种：
（１）平放：当电路元件数量不多，而且电路板尺寸较大的情况下，一般是采
用平放较好；对于1/4W以下的电阻平放时,两个焊盘间的距离一般取4/10英寸，1/2W的电阻平放时,两焊盘的间距一般取5/10英寸；二极管平放时，1N400X系列整
流管,一般取3/10英寸;1N540X系列整流管,一般取4～5/10英寸。
（２）竖放：当电路元件数较多，而且电路板尺寸不大的情况下，一般是采用
竖放，竖放时两个焊盘的间距一般取1～2/10英寸。
４．电位器：IC座的放置原则
（１）电位器：在稳压器中用来调节输出电压，故设计电位器应满中顺时针调
节时输出电压升高，反时针调节器节时输出电压降低；在可调恒流充电器中电位器
用来调节充电电流折大小，设计电位器时应满中顺时针调节时，电流增大。电位器
安放位轩应当满中整机结构安装及面板布局的要求，因此应尽可能放轩在板的边缘，旋转柄朝外。
（２）IC座：设计印刷板图时，在使用IC座的场合下，一定要特别注意IC座上
定位槽放置的方位是否正确，并注意各个IC脚位是否正确，例如第1脚只能位于IC
座的右下角线或者左上角，而且紧靠定位槽（从焊接面看）。
５．进出接线端布置
（１）相关联的两引线端不要距离太大，一般为2～3/10英寸左右较合适。
（２）进出线端尽可能集中在1至2个侧面，不要太过离散。
６．设计布线图时要注意管脚排列顺序，元件脚间距要合理。
７．在保证电路性能要求的前提下，设计时应力求走线合理，少用外接跨线，并按一定顺充要求走线，力求直观，便于安装，高度和检修。
８．设计布线图时走线尽量少拐弯，力求线条简单明了。
９．布线条宽窄和线条间距要适中，电容器两焊盘间距应尽可能与电容引线脚 的间距相符；
１０．设计应按一定顺序方向进行，例如可以由左往右和由上而下的顺序进行
第五篇：最近学习经典小结autocad2011+ pads 9.0 logic and layout,最简单画图
1mil=0.0254mm 一般信号线线宽最小3mil=0.0762mm=安全间距，电源线宽6mil=0.1524mm =安全间距，（最小工艺0.05-0.07对已pcb生产商）
2.compnents 上锁，点击器件右键pro属性，glued
解锁，无模命令SS+器件part type 弹出属性取消glued 3.从top层切换到bottom层，F4
4.打开drc检查，无模命令DRP,。关闭DRO 5.DO 显示过孔 TOP 层到bottom层转换 F 4 7.测量-键盘Q，单击选中起始点，再选结束点。
8.PAD上面打过孔-关闭DRC（DRO）,画条gnd线到焊盘，add via即可。
9.导入.Asc网表，选中器件右键dispease器件，分散器件
10.画一些按键图或者简单的图，直接在eco模式下，add components，然后划线将始末端焊盘连接，点击vcc-gnd图标，rename net。
改变初始网络到其它已经命名的网络，将dro命令输入，直接从未命名焊盘F2走线到已命名端，交点处，左键点击结束，会出现rename netname，选择需要的网络即可。二．设计PCB走线
设计PCB，打开on line-DRC检查，进入ECO模式
ECO就是工程更改，为避免用户违规操作，你从LOGIC导过去的无件，网络，封装等信息，只能在PCB的模式下才能更改，操作方法如下：
1、点击ECO图标，软件进入ECO模式自动启动一个对话框，提醒你进行更改后的文件存放位置。以进行更改后的恢复操作。
2、进行网络、元件、管脚、元件位号删减，更改等操作。软件进行记录。
3、进行更改后的布线操作。
特别要注意的是你布线，布局等状态时最好留意一下不能在ECO模式下，因为有时候不小心鼠标一点有可能你的网络已经更改了但你没有留意到。
2.1 切记：Tool –options –global还是design选项卡中，将on line –DRC-Prevent选上 2.2 tool-ECO Option，进入ECO模式
2.3.走线-选中焊盘-右键select anything，选中焊盘，F2,走线，进入中打过孔 shift+单击左键，结束走线ctrl+左键。（pads走线从焊盘开始，从焊盘结束一般，半路ctrl+左键-通过设置右键end no via 或者wnd via来决定结束带不带过孔）
2.4 铺铜
点击图标copper pour，左键画框，右键complete，右键 width=0.1，Tools-pour manager width0.1，grid0.3，45度
2.5 去铜
去整个铜 显示 pour outline-PO命令，选中小线，shift加左键，去铜delete 部分去铜，右键delect anything，左键选中铺通的一条小线，shift加左击，delete
CAD 输出protel框图
1.多线段走线-L 直线，A 圆弧 2.合并PE+M+C+空格 空格
3.选择文件-右键select all，sc+空格，39.37+回车，保存DXF最低版本格式。4.pads导入DXF, SECELT ALL-PROPTIES-2Dline-board outline
实际上每次cad画的框图不是多段线封闭的，直接将cad导入到pads中，并不能将边框转化为board outline，因此手画pcb边框boardoutline
点击在drfting bar 下选择boardoutline，开始画，画圆弧前在圆弧开始处点击左鼠标一次，然后画到圆弧结束处，右键add arc，看到圆弧出现延至圆弧方向，在终止圆弧处点击鼠标左键，继续划线右键将add arc取消。
做封装库文件：打开pcb layout软件，工具栏tools-PCB DECAL Editor，进入编辑界面后，主菜单setup 下面pad stacks中设置焊盘属性，Drafting toolbar, terminal摆放一个焊盘，然后相同间距继续摆放-右键step and repeat~,选中两个需要对齐的焊盘，右键align对齐方式，右键swap将两个焊盘的编号互换。
ECO——Delete Connection——把那个焊盘的网络断开，然后Add Connection再接上新的网络
Cad 反折图形 爆炸处理，然后mi镜像
点击咨询 