作业与自我检测题（5）
数字电路部分
一、单项选择题
1、数字电路内部的电路三极管电路器件，一般处于（）工作状态，即数字开关状态，其输入、输出只有高、低两种电位。
A.截止或放大
B.导通或放大
C.截止或导通
2、一个二进制表达式为：(11010.11)2=1´24+1´23+0´22+1´21+0´20+1´2-1+
1´2-2，其中24项称为（）。
A.基数
B.权
C.系数
3．异或运算表达式为:
F=AÅB
=（）。
A.A·B+A·B
B.A·B+A·B
C.A·B+A·B
4.描述逻辑功能的方法是：
（）。
2.A.可由用真值表、逻辑图、表达式三种方法中的任何一种
B.只能用真值表、逻辑图两种方法中的任何一种
C.只能用逻辑图、表达式两种方法中的任何一种
5.对于TTL门电路，（）。
3.A.输出为高电位时，带负载的能力强。
B.输出为低电位时，带负载的能力强。
C.输出为高电位、低电位时，带负载的能力相同。
6.基本RS触发器，其动作要点是：（）。
4.A.“1看S”、“1看R”
B.“1看S”、“0看R”
C.“0看S”、“1看R”
7.D触发器功能：（）。
5.A.具有置位、复位、保持和翻转四种功能
B.只具有置位、复位、保持三种功能
C.只具有置位、复位两种功能
8.555定时器电路在应用中，当输出为高电位时：其7脚处于（）工作状态。
6.A.开路
B.短路
C.开路或短路
二、简答题
1.逻辑代数中，应用反演律将一个原函数变为其反函数，需进行哪些“互换”？
2.对于或门、或非门，它们的多余输入端应当如何处理？对于与门、与非门，它们的多余输入端又应当如何处理？对于CMOS电路多余输入端是否不允许悬空？
3.组合逻辑电路的逻辑功能和电路结构的特点是什么？
4.对组合逻辑电路的分析步骤是什么？
5.结合图1电路图，简述其执行置位功能的过程。
图1
6.主从型JK触发器，在CP上升沿的作用下，其动作有何特点？
7.边沿型JK触发器，在CP脉冲信号的作用下，其动作有何特点？（分为负边沿、正边沿两种情形）
8.写出JK触发器的特性方程，并确定下述几种情形下的输出次态（Qn＋1）、说明触发器所对应的功能。
当J=1时，若Qn=0时，当K=1时，若Qn=1时，当J=0、K=0时，初态为Qn时，当J=1、K=1时，初态为Qn时，三、综合题
1.一个三位二进制数码由高位至低位分别送至电路的三个输入端，要求三
位数码中有奇数个1时，电路输出为1，否则为0。试画出逻辑图。
2.根据下图所示波形，利用与非门画出实现其逻辑功能的逻辑图。
A
t
B
t
C
t
F
t
3.对下图组合逻辑电路进行分析，写出逻辑函数FI、F2、F3、的表达式，并指出其逻辑功能。
4.8线－3线优先编码器74148逻辑框图、功能表如下图所示，分析其逻辑功能
逻辑图
功能表
（1）
其输入、输出的有效电位是什么？
（2）
若以L表示低电位，H表示高电位，x表示高电位或者低电位，则当输入为01234567=xxxxxxL时，输出为A2A1A0为何值？相当于什么十进制数？
（3）
输出为A2A1A0=LLH=110＝(6)10，相当于十进制数6时，当输入01234567为何值？
5.由中规模计数器74161构成的计数电路如下图所示。设计数器的初态为0，即QDQCQBQA=0000，（1）绘出其计数状态图，（2）分析其计数长度是多少？
6.下图为二进制加法计数器74161构成的计数电路，构成八进制计数电路。（1）设计数器的初态为0，即QDQCQBQA=0000，绘出其计数状态图（2）完成电路的正确连接。
作业与自我检测题（5）参考答案
一、单项选择题
1.C，2.B，3.C，4.A，5.B，6.C，7.C，8.A，二、简答题
1、答：三种互换：与运算（·）和或运算（+）互换、逻辑常量1与0互换、原变量与反变量互换（对偶规则进行两种互换，不需原、反变量互换）。
2、答：对于或门、或非门电路，它们的多余输入端应当接低电位；与门、与非门，多余输入端应当接高电位。（对于TTL电路输入端悬空相当于高电位）CMOS电路输入端不允许悬空。
3、答：组合逻辑电路的特点是：从逻辑功能上看：输出只与当时输入的逻辑值有关，而与该时刻之前的输入及电路状态均无关，或称其没有记忆功能。从电路结构上看，构成组合逻辑电路的各门电路之间没有反馈环路。
4、答：在逻辑图中，对每个门的输出端加以标注；写出每个门输出的逻辑函数表达式；将每个门输出的逻辑函数表达式进行迭代，并进行必要的化简；最后写出真值表，并说明该电路的用途。
5、答：置位又称为置1，其过程如下：
置位功能：当S=0、R=1时，置位端为有效低电位，使与非门U1输出高电位，实现置位功能，即Q=1。此时，与非门U2的两输入为R=1、Q=1，使输出Q=0。满足两输出为互补条件。
6、答：主从型触发器，又称为电位触发型方式，其动作特点是：时钟CP上升沿到来前一刻瞬间，J、K接收输入信号，并要求在CP=1期间，输入状态保持稳定。时钟下降沿到来后产生输出。
7、答：负边沿型（下降沿触发型）：CP下降沿到来的前一刻瞬间，J、K接收输入；CP下降沿到来后产生输出。正边沿型（上升沿触发型）：CP上升沿到来前一刻瞬间，J、K接收输入；CP上升沿到来后产生输出。
8、答：JK触发器的特性方程是：
Qn＋1=JQn
+KQn
当J=1时，若Qn=0，则Qn＋1；实现置位功能；（JQn
+KQn=1+0=1）
当K=1时，若Qn=1，则Qn＋1=
=0；实现复位功能；
当J=0、K=0时，则Qn＋1=Qn；实现保持功能；
当J=1、K=1时，则Qn＋1=Qn；实现翻转功能。
三、综合题
1、解：（1）根据提出的逻辑功能要求，列出真值表如下表。
A
B
C
F
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
（2）根据真值表列写出函数表达式
F=
=
上式中
===
所以
F=
=B⊕A⊕C
（4）
画逻辑图
由表达式可画出逻辑图如下图所示，它由两个异或门构成。
A
=1
=1
F
B
C2、解
采用正逻辑，高电平为逻辑“1”，低电平为逻辑“0”。根据波形列出真值表下表
A
B
C
F
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
03、解
F1=A.B
F2=A.B
F3=AB+AB
其逻辑功能是实现两个一位二进制数的比较功能。
4、（1）答：根据功能表得知，其输入、输出均以低电位为有效电位。
（2）答：01234567=xxxxxxL=0000001；输出A2A1A0=LLL=111＝(7)10，相
当于十进制数7。
（3）答：A2A1A0=LLH=110＝(6)10，相当于十进制数6时，输入为01234567=xxxxxLH=0000010。7脚为无效高电位，反映出优先编码器功能。
5、设计数器的初态为0，即QDQCQBQA=0000，绘出其计数状态图如下
0000->0001->0010->0011->0100->0101->0110->0111->1000->1001->1010->1011->
由于计数器的循环计数状态共有7个，即计数长度为7，是一个七进制加法计数器。
6、解：
设计数器的初态为0，即QDQCQBQA=0000，绘出其计数状态图如下。
000->0001->0010->0011->0100->0101->0110->0111->1000->1001->1010->1011->
正确的电路图，见下图所示。
点击咨询