数电课程设计5则范文

第一篇：数电课程设计

目录

一.设计要求„„„„„„„„„„„„„„„„„„„„„„ 二.设计思想„„„„„„„„„„„„„„„„„„„„„„ 三.详细设计„„„„„„„„„„„„„„„„„„„„„„

1.信号源„„„„„„„„„„„„„„„„„„„„„（1）模10计数器„„„„„„„„„„„„„„„„„（2）脉冲分频选择电路„„„„„„„„„„„„„„„

2.计时电路„„„„„„„„„„„„„„„„„„„„„（1）模60计数器„„„„„„„„„„„„„„„„„

（2）模24计数器„„„„„„„„„„„„„„„„„（3）时钟运行示意图„„„„„„„„„„„„„„„„

3.显示电路„„„„„„„„„„„„„„„„„„„„„（1）模6计数器„„„„„„„„„„„„„„„„„„（2）选择显示模块„„„„„„„„„„„„„„„„„ 4.按键控制部分„„„„„„„„„„„„„„„„„„„ 5.蜂鸣器部分„„„„„„„„„„„„„„„„„„„„„ 四.实验碰到的问题„„„„„„„„„„„„„„„„„„„ 五.实验心得„„„„„„„„„„„„„„„„„„„„„„ 六.使用说明„„„„„„„„„„„„„„„„„„„„„„ 七.附录总图„„„„„„„„„„„„„„„„„„„„„„

数电课程设计——简易数字钟

数字钟是一种用数字电路技术实现分、时、秒计时的装置，与机械式时钟相比既有更高的准确度和直观性，因为没有机械装置，所以有更长的使用寿命，因此得到了广泛的使用。数字钟是一种典型的数字电路，包括了组合逻辑电路和时序电路。

一． 设计要求

1． 具有整点报时和校时功能

2． 以6位LED数码管显示时，分，秒。

3． 整点报时采用蜂鸣器实现。每当整点前控制蜂鸣器以低频鸣想4次，响一秒，停一秒，直到整点前一秒以高频响一秒，整点时结束。

4． 采用两个按键分别控制“校时”或“校分”。按下“校时”键时，时显示以0—23循环变化；按下“校分”键时，分显示值以0—59循环变化，但显示值不能变化。

二． 设计思想

LP—2900的基准时钟频率为10MHz，通过7个10分频计数器可以得到1Hz的频率。秒和分为60进制计数器，时为24进制计数器。显示管的6个数字依次是时十位，时个位，分十位，分个位，秒十位，秒个位。每一位用8421二进制表示，如此，一共用24条输出来控制数码管的显示。这样，基本的时钟就确定了。

由于LP—2900外部设置了3-8译码器控制显示器的共阴极，3-8译码器的输出端一次只能输出一位，因此无法同时控制6个显像管。但是当扫描频率提高到每个显示器每秒的导通次数多于50次，由于人眼的视觉暂留效应，就不会感到显示器的闪烁。因此只要采用计数器产生二进制计数信号在高频率脉冲的控制下，3-8译码器就能实现动态扫描。

校分时功能由防抖开关，数据选择器，逻辑门组成，原理是当按下SW键时系统进入校时或校分状态，秒，分，时的进位被断开，脉冲输入按键有效，此时可人为控制脉冲的输入，并且不会再有进位。当SW键断开后，数据选择器重新选择进位信号为输出，各个部分的进位重新有效而脉冲输入按键失效。

蜂鸣器部分由2分频和数据选择器组成，当满足59分51，53，55，57秒时选择500Hz信号给蜂鸣器，当59分59秒时选择1KHz给蜂鸣器。在其他时间段，数据选择器的输出都是0，蜂鸣器不工作。

三.详细设计

1.信号源：

(1)基础10分频电路：

LP—2900自带基准时钟频率为10Mhz，而秒的频率为1Hz，因此只要通过7个10分频计数器就能得到秒的频率。同时，10Mhz至1Hz的其他频率也做成输出，以备他用。

10分频计数器：（图1）

原理：采用7490作为制作10分频模块的原件。7490是二—五—十进制计数器，内含一个二进制计数器和一个异步五进制计数器输出，因此级联后可实现十进制计数器。QA为二进制计数器的输出，QB~QD为五进制计数器输出，如图1，五进制最高端QD连上CLKA，输入脉冲连的也是五进制的时钟端，那么当QD为1时，二进制计数器得到一个脉冲。QD只有在QD，QC，QB分别等于1，0，1时才等于1，所以每5个脉冲使CLKA得到一个脉冲，也就是说CLKA得得到一个进位，计数为5.而QA作为二进制计数器能记2个数，所以总共可以计数为10.因此一个十进制的计数器就完成了。如图1.在信号源中封装成一元件的十分频模块：

图2

（2）脉冲分频选择电路：

在数字系统中，通常至少有一个基准脉冲信号发生电路，其他频率的脉冲信号可以通过基准信号分频获得。级联7个模10分频器就可以分别得到10MHz,1MHz,100KHz,10KHz,1kHz,100Hz,10Hz和1Hz共8个频率的信号。10MHz的频率在第七级元件处实现1Hz的输出。（如图3）

信号源原件图3

信号源封装成模块如下图：

2.计时电路

（1）模60计数器

模60计数器由2个74161组成（如图）。74161是4位二进制计数器，模为16，异步复位端CLRN，同步置位端LDN，当置位端有效时，把DCBA输入从QD，QC，QB，QA处输出。CO为进位输出。考虑到分别显示的问题，让其中一个作为十位，一个作为个位。

图4

上片是低位，下片是高位。当QD，QC，QB，QB满足1001时，与非门提供置位信号给低片，低片置位0000，共计数为10.同时，这个置位信号作为输入信号进入高位片，高位获得一个脉冲计数加一。当高位片计数到0101时，输出一个置位信号到高片LDN，高片置位0000，共计数为6.低片高片级联总共计数60（0~59）.这时把第60个数（59）的2个进位信号通过“与”的关系输出，则可以作为整个模60计数器的进位输出。（如图4）

模60计数器封装成模块如下图：

（2）模24计数器

图5

模24计数器由2个74160组成（如图）。74160也是4位二进制计数器，模为10，异步复位端CLRN，同步置位端LDN，当置位端有效时，把DCBA输入从QD，QC，QB，QA处输出。CO为进位输出。考虑到分别显示的问题，让其中一个作为十位，一个作为个位。其实用74161也能达到同样效果，与74161唯一的不同就是74160的模是10且是8421二进制。

上片是低位，下片是高位。当QD，QC，QB，QB满足1001时，与非门提供置位信号给低片，低片置位0000，共计数为10.同时，这个置位信号作为输入信号进入高位片，高位获得一个脉冲计数加一。当高位片计数到0010时，输出一个置位信号到高片LDN，高片置位0000，共计数为2.再把高片的0200与低片的0100的输出信号通过与非门传送到低电平异步复位端，目的是使计数器在跳到24的瞬间复位。低片高片级联总共计数24（0~23）。（如图5）

模24计数器封装成模块如下图：

（3）时钟运行示意图

D23,d22,d21,d20表示小时的十位

D19,d18,d17,d16表示小时的个位

D15,d14,d13,d12表示分钟的十位

D11,d10,d9,d8表示分钟的个位

D7,d6,d5,d4表示秒的十位

D3,d2,d1,d0表示秒的个位

图6

3.显示电路

动态扫描显示电路的显示器由相同的段信号控制，公共端有效的显示器将显示相同的字符。图7中的3-8译码器74138将输出顺序的脉冲扫描控制6哥共阴显示器公共端C1~C6，每路脉冲信号的周期为6个时钟周期，只有一个时钟周期为低电平，且低电平时间依次错开。即：各个显示器的因极端分时轮流选通，任意瞬时只有一个显示器的公共端为有效低电平，所以虽然所有显示器的阳极端对应共接，但FPGA输出段信号只能使当前阴极为低点频的那个显示器显示字符，其他的显示器由于高电平而处在灭显状态。所以要使各显示器显示不同的内容，必须使他们的公共段轮流有效。在高频率脉冲下利用人眼的视觉暂留效应看起来就是共同显示了。那么总共有6个显像管，因此端口DE3,DE2,DE1只要6个循环输出就能完成。

图7

（1）模6计数器

图8

模6计数器由1个74161组成（如图8）。

当QD，QC，QB，QB满足0101时，与非门提供置位信号，在下一个脉冲信号来时QD，QC，QB，QB被置位0000，共计数为6.模6计数器封装成模块如下图：

（2）选择显示模块

图9

显示选择模块由4个74151组成（如图9）。74151是8位选1数据选择器，输入端C，B，A控制输出给定数据D7~D0.图中各个输入端的接口代表意义如图6所示。

因为显像管由7448译码器控制（如图10），而7448译码器有4个输入端一次接受一个四位8421二进制码。所以安排四个数据选择器。Yd,yc,yb,ya分别连7448的D，C，B，A口。当DE3,DE2,DE1是000时，显像管第一个工作，显示的是小时的十位。小时的十位应该是d23, d22, d21,d20.这4个数分别来自四个数据选择器的D0端口。

当DE3,DE2,DE1是001时，显像管第二个工作，显示的是小时的个位。小时的个位应该是d19, d18, d17,d16.这4个数分别来自四个数据选择器的D1端口。

当DE3,DE2,DE1是010时，显像管第三个工作，显示的是分钟的十位。分钟的十位应该是d15, d14, d13,d12.这4个数分别来自四个数据选择器的D2端口。

当DE3,DE2,DE1是011时，显像管第四个工作，显示的是分钟的个位。分钟的个位应该是d11, d10, d9,d8.这4个数分别来自四个数据选择器的D3端口。

当DE3,DE2,DE1是100时，显像管第五个工作，显示的是秒钟的十位。秒钟的十位应该是d7, d6, d5,d4.这4个数分别来自四个数据选择器的D4端口。

当DE3,DE2,DE1是101时，显像管第六个工作，显示的是秒钟的个位。秒钟的个位应该是d3, d2, d1,d0.这4个数分别来自四个数据选择器的D5端口。

可见，当模六计数器的输出和DE3,DE2,DE1及4个数据选择器的C，B，A连接时，模6计数器每得到一个脉冲，显像管一次点亮并显示这一位的数值。当模6计数器的脉冲频率为1KHz时，人眼分辨不出显像管的闪烁。数字时钟的时钟部分就完成了。

图10

4.按键控制部分

图11

按键控制部分由D触发器和双四选一数据选择器74153组成。实际上只要用一个四选一数据选择器即可。当B、A=00时，选出1C0；当B、A=01时，选出1C1；当B、A=10时，选出1C2；当B、A=11时，选出1C3。1C0与1C1为所断开部分本来要有的进位，1C2=0，1C3为高电平。如此：

当SW按下时，A=1，当按下PS时，B=1，选通1C3，输出一个脉冲，认为添加一个脉冲，达到修改时间的目的。

由于PS按钮默认为弹起状态，因此默认是0.所以SW未被按下时，输出的是本来该有的脉冲，并且即使按下PS，BA=10输出的是低电平，输出的0并不会引起下一级的计数器跳变。这样SW就成了校对允许使能开关。

D触发器的作用是消除毛刺，不然按下PS键，进入下一级计数器的信号是不可预知的。

按键控制模块封装成模块如下图：

图12

5.蜂鸣器部分

图13

蜂鸣器部分由一个74161和一个74153组成（如图13）。上半部分的输入依次为下表的含义。Min_h, min_g, min_f,min_e表示输入分钟的十位。Min_d, min_c, min_b, min_a表示输入分钟的个位。Sec_h, sec_g, sec_f, sec_e表示输入秒的十位。Sec_d, sec_c, sec_b, sec_a表示输入秒的个位。

74161的部分是一个2分频计数器，使输入的频率除半。按照要求必须是59分的51，53，55，57，59秒有响声，而59秒的响声频率更高，其他的时间却不能响。74153的作用是选通信号，决定蜂鸣器什么时候工作。如果把2个四输入与门叫做T1，T2，与非门称作T3。则：

当T1和T2在59的时候各自为1，此时T3为0，所以B=0，A=1，选通1C1为1KHz。这就是59分59秒频率高的一次。

当T1为59，T2输入为51，53，55，57时，B为0.A也是0，此时选通1C0，500Hz。

当T1，T2在以上讨论的范围外，T3为1，即B=1，此时不管BA=10或11选通1C2或1C3，74153接地，输出低电平，蜂鸣器不响。

蜂鸣器模块封装成模块如下图：

图14

四。实验碰到的问题

做这个课程设计的时候，烦了很多愚蠢的问题，但是在没被点穿的情况下还真实自己发现不了。

问题1：

最开始显示的时间是倒着的。比如应该显示15时34分27秒，15 34 27时，但是输出的却是72 43 51.错误的原因是扫描显示的第一个脉冲是DE3,DE2,DE1=000.选择的是每一个的数据选择器的D0脚的数据。所以应该把小时的数字的二进制码显示在第一第二个显示器上。而我的错误在于把秒放在了最先显示的显示器上。

问题2：

模60计数器在59进到00时有衔接问题。比如说3 58到3 59时我的错误过程是3 58→4 59→4 00.即：高位的进位早于进位的跳变。错误的原因在于模60计数器的输出进位时，上边沿与下边沿的问题。因为我一开始在进位的与非门是用与门的。由于模60计数器的cp端是上边沿的，所以如此以来在跳到59的瞬间，下一级就进位了。当换成与非门后，在59后不是59的时候进位，只有60（00）那一瞬进位，所以正确了。

问题3： 按键控制模块中，校对允许开关在开启后关闭的时刻会加一。例如在3时34分的时候让他变成45分，再按下校对允许开关关闭校对时会变成3时46分。时校对也有这个问题。错误在于对SW开关也要加D触发器防止毛刺。虽然SW按键没有PS按键的毛刺现象严重，但还是有的。加了D触发器就没问题了。

问题4：

引脚分配有一个bug。比如有个引脚记作A，另一个记作a。在分配引脚的时候不会有错误，但是执行的时侯会出错。一个引脚会失效。解决方法就是换个名字啦。

问题5：

一开始设计蜂鸣器的时候一点想法都没有，唯一确定的就是一定会用上门电路仅此而已。最初稿专门为在59分59秒的那一刻高频率响声设计了一套门电路。既要在59分的时候连线出来，又要在1，53，55，57秒连线出来接与门，还要在59分，59秒的时候练出来接一个高1KHz的脉冲，满屏幕的都是线。最终那个蜂鸣器还不想，郁闷了很久。和同学讨论后，在59秒的9这里连线出来通过数据选择器可以巧妙的让59秒的那一刻发出高频率鸣叫。这样可以减少一般的逻辑门。

五。实验心得：

本次的课程设计还是蛮挑战思维的，在制作的过程中暴露了我一系列的逻辑错误。但是在实验的过程中发现的错误真的比书面作业印象深刻，我觉得这次犯下的错误貌似没有再犯的可能了。

一开始做课设的时候，除了计数器是可以立刻用到上课学的内容其他的一点想法都没有，选择器，译码器貌似指停留在了做题的阶段，如何运用完全没有想法。但是随着进度的加快，思维越来越敏捷，而且一开始犯下的错误也越来越快速的发现错误以及得出解决方法。

这次课程设计给我印象最深的就是解决毛刺现象。在书中写：数字电路中常将毛刺定义为采样间越过逻辑门限一次以上的任何跳变，主要是指电路输出波形中含有时间很短有规律或没有规律的脉冲而又对设计没有用处或产生其他影响，一般都要考虑去除毛刺。但是具体的事例看起来又那么费劲，毛刺现象出现仅为几纳秒，感觉那么遥远，那么难以捕捉，但是这次让我着实体会了一遍。在制作按键控制模块的时候，当时只用了一个D触发器，我因为粗心把应该连PS按键的D触发器连在了SW校对允许开关上。当我实际操作的时候，每次数值跳动的变化相当大，而且不是有规律的递增或者是递减。比如：显示为12分的时候按下分校对PS按键，会一下子变成33分，再按一下又变成了24分，再按下变成45分。老实说虽然当时对自己的设计没啥信心，但是也不至于跳变成这个样子嘛。好歹必须是递增的啊？于是我仔细查看我的数据选择器，没有发现错误，仔细查看了模60计数器，没有错误。最后终于发现了连错D触发器这个问题。我第一次对毛刺有了那么刻骨铭心的认识：毛刺现象虽然短，反应还真大咧。把D触发器连上后，立刻就没问题了。

我搜索了一下，解决毛刺现象的方法有采用格雷码计数器取代普通的二进制计数器，或者利用D触发器的D输入端对毛刺不敏感等等解决方法。换做以前，连毛刺的概念都无法深刻理解的我，当然别提记住这些解决方法，但是现在深有体会后，解决方法竟然过目不忘。顺便还解决了我心中悬浮很久的一盒疑问：“根据D输入端对毛刺不敏感这个特性，我们应当在系统中尽可能采用同步电路，这是因为同步电路信号的变化都发生在时钟沿，只要毛刺不出现在时钟的沿口并且不满足数据的建立和保持时间，就不会对系统造成危害。”怪不得书中那么多例子都是用上边沿的呢。

在制作的后期，我曾试图再加一个秒校对模块。只是一时兴起，离下课之际随便连了一下没仿真就下载了。遗憾的是当时没有意识到FPGA只提供了两个上边沿的触发按钮，而再要用触发按钮的就是下边沿了，这样校对模块的内部必须重新设计，内部的数据选择器的数据位置得调下。后来就不了了之了。

这次的设计唯一的遗憾就是时间太短了，其实我对附加题的秒表部分，闹钟部分，甚至还想好了倒计时部分的制作方法。但是如果一一实践和调试的话报告就没时间做了。整个设计从头到尾一个人埋头苦干，做完了真是很有成就感。

六。使用说明

1.下载到系统上，时钟自动已运行。

2.按下SW1，分校对启动，按PS3可对分加一。设置完毕，再按下SW1.3.按下SW2，时校对启动，按PS4可对时加一。设置完毕，再按下SW2.七。附录完整电路图： 图15 七：参考文献：

1.《基于FPGA的数字电路系统设计》崔葛瑾主编。2.《数字电路及系统设计》赵曙光刘玉英崔葛瑾编著。

第二篇：数电课程设计

题目：光控计数器

学院：核工程技术学院

专业：核技术

学号：09026103

姓名:史镇玮

作者（签名）：

完成日期：2011年6月日 【课题名称】 光控计数器 【内容摘要】

利用光线的通断来统计数目的光控计数器。其主要系统组成为：光电转换模块、整形模块、时序控制模块、计数译码模块和显示模块，通过对光电的转换，由时序逻辑电路控制，达到自动计数的功能。【设计内容及要求】

本设计主要是利用光线的通断来统计计数。要求设计两路光控电路，根据光控电路产生触发脉冲的先后顺序，来判断计数器进行加或减计数，要求计数器的最大计数容量为99，用数码管显示数字，并设置手动复位。【设计原理】 1工作原理

首先由光控电路将接收的光信号转换为电信号，经由555定时器组成的施密特触发器整形和555定时器组成的单稳态触发器触发脉冲，输出计数脉冲信号。再通过计数器和译码器，在数码显示管上显示数目的增加或减少，实现自动计数的功能。2.整个系统组成

整个系统由五个部分组成：光控电路、触发脉冲、加减计数、显示译码和数码显示，其工作原理框图如下：

3.电路图（见附录）【单元电路设计及原理】 1.光电转换电路

光电转换电路用于将光信号转换为系统所需的电信号。由于需要进行数目的加和减的运算，此部分需要两个相同的光控电路。每个电路的组成为：一个施密特触发器和单稳态触发器。

当光敏电阻处于光照时，电阻阻值较低，单稳态输出低电平。当遮住第一光敏电阻光时，电阻升高，单稳态触发器输出高，进入暂稳态，维持1.1s 施密特触发器：

一个555定时器芯片、R1、RG（光敏电阻），当RG有光照时，电阻下降。随之，TH端电压下降，输出端3口输出高电平。反之，RG弱光时，电阻升高，TH端电压升高，3输出低电平。单稳态触发器：

用555芯片构成单稳触发器，每次触发产生一个1s左右的方波脉冲。当从施密特触发器3输出，单稳态触发器2（TR）输入高电平，3端立刻输出低电平。随之，当2输入低电平，3随即输出高电平。然而，当2马上输入高电平时，3输出将维持一段时间，进入暂稳态。

维持时间：Tw=RC ln3 = 1.1s

2、时序控制电路

时序控制电路在本课题中主要用于判断计数的增加或是减少，在此选用了一个双D触发器74LS74、74LS00芯片来实现。74LS74双D触发器，用于和其它芯片一起构成时序逻辑电路。由于74LS74是上升边沿触发的边沿D触发器，电路结构是维特—阻塞型的，所以又称维特—阻塞触发器。它要求控制端D的信号应超前CP脉冲上升边沿2Tpd1时间建立，并要求在CP脉冲触发边沿到来后继续维持1Tpd1时间（此处的Tpd1是TTL门的平均传输延迟时间）

当上端3输出由低到高的电平，高电平维持1.1s，在其维持的时间段中，给下端3输入一由低到高的电平，给D触发器CP一上升沿。这是，D触发器工作 Q′=D′=0，同时两与非门的输出由低到高变化，给了下一模块一上升沿。

3、计数和译码和显示部分

计数部分由两片74LS191异步级联而成。译码部分是由两片74LS47来完成，显示部分是由两个共阴极LED数码显示管。用于接收计数脉冲信号并将其转化成单独的信号输出并显示。74LS191 74LS191是集成4位同步二进制加减计数器，可执行十六进制加减法计数及异步置数功能。可通过外电路连接构成其他进制的计数器，本课题连接成十进制计数器。

当14(CP)来上升沿时，191(1)开始计数，分为两种情况，U′/D输入为0，则进行加法计数，U′/D输入为1时，进行减法计数。

同时，2和7接与非门，输出端接置数端LD′和191(2)CP，191(1)的2和7输出1时，(2)CP为0，下一状态为1，上升沿到，进位计数。74LS47和数码管 两个译码器和两个数码管来完成，用于接收计数脉冲信号并将其转化成单独的信号输出并显示。当47译码器3端接地，数码管全部显示。【参数计数及器件选择】

1.测量光敏电阻在无光和有光时电阻。第一个，有光，Rg=5.34KΩ，无光时，Rg=29.8KΩ。第二个，有光，Rg=6.1KΩ，无光时，Rg=34.5KΩ。根据1/3Rg(无光)≤R1≤2/3Rg(有光)，选择R1=R3=10KΩ

2.对数码管检测。将数码显示管的的3端接地，用高电平依次接到除8以外的其他端，发现无任何显示。说明使用的是共阳极数码显示管，应在3脚或8脚加电源（中间接限流电阻）。经再次测试，数码管显示正常。【组装与调试】

整个电路分为三个模块进行组装调试，分析。

1、施密特触发器与单稳态触发器的调试

按图接好电路，R1选择10KΩ，接通电源，将3端接到发光二极管。这时，二极管正常发光。当对光敏电阻进行遮光处理，二极管为暗。第二个触发器的调试，同上述操作，R3为10KΩ。

当施密特触发器正常工作时，在检测单稳态触发器。此时二极管接到3端，二极管为暗。当对光敏电阻进行遮光处理，二极管正常发光，照光后，持续1.1s。表示单稳态触发器调试良好。第二块单稳态触发器，同上述操作。

2、双D触发器与与非门测试

D触发器的1、4端输入高电平信号，检测Q`=D`。与非门按有“0必出1，11为零”的原则检测。检测完成后，将其接入电路。

3、计数和译码和显示部分

按图连好电路，将第一片191芯片14端输入单脉冲，观察数码管显示结果，当5端输入高电平时为减法，5端输入低电平时为加法，数码管正常计数，说明电路正常。调试完成后，按图将其接入总电路。【报错分析】

1、计数部分调试时，发现只有第一个数码管计数，而第二个数码管停止不计。经检测，第二个74LS191芯片没有脉冲输入。由此判断，与非门74LS00芯片，出现问题。更换后，计数正常。

2.电路连接完成后，只能做减法而不做加法。经调试，发现74LS74芯片出现问题。更换后，计数正常。

3.更换74LS74后，发现计数紊乱。与电路图对照后，发现，没有将74LS74的1、4端接到高电平。【实验结果】

整个模块进行调试，对第一模块RG遮光，马上对第二个RG遮光处理，数码显示管按预期的进行1次加法运算。但对第二块RG遮光，马上对第一块RG遮光，则进行2次减法运算。【应用及评估】

现今人们在生活、学习和工作中，经常需要对某种物品进行数量统计。如进出房间的人数统计。常规的机械计数和人工计数不仅麻烦，而且极为浪费时间和资源。在学习了脉冲数字电路的基础上，本课题所设计的一种利用光线的通断来统计数目的光控计数器，用一种较为简单的设计解决了这一现实问题。而且此产品简单方便，非常易于用于实际生活中,有教高的实用价值。【所需元器件】

试验箱（含面包板）

1块 555定时器4片 74LS74

1片 74LS00

1片 74LS1912片 74LS47 2片 数码管

2个 电阻：10K欧姆4个 1K欧姆 2个 电容：100µF 2个 0.01µF 4个 【心得体会】

经过两天的实验，使得在课堂上学习的知识得到巩固，同时增加了对电路的分析，连接，调试，错误分析等能力，思维得到了进一步的升华。1）做课程设计同时也是对课本知识的巩固和加强，由于课本上的知识太多，平时课间的学习并不能很好的理解和运用各个元件的功能，在这次课程设计过程中，我们了解了很多元件的功能，并且对于其在电路中的使用有了更多的认识。

2）通过动手实践让我们对各个元件映象深刻。认识来源于实践，实践是认识的动力和最终目的，实践是检验真理的唯一标准。

3）调试过程是痛苦的，调试电路是需要非常强的理论作为基础的，但也是最能提升能力的部分，只有通过亲自调试电路，发现电路存在的问题，思考产生的原因，并想办法解决问题，才能加深对自己设计电路的认识。4）此次课程设计，学到了很多课内学不到的东西，比如独立思考解决问题，出现差错的随机应变，能静下心来，不烦躁去解决问题等都受益非浅。在整个课程设计当中，深刻体会到设计一个电路的难度。虽然已经有设计总电路图，但实验过程中并不是一帆风顺的，期间遇到过好多问题。但最终通过自己的能力得以解决。当看到自己的成果时，发现其实课程设计是很有意思的。我们需要认真的去体会实验给我们带来的乐趣。总之，此次课程设计实验，使我受益匪浅。【参考文献】

1.阎石.《数字电子技术基础》.高等教育出版社.2.管小明.《数字电子技术基础实验与课程设计》.电子与机械工程学院机电基础教学部

附录

附：光控计数器电路总图

第三篇：数电课程设计

数电课程设计(序列检测器)

课程设计题目：设计一个10010的序列检测器。

设计思路如下：

状态图

INIT=0，A1=1，A2=10，A3=100，A4=1001，A5=10010.图中，沿红线状态从INIT变到A5，即输入为正确的序列10010，黑线为每次输入错误时的状态转移。

状态转移表

设计程序如下

module xljcq(clk,A,unclk);input clk,A;output unclk;reg unclk;reg [4:0] Sreg,Snext;parameter INIT=1'b0，A1=1'b1;parameter [1:0] A2=2'b10;parameter [2:0] A3=3'b100;parameter [3:0] A4=4'b1001;parameter [4:0] A5=5'b10010;always @(posedge clk)

Sreg<=Snext;always @(A,Sreg)begin

case(Sreg)

INIT: if(A==0)Snext=INIT;

else

Snext=A1;

A1:

if(A==0)Snext=A2;

else

Snext=A1;

A2:

if(A==0)Snext=A3;

else

Snext=A1;

A3:

if(A==0)Snext=INIT;

else

Snext=A4;

A4:

if(A==0)Snext=A5;

else

Snext=A1;

A5:

if(A==0)Snext=A3;

else

Snext=A1;

default Snext=INIT;

endcase end always @(Sreg)

case(Sreg)

INIT,A1,A2,A3,A4: unclk=0;

A5: unclk=1;

default unclk=0;

endcase endmodule

程序功能仿真图：

Figure1

从figure1中可以看出在连续的6个clk的posedge, 输入A为10010，所以在第六个clk的posedge，输出unclk由0变为1。

Figure2

Figure2是紧接figure1的功能仿真时序图，在此时序中，六个clk 的posedge输入A为101010，和设计的要求一样，unclk一直都为0.

第四篇：数电课程设计

数字电子技术课程设计报告

题目：自动浇花系统

班级：

目录

一、设计任务要求———————1

二、方案设计与论证——————2 三、四、五、六、七、各单元电路设计与分析————————————————3 总体电路原理图及元器件清单—————————————7 电路仿真及仿真结果分析———————————————7 作品照片——————————8 结论与心得体会———————10

自动浇花系统一、设计任务要求：

1.要求实现至少两种不同的浇灌模式（区别可以体现在浇灌频率、水量以及时段等方面）；

2.可以通过按键实现不同模式间进行切换的功能； 3.通过使用流水灯转换的快慢模拟浇灌时期水量的大小； 4.显示当前浇花区间内浇灌的次数；

二、方案设计与论证：

输入两位十进制数设置浇花时间间隔，输入一位2进制数表示水量模式选择。用流水灯模拟浇花过程，用LED显示浇花次数。可通过计数器计算时间，与用户输入的时间间隔数字比较，如果相等，则通过流水灯模拟浇花过程。

三、各单元电路设计与分析：

分析：此电路图是由两位进制数的计算器可以选用两个74LS90 而组成，其对应电路如上图。通过一个时序脉冲频率为100HZ来给信号，当第一个计数器达到9时，需要进制计数所以在通过74LS08与非门来计数十位的数。

分析：这是一个两个由74LS85D芯片组成的两位十进制的比较器，此电路简单，是用来通过用户输入的指令比较如果相等则表示通过，那么系统就会浇花，则LED就会显示次数。

分析：此电路为核心电路，可以使用一个触发器或寄存器保留浇花指令信号。使用一个计数器记录浇花时间。浇花结束后反馈给触发器一个信号使其复位。用到jk触发器和90计数器和08,32等芯片。

四、总体电路原理图及元器件清单：

总体电路原理图：

元器件清单：74LS90五个，7485两个，74138两个，74LS112一个，74LS08一个，74LS32一个，直流稳压电源。

五、电路仿真及仿真结果分析：

六、作品照片：

七、：结论与心得体会：

结论：此次的实验结果与原理结果相吻合，通过用户输入的指令与计数器计算的时间相比较，如果是一致那么则启动该系统，通过流水灯闪烁来代表浇花的过程，已达到实验的目的和效果。

心得体会：在此次实验的过程中，自己首先要了解自己做的作品的目的和想法。要以一个抽象的概念模拟实验，不能是盲目的去做一些简单的焊锡，打孔，跳线等没有思考的问题。自己要去学会怎么用仿真软件去将你的实验原理图验证正确才可以下手。再有就是学会AD 画图每一个细节都是不能忽视的，比如说找个电阻，电容，二极管。等一些电子元器件，如果你没有很好的掌握此AD软件的功能那么你是无法快速的找到对应的元件，还有就是在画图的过程中需要考虑很多小问题，比如说线不能重叠需要跳线，但是你的板子很小，这就需要你想一个巧的办法去解决，从那些元件的空隙连过去也是可以的。一些元件的使用方法也是值得我们注意的，比如说数码管，它分供阴极和供阳极，如果你搞错了你也是的得不到你想要的结果。芯片的正反是否装错，在焊锡的时候是否打吧芯片给烧坏了等一系列微小，但有不得不值得我们注意的问题。所以在做实验是我学会了要仔细仔细再仔细，做完后需要学会通过用万用表检测电路是否没有短路或者断路，与自己的实验原理图对照要及时的找出问题所在。自己的思维能够严谨。一个完整的实验是需要一个人的耐力，信心，仔细，创新的许多品质，达不到实验的目的绝对是不行的。没有恒心和毅力就这么个小小的实验都做不出来，那么将来在社会上什么事情都不会让你干，遇到困难就想放弃你也就什么事情都干不成。因此通过此次的数

电课程设计我更加明白了我们现在差欠的品质太多，从做作品的效率和效果来看就是你要步入社会的状态。我们需要更加努力的在大学期间磨炼自己，学好自己的专业课，从大学中培养良好的品质完善自己，以便出社会更好的应对麻烦和问题。

第五篇：数电课程设计

电子技术课程设计

题目名称 多功能数字钟设计 班 级 自动化1204 学 号 201209157043 学生姓名 田野 指导教师 刘 琼 设计时间 2014-6-9 ～ 2014-6-13

设计任务与要求：

Ⅰ 以十进制数字形式显示时、分、秒的时间。

Ⅱ 小时计数器的计时要求为“24翻1”，分钟和秒的时间要求为60进位。

Ⅲ 能实现手动快速校时、校分；

Ⅳ 具有整点报时功能，报时声响为四低一高，最后一响为整点。

Ⅴ 具有定制控制（定小时）的闹钟功能。

Ⅵ 画出完整的电路原理图

设计内容简介：数字钟是一个简单的时序组合逻辑电路，数字钟的电路系统主要包括时间显示，脉冲产生，报时，闹钟四部分。脉冲产生部分包括振荡器、分频器；时间显示部分包括计数器、译码器、显示器；报时和闹钟部分主要由门电路构成，用来驱动蜂鸣器。

整体构思或方案选择：

该系统的工作原理是：振荡器产生的稳定高频脉冲信号，作为数字钟的时间基准，再经过分频器输出标准秒脉冲。秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数器，小时计数器采用12进制计数，计数器的输出经译码器送显示器。计时出现误差时可以用标准时电路进行校时、校分、校秒。

方案设计：定时器555与RC组成的多谐振荡器作为时间标准信号源。

分频器的功能主要有两个：一是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，如仿电台报时用的1KHz的高音频信号和500KHz的低音频信号等。因此，可以选用3片我们较熟悉的中规模集成电路计数器74LS90可以完成上述功能。因每片为1/10分频，3片级联则可获得所需要的频率信号，即每1片Q0端输出频率为500Hz,每2片Q3输出为10Hz，每3片的Q3端输出1Hz。时间计数器电路：一般采用10进制计数器来实现时间计数单元的计数功能。为减少器件使用数量，可选74LS90，其内部逻辑框图如图6所示。该器件为双2-5-10异步计数器，并且每一计数器均提供一个异步清零端（高电平有效）。

图 5 74LS90内部逻辑框图

秒个位计数单元为10进制计数器，无需进制转换，只需将Ｑ0与ＣＰW（下降沿有效）相连即可。ＣＰR（下降沿有效）与1Hz秒输入信号相连，Ｑ３可作为向上的进位信号与十位计数单元的ＣＰR相连。秒十位计数单元为6进制计数器，需要进制转换,可以利用74LS90的有两个清零端的特点，在不用门电路的情况下实现10进制转6进制，具体电路见下面设计图。分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同。

译码驱动及显示单元电路：译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。用于驱动LED七段数码管的译码器常用的有74LS48。74LS48是BCD-7段译码器/驱动器，其输出是OC门输出且低电平有效，专用于驱动LED七段共阴极显示数码管。如图9所示。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示。

校时电路：校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图4所示为所设计的校时电路。

图 6 方案一校正电路图

定时控制电路：数字钟在指定的时刻发出信号，或驱动音响电路“闹时”；或对某装置的电源进行接通或断开“控制”。在本次设计中设计成闹时，指定时刻为05时59分00钞音响电路以1KHZ的频率的闹一分钟到6时00分00秒结束。（可以通过必一个二输入为四输入引入上下午的指示信号来进一步确定闹钟的响铃时间）

图10 定时控制电路 时间脉冲电路的设计

图 13 产生1Hz时间脉冲的电路图

555构成振荡电路和74LS90构成分频电路。如图11，555输出1KHz的脉冲，三片74LS90级联分频即可得500Hz和1Hz信号。

60进制计数器的设计：“秒”计数器电路与“分”计数器电路都是60进制，它由一级10进制计数器和一级6进制计数器连接构成。如图12.所示由74LS90构成的60进制计数器。首先将两片74LS90设置成十进制加法计数器，将两片计数器并行进位则最大可实现100进制的计数器。现要设计一个60进制的计数器，可利用“反馈清零”的方法实现。因为74LS90有两个异步清零端R0（1）他R0（2），分别用十位端人Q2和Q0与他们相连，当计数器输出“2Q32Q22Q12Q0、1Q3Q2Q1Q0=0110、0000”时，通过门电路形成一置数脉冲，使计数器归零，这样可以不用门电路实现60进制计数器。

图14 60进制电路图

译码及驱动显示电路

译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。用于驱动LED七段数码管的译码器常用的有74LS48。74LS48是BCD-7段译码器/驱动器，其输出是OC门输出且高电平有效，专用于驱动LED七段共阴极显示数码管。由74LS48和LED七段共阳数码管组成的一位数码显示电路如图 14 所示。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示。

图 16译码及驱动显示电路图

校时电路的设计：数字种启动后,每当数字钟显示与实际时间不符进,需要根据标准时间进行校时。校“秒”时，采用等待校时。校“分”、“时”的原理比较简单，采用加速校时。

对校时电路的要求是 : 1．在小时校正时不影响分和秒的正常计数。2．在分校正时不影响秒和小时的正常计数。

如图15所示，当开关断开时，校正信号和0相与非的输出为1，正常输入信号可以顺利通过与非门，故校时电路处于正常计时状态；当开关闭合时，情况正好与上述相反，这时校时电路处于校时状态。与非门可选74LS00。因此实际使用时，须对开关的状态进行消除抖动处理，图17为加2个0.01uF的电容。

图 17 校时电路图

自动报整点电路

当分十位计数器的进位脉冲的上降沿到来时，小时计数器加1，新的小时数置入74LS192，同时又使74LS74的状态翻转，1Q经两非门后使PL=1，此时74LS192开始减法计数，脉冲CP（1Hz）提供。CP=1时音响发出1KHz的声音，CP=0时停响。当减法计数到0时，计数器的借位输出下降沿使D触发器状态翻转，使1Q=0，这时PL=0，74LS192又回到置数状态，并且封锁了音响电路，直到下一个分十位进位信号的下降沿到来。

触摸报整点时数电路

用555构成单稳态触发器，没触摸报时开关闭合后（再断开），进入暂态，暂态时间为略大于12S，在该时间内会封锁分十位进位信号的下降沿，直到回到稳态后。在单稳态触发的进入暂态时，输出端输出上升沿，使D触发器状态翻转，1Q=1，74LS192进入减法计数，并伴随音响发音。直到减法计数到0时，计数器的借位输出下降沿，经门电路后使D触发器状态翻转，1Q=0，这时PL=0，74LS192又回到置数状态，并且封锁了音响电路，直到下一次的触发。

图20 自动（触摸）报整点时数时数电路

电路总图

图 1 电路总图 设计收获、体会和建议：

课程设计是一个课本与实践相结合的机会，从初期的懵懂不解到逐步摸索前进最终得出结果的过程中我也体会到了很多：

1.设计初期要考虑周到，否则后期改进很困难。应该在初期就多思考几个方案，选择最合适的方案动手设计。总体设计在整个设计过程中非常重要，应该花较多的时间在上面。

2.在设计某些模块的时候如果无法把握住整体，这时可以先进行小部分功能的实现，在此基础上进行改进，虽然可能会多花一些时间，但这比空想要有效的多。

3.尽可能是电路连线有序，模块之间关系清楚，既利于自己修改，也利于与别人交流。

4.很多难点的突破都来自于与同学的交流，交流使自己获得更多信息，开拓了思路，因此要重视与别人的交流。

5.应该有较好的理论基础，整个实验都是在理论的指导下完成了，设计过程中使用了许多理论课上学的内容，如真值表、卡拉图等。本次设计把理论应用到了实践中，同时通过设计，也加深了自己对理论知识的理解和掌握。

参考文献

1、谢自美．电子线路设计·实验·测试．华中科技大学出版社.2006.１

2、姚福安．电子电路设计与实践．山东科技出版社.2001.10

3、马建国．电子系统设计．高等教育出版社.2004.1 4 《数字电子技术基础》伍时和 主编 清华大学出版社。《电子线路设计·实验·测试》第三版，谢自美 主编，华中科技大学出版社。《电子线路综合设计实验教程》 刘鸣 主编 天津大学出版。《新型集成电路的应用――电子技术基础课程设计》，梁宗善主编，华中科技大学出版社。《电子技术基础课程设计》，孙梅生等编著，高等教育出版社。