开发工具Max+plus II的使用24译码器38译码器[范文大全]

第一篇：开发工具Max+plus II的使用24译码器38译码器

VHDL与复杂数字系统设计

上机实验1：开发工具Max＋plus II的使用

一、实验目的：

1.学习开发工具Max＋plus II的安装；

2.掌握图形输入法设计简单逻辑电路的操作步骤。

二、实验内容：

1.利用基本元件库,采用图形输入法设计一个带使能端的2－4译码器； 2.利用你设计的2－4译码器完成3-8译码器的设计。

三、实验过程：

1.2－4译码器 原理简述：

译码器的输入代码的组合将在某一个输出端产生特定的信号。译码是编码的逆过程,在编码时,每一种二进制代码状态都赋予了特定的含义,即都表示一个确定的信号或者对象。把代码状态的特定含义翻译出来的过程称为译码。在数字电路中,能够实现译码功能的逻辑部件称译码器。2-4译码器可实现二输入四输出的译码行为。电原理图：

电路符号图：

仿真波形图：

定时分析：

结论：

经过设计编辑与波形仿真，可以知道所设计的2—4译码器符合设计要求，能实现所要求的结果，2—4译码器设计成功。

2.3-8译码器原理简述： 原理简述：

采用两块2-4译码器分别用做高4位和低4位译码输出。电原理图：

电路符号图：

仿真波形图：

定时分析：

结论：

经过设计编辑与波形仿真，可以知道所设计的3—8译码器符合设计要求，能实现所要求的结果，3—8译码器设计成功。

三、思考与分析

逻辑门电路的延时将对输出结果产生出一定影响。但是，实际应用中所有逻辑门电路都将有延时产生。因此，仿真设计时，合理地设计延时效果是有必要的；

在资源有限情况下，可以合理利用现有资源，设计出符合要求的逻辑电路。问题提出：定时分析中所对应的关系不明白是什么意思。

第二篇：数字电路技术与基础,译码器教案

上节课我们学习了编码器，这节课我们开始学习译码器。

一、译码器(1)译码器的概念

译码器完成译码的功能。所谓译码其实就是编码的逆过程，他的逻辑功能是将输入二进制代码的原意“译成”相应的状态信息。

(2)译码器的分类：

译码器有两种类型：一类是变量译码器，也称为唯一地址译码器。常用于计算机中将一个地址代码转换成一个有效信号；

另一类是显示译码器，主要用于驱动数码管显示数字或符号。下面我们就先来了解一下变量译码器。

首先，我们先来看一下它的原理框图。

n

它有n个输入端，m个译码输出端，m≤2.译码器工作时，对于 n变量的每一组输入代码，m个输出中仅有一个为有效电平，其余输出均为无效电平。（图见P71页）

二、变量译码器

二进制译码器有n位输入，2位输出。满足常用芯片：74LS139(双2-4线译码器)74LS138(3-8线译码器)74LS154(4线-16线译码器)1、2-4译码器

n

N

M=2.①逻辑符号输入端：A1，A0 输出端：Y0'-Y3' 使能端：E' 2-4译码器的功能表如下图

EA1 A0Y0Y1Y2Y31××1 1 1 100 100 1 1 1001101 0 1 1 01 01 1 0 101 11 1 1 0②逻辑功能

a)使能端：E=0，译码器工作，E=1编码器不工作 b)输入输出关系

每一组输入只一个输出为0，输出为0表有输出。

设mi和Mi是A1、A0的最小项和最大项，则由真值表知 Yi'=Mi=mi'（i=0,1,2,3）故变量译码器也叫最小项发生器 2、3-8译码器

①逻辑符号输入端： A0，A1，A2 输出端：Y1'-Y7' 使能端:E1，E2'，E3' ②逻

辑功

能E1 E2+E3

a)使能端：只有E1=1，E2=E3=0，译码器才工作 b)输入输出关系：

每一组输入只一个输出为0，输出为0表有输出。

设mi和Mi是A2A1A0的最小项和最大项，则由真值表知 Yi'=Mi=mi'

三、例题

【例4.3.1】用3—8译码器实现函数：

F1m(0,4,7)F2m(1,2,3,5,6,7)

解：

将函数变量A、B、C作为译码器的输入，则译码器的输出Y0~Y7为8个最大项：M0~M7。将这8个输出组合起来，可得到3变量的任意逻辑函数。

F1m0m4m7m0m4m7M0M4M7Y0Y4Y7F2m(1,2,3,5,6,7)M0M4Y0Y4

【例4.3.2】 用一片3-8译码器74LS138和门电路设计多地址译码电路。电路地址输入线：A7~A0，要求: 地址码=C0H~C7H时 , 译码器Y0~Y7分别被译中(低电平有效)解：(1)列输入输出关系表

由“地址码=C0H~C7H时 , 译码器Y0~Y7分别被译中 ”，易得 地址码A7 A6 A5 A4 A3 A2 A1 A0Y01 1 0 0 0 0 0 01 1 0 0 0 0 0 11 1 0 0 0 0 1 01 1 0 0 0 0 1 11 1 0 0 0 1 0 01 1 0 0 0 1 0 11 1 0 0 0 1 1 01 1 0 0 0 1 1 1Y1Y2Y3Y4Y5Y6Y7C0HC1HC2HC3HC4HC5HC6HC7H 0 1 1 1 1 1 1 110 1 1 1 1 1 11 1 0 1 1 1 1 111 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 111 1 1 1 1 0 11 1 1 1 1 1 1 0

2)电路的设计

①地址码A7A6A5A4A3=11000不变，于是可由它们控制74LS138的使能端 电路如下图

很明显，只有 A7A6A5A4A3=11000时，芯片才工作。

②地址码A2A1A0在000~111间变化，故它们与74LS138的对应输入端相连(如图)。

很明显：A2A1A0在000~111间变化时，译码器Y0~Y7分别被译中。

第三篇：4线10线译码器

library ieee;use ieee.std_logic_1164.all;entity decoder410a is port(A:in std_logic_vector(3 downto 0);

Y:out std_logic_vector(9 downto 0));end decoder410a;architecture two of decoder410a is begin

with A select Y<=“1111111110”when“0000”，“1111111101”when“0001”，“1111111011”when“0010”，“1111110111”when“0011”，“1111101111”when“0100”，“1111011111”when“0101”，“1110111111”when“0110”，“1101111111”when“0111”，“1011111111”when“1000”，“0111111111”when“1001”，“ZZZZZZZZZZ”when others;end two;

第四篇：数字电子技术译码器教案

译码器教案

教学内容：译码器

教学重点：二进制译码的原理及应用

教学难点：原理分析和集成电路的功能扩展 教学方法：仿真演示 教学过程：

一、复习导入新课

本次课我们学习的内容是译码器，译码是编码的逆过程，我们先复习一下编码的概念，什么叫编码？

答：用二进制代码表示文字、符号或者数码等特定对象的过程，称为编码。比如：要给每一位同学编一个二进制代码，就是编码。那么我们再复习一下，问题：全班有42名同学，要给每一位同学编一个二进制代码，需几位二进制代码才能完成编码？

答案： N位二进制代码可以表示2N个信号，则对M个信号编码时，应由2N ≥M来确定位数N。25=32<42,26=64>42,故选N=6，即用6位二进制数可对42名同学进行编码。

对每位同学编码以后，我只需要叫同学的代码，相应的同学就会答应，这就是译码。

二、新课

（一）二进制译码器

1、译码及译码器

译码： 编码的逆过程，将编码时赋予代码的特定含义“翻译”出来。译码器： 实现译码功能的电路。

常用的译码器有二进制译码器、二-十进制、译码器和显示译码器等。

2、二进制译码器

输入：二进制代码（N位），输出：2N个，每个输出仅包含一个最小项。

比如：输入是三位二进制代码、有八种状态，八个输出端分别对应其中一种输入状态。因此，又把三位二进制译码器称为3线—8线译码器。

3、3线—8线译码器集成电路74LS138的逻辑功能及内部电路分析

见ppt，通过点击“仿真”按钮播放工作过程影音文件

强调分析：低电平有效，使能端

74LS138的逻辑功能：

三个译码输入端（又称地址输入端）A2、A1、A0，八个译码输出端Y0~Y7，以及三个控制端（又称使能端）S1、S2、S3。

S1、S2、S3 是译码器的控制输入端，当S1 =

1、S2 + S3 = 0(即S1 = 1, S2 和S3均为0)时，GS输出S为高电平，译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平。

当译码器处于工作状态时，每输入一个二进制代码将使对应的一个输出端为低电平，而其它输出端均为高电平。也可以说对应的输出端被“译中”。74LS138输出端被“译中”时为低电平，所以其逻辑符号中每个输出端上方 均有“—”符号。

4、应用举例

(1)、功能扩展(利用使能端实现),见ppt(2)、实现组合逻辑函数F（A，B，C）

见ppt 通过点击“仿真”按钮超链接到仿真软件“D:Program FilesLabcenter ElectronicsProteus 7 ProfessionalBINISIS.EXE”仿真演示。

（二）二__十进制译码器

二__十进制译码器的逻辑功能是将输入的BCD码译成十个输出信号。逻辑符号和功能表见ppt

相关分析（略）

三、总结（略）

课后练习

如何用74LS138译码器实现如下逻辑函数？

F(A,B,C)m(1,2,7)

教材上作用布置，见ppt。

 2

第五篇：数字电路实验报告西北工业大学(译码器.编码器)-肖辉

数字电路技术实验报告

学号：2011302647

姓名：肖辉

日期：2013.5.7

一、实验目的：

（1）掌握中规模集成译码器的逻辑功能和使用方法.（2）掌握中规模集成编码器的逻辑功能和使用方法.（3）熟悉掌握集成译码器74LS138的应用方法.（4）掌握集成译码器的扩展方法

二、实验设备：(1)数字电路实验箱.(2)74LS20.(3)74LS138.三、实验原理：

译码器是一个多输入多输出的组合电路，它的作用是将输的具有特定含义的二进制代码翻译成输出信号的不同组合，实现电路的逻辑控制功能.译码器在数字领域中应用广泛，可用于代码转换,终端数字显示；数据的分配，存储器寻址的组合控制信号等等.译码器可以分为通用译码器和显示译码器两种变量译码器又称二进制译码器，表示n个变量可以产生2（n）个输入函数常用的有74LS755，74LS138,74LS154

四、实验内容：

（1）74LS138译码器逻辑功能的测试

（2）利用3—8译码器74LS138

和与非门

74LS20

实验函数：

（3）用两片74LS138组成4-16线译码器；

五、实验结果：

VCC1VCC5V1J11322Key = Space31U12VCC1J2132Key = Space312J31322123ABCKey = Space336G1GND4~G2A58~G2BGNDVCCY0Y1Y2Y3Y4Y5Y6Y716***09754107U212345671AVCC1B2DNC2C1CNC11D2B1Y2AGND2Y14***4LS138D874LS20NLED1AAKC91R1122330ΩGND1GND

VCC15VVCCVCCJ231321217U1123ABCG1~G2A~G2BGNDVCCY0Y1Y2Y3Y4Y5Y6Y716***097Key = SpaceJ***45881234567LED112345678A1234567816***0916***09Key = Space20J33113221174LS138D19U2123ABCG1~G2A~G2BGNDVCCY0Y1Y2Y3Y4Y5Y6Y716***097Key = Space***41516LED212345678A1234567816***0916***09J431321274LS138DKey = Space11VCC5VVCC5VLED1R1LED2J1U1Key = SpaceJ2123645ABCG1~G2A~G2BY0Y1Y2Y3Y4Y5Y6Y7***097330ΩR2330ΩR3330ΩR4330ΩR5330ΩR6330ΩR7330ΩR8330ΩLED3LED4LED5LED6LED7LED8Key = SpaceJ374S138DKey = SpaceGND

六、心得体会

本次试验要求通过实验的方法学习数据选择器的电路结构和特点；掌握数据选择器的逻辑功能及其基本应用。我们使用数字电路实验箱，74LS20，74LS128等设备完成了全加器的实现。虽然没有在规定时间内实现导弹发射问题，但业已分析出了问题的解法和电路的连接方法。在老师和同学的帮助下，我们排查开始时出现的故障（原来是74LS00接地端导线接头松动），比较顺利地完成了试验。