集成电路(IC)封装的截面显微组织检验方法

第一篇：集成电路(IC)封装的截面显微组织检验方法

集成电路(IC)封装的截面显微组织检验方法

引言

电子学是工程学的一个重要分支, 它是一门关于为了有用的目的而对电子进行控制的学科。运用物理学的知识得知, 电子的流动可以在真空、气体、或液体中进行，也可以在固体中受限制地流动（半导体）、接近不受限制地流动（导体）、或完全不受限制地流动（超导体）。

当今, 电子产品正变得越来越复杂，工程技术人员总是力图将许多部件放在一个小小的“黑匣子”中。制造商总是想把大部分资金用在改善其生产设施，而只愿意留下很少一部分资金用于质量控制。最坏的情况是，大多数公司宁愿把他们的质量控制资金用于基本设备投资，例如购买新型扫描电子显微镜、透射电子显微镜，或是厄歇谱仪，只剩下很少一部分钱用来购买试样制备设备和消耗器材。一个众所周知的现象就是人们对试样制备的重要性一直不够重视。另一方面, 毫无疑问，最终产品的质量和可靠性取决于每个部件的性能。然而，这也总是电子工业的一个令人头痛的问题。对电子产品的截面进行金相检验是一种众所周知并通常广为接受的检验方法。

然而，大多数电子产品的金相技术人员可能面临的一个问题就是他们需要进行磨光和抛光的材料比预期的复杂和困难。他们也许从来没有学习过如何去处理多层基体材料，而他们在大学学习时只学过如何恰当地制备均匀的材料，例如钢、铜合金或铝合金。此外，他们还须面对设备很差的金相实验室，消耗器材的品种也很有限，并且使用所谓的“传统或常规方法”来制备先进的电子产品试样。

一般情况下，常规试样制备方法是从240#碳化硅砂纸开始，先进行磨成平面工序，接着使用600#、1200#砂纸，然后用0.3 µm 氧化铝进行粗抛光，以及0.05 µm 氧化铝在长绒毛织物上进行最终抛光，这样可获得光亮的表面。制备方法还可能因地而异，甚至还取决于实验室有哪些现成的消耗器材。当今，这种制备方法已经不适于用来制备先进材料。此外，他们也没有想到他们的试样是否好到足以和先进的显微镜或扫描电子显微镜相匹配。

在本文中，我们试图给出各种集成电路（IC）封装、引线连接，以及其它部件的试样制备方法。

比较好的试样制备方法

我们的出发点是避免产生更多的损伤。截面显微组织检验对于电子工业的质量控制和失效分析是一个有用的手段。但是在试样制备过程中，有时不可避免地会对试样施加应力、振动，或使之受热。当我们使试样增加某些额外的损伤时，要区分它是原始缺陷还是试样制备过程中带来的将是困难的。切割

在切割样品以前，我们应当明确地知道，哪个目标区域是我们所要检验的，以及切割方向或取向。电子封装包括铜引线支架、复合成型材料、硅线夹、金导线、钎料。有些材料相当脆，使用高速切割机可能会带来更大的损伤。因此，使用 Buehler 公司的 ISOMETTM 型低速切割机可以使切割损伤减至最小。

除了切割机外，切割片的选用也非常重要。一般情况下，低浓度金刚石切割片(用 LC 表示)适于切割硬而脆的材料，例如陶瓷、电子封装、半导体等，这是由于为了达到合理的切割速率，需要单颗金刚石磨料承受高负载。

图 1 示出不同金刚石切割片中金刚石磨料的相对尺寸。图 2 示出硅晶片切割表面的明视场显微组织照片。由图 2c 可以看出，使用 5LC 金刚石切割片可以获得最佳切割效果，但是在有些情况下，使用较细的磨料可能会使切割时间显著增长。为了切割 IC 封装，10LC 系列切割片在合理的切割时间内能给出满意的结果（请参看 Scott Holt 撰写的文章，刊登于 Buehler 公司的技术评论（Tech-Note），第 3 卷，第 1 期）。

镶嵌

在电子产品试样制备中，镶嵌材料的选用也是一个重要的课题。毫无疑问，热镶嵌方法不适于电子产品试样。如果试样中含有某些脆性材料，例如硅线夹或陶瓷电容等，当受到压力和热时就会开裂；另外，当试样受到重压力时产生分层现象也并非不常见。另一方面，当我们选用冷镶嵌材料时，以下几点准则对我们会有帮助：

（1）低峰值温度---为了避免引起热损伤。通常情况下，由于大多数电子产品试样对于受热相当敏感，因此我们不推荐使用峰值温度超过 90°C 的镶嵌材料。另一方面，当我们将树脂与固化剂混合时，放热反应就开始了。热就会通过“连锁反应”连续产生。即使混合比例正确，如果二者的混合量太多，过热也会产生，它的粘度也会显著增加，镶嵌物将转为黄色并产生大量气泡。因此，镶嵌树脂混合物的体积不应超过150 毫升。

（2）低收缩（或劈裂）---冷镶嵌材料固化时会产生收缩。这时在镶嵌材料与试样之间会产生缝隙，在试样进行磨光时，一些磨料（例如砂纸上的碳化硅颗粒）就可能会嵌入此缝隙中，在下一道工序中，这些磨料颗粒又会被拖出而在试样表面上产生一条深划痕；另一种情况，如果镶嵌材料与 IC 封装成型材料之间的粘合是如此地好，以至于 IC 封装的成型材料会被拉出而在成型材料与硅晶片之间产生缝隙。这一情况有点看起来似乎有点不寻常，但是对于“薄”的 IC 封装(例如 BGA 或TSOP)，还是有可能产生的。如果这种情况的确发生，我们就无法断定它是原有的缺陷还是试样制备缺陷(参看图 3)（3）低粘度---它有助于填充细孔、孔隙、或凹进区域。

（4）透明---操作者可以透过镶嵌树脂看到试样目标区域的准确位置。但是对于一些染色的或半透明镶嵌材料, 操作者必须估计应该磨到多深。对于关键试样, 例如用于失效分析的独一无二试样, 如果操作者磨光时超过目标点, 他们就会遇到很大的麻烦。

（5）低磨耗因子---这一术语相当不常见, 它的单位是每分钟去除的(镶嵌)材料, 用微米/分钟表示, 它在一定程度上与硬度有关。数值高意味着磨光或抛光时能去除更多的材料, 反之亦然。众所周知, 电子产品试样中既含有硬材料, 也含有软材料。在硬材料中有像陶瓷填料那样硬的材料，在软材料中有像钎料球那样软的材料。如果使用具有高磨耗因子的镶嵌材料，经过抛光后，在软材料外边缘周围将会出现过度的浮凸，这些区域在显微镜下将难于清晰聚焦。以下推荐三种用于电子产品试样的冷镶嵌材料：

磨光和抛光

这是试样制备过程中最困难的部分。切割后在截面上可以看到一些划痕。但是磨光和抛光不仅是为了去除切割划痕，同时还要去除隐藏的损伤和变形。变形机制一般说来，切割后产生的损伤有两种：

(1)塑性变形---产生于延性材料，例如铜、铝、锡锑合金。情况类似于硬度试验时产生的压痕，所不同的是，硬度压痕是点状缺陷，而划痕是线状缺陷。压痕附近区域也受到变形和应力的作用。这一隐藏的缺陷区不能代表材料的真实组织，因此应当通过磨光和抛光将其去除(参看图 4a)(2)脆性破坏---产生于脆性材料，例如陶瓷、硅晶片等。其表面形成一些凹坑和裂纹。对于陶瓷封装，出现凹坑是一种良好的征兆，表示我们可以进行到下一道工序。如果凹坑的尺寸变得越来越小，表明我们正在去除损伤层。由于陶瓷封装是用烧结方法生产的，孔隙和孔洞就是原始组织的一部分。如果孔隙或凹坑的尺寸在重复同一工序数次后仍旧不变，这就意味着损伤层已经去除，我们就可以进行下一道工序了(参看图 4b)

有趣的分类方法

PGA(栅格阵列接脚), C-DIP(双列直插式陶瓷封装), LCC(无引线芯片架),TSOP(薄小外型封装), QFP(四方扁平封装), BGA(球栅阵列接脚)… 诸如此类为数众多的缩写术语和封装类型往往会使外行人感到迷惑。但是对于电子产品试样制备方法来说，我们只有两种类型：薄封装和厚封装。

薄封装意味着在集成电路（IC）中使用的成型材料不太多，通常其体积分数小于 30%。如果成型材料的体积分数超过 30%，这种 IC 封装就称为厚封装。铜引线支架、硅晶片、晶片连接材料、钎料等的磨光并不太困难。但是成型材料总是会给我们带来困难，这种材料中 包含环氧树脂基体、氧化铝或氧化硅填料，这些填料是硬而脆的。试样磨光时，成型材料将在几分钟内把碳化硅砂纸磨耗掉。破碎的磨料不再具有尖锐的棱角，失去了去除材料的能力；更有甚者，过度的磨光还会使环氧树脂基体松弛，造成填料颗粒脱落并在试样与 SiC 砂纸之间滚动，造成一些“点状”划痕。

更坏的情况是，破碎的磨料颗粒具有负迎角，遇到延性材料时很快就会变钝，不能起切割的作用，反而会与试样表面产生“磨蹭”，使试样表面变得光亮。不内行的人看起来，可能会误认为试样表面的磨光有了进展。实际上，总的残余损伤、变形、和应力反而增加了，我们将要看到的组织不再是正确的。由于大多数人对于成型材料的质量并不感兴趣，但是它的确会对质量检验过程带来麻烦。

在讨论集成电路封装的磨光和抛光以前。首先应当明确以下两点：

（1）不要期望能够将所有的划痕去除在高度不均匀的封装材料中，当硬材料中的划痕去除后，软材料中又会形成少量划痕，去除这些划痕是非常困难的。即使绝大部分区域都制备得相当完美，在金引线上还会有少量细划痕，可以在高放大倍数的显微镜下看到。

（2）不要期望能得到一个完美的平坦表面封装材料的硬度范围非常宽广，可以从 50HV 直到数百 HV。软材料去除得较快，但是硬材料的去除速率却相当慢，因此不可避免地会产生一定的浮凸。

厚封装的制备方法

半自动磨光/抛光机可用来制备 IC 封装试样，磨光和抛光参数可以输入到机器中。使用上述方法开始时，可以用 600# SiC 砂纸将试样磨到接近目标区。尽管我们曾经提到过，SiC 砂纸对于去除成型材料并不那么有效，但是如果我们在切割试样时，距离目标区能够准确到 2 mm，所需去除的材料就不太多了，一般情况下，一张 600# SiC 砂纸足以完成此项任务。对于厚封装，经过 600#砂纸工序后，由于成型材料的体积分数较高，如果使用 800/1200 号的 SiC 砂纸继续磨光，成型材料中的氧化硅或氧化铝填料就会迅速将砂纸磨耗掉。这时就可以使用一种叫做 Texmet 的多孔性磨光织物，它具有比较硬的表面并含有许多小孔，与之配合使用的是 15µm 金刚石悬浮液，可以非常有效地去除硅晶片上的“碎裂损伤”并足以有效地磨去成型材料中的陶瓷填料。目前尚不清楚这种磨光织物工作的详细机制，但是从它的结构，我们可以设想金刚石磨料的颗粒可以从一个孔隙滚向另一个孔隙，当它从织物表面滚过时，会对试样产生直接的切割作用（参看图 5）。这可能就是划痕的形貌从“碎裂损伤”转为“线性划痕”的原因。经过了 15µm 工序，可以使用 Texmet 2500 型织物, 与之配合的是 9µm 金刚石悬浮液，这种织物与 Texmet 1500 型织物类似，具有优异的保持夹杂物的能力，但是前者更硬一些，因此可以避免过早产生浮凸。

最终抛光阶段可以使用 Mastertex 型织物，这是一种短绒毛织物。长绒毛织物容易产生严重的浮凸，试样与织物表面的摩擦力也较高，因此夹杂脱落的机率也较高，尽管使用它可以获得比较光亮的表面。至于抛光悬浮液，二氧化硅要比氧化铝粉末（悬浮液）的效果好。当大多数人声称，氧化铝是最好的最终抛光介质，他们似乎忘记了，我们所使用的磨料应当比试样本身硬。成型材料中的填料、硅晶片的硬度高于氧化铝颗粒的硬度，操作者必须花费更长的时间来去除前一道工序的划痕，但是与此同时却造成了严重的浮凸。

“厚”封装的导线连接

薄封装的制备方法

与厚 IC 封装试样的制备方法相比较，只有很少的变化。在 600# SiC 砂纸后，使用 800#和 1200#号 SiC 砂纸，这是由于薄封装试样中的成型材料对磨光效率的影响不太大，因此可以使用粒度较细的 SiC 砂纸，以获得良好的平整性并且可以将前一道工序的绝大部分划痕去除。磨光/抛光机

大多数有经验的金相技术人员声称，他们用双手可以比半自动机器制备出质量更好的试样。这是一个可以争论十天的议题，即用哪一种方法制备试样更好。然而，没有多少金相技术人员可以告诉你，用手可以对试样施加多少牛顿的力，也许他们会说，大约有 13 牛顿。如果你用大拇指按一下弹簧秤，你就会发现 13 牛顿的力并不如你所想象的那样轻。不同的金相技术人员对试样施加的压力不尽相同，即使是同一位金相技术人员，对于相同试样的同一道工序，他（或她）对试样施加的压力每天也不会相同。因此，半自动机器的一个很大的优点就是每一道工序的压力都可以精确地进行调整。

另一方面，不同的试样需要磨去多深并不相同，因此电子产品试样应当采用单独加载方式，这种加载方式具有灵活性，可以从试样夹持器中取出其中任意一块试样而不会影响其它试样。所有的工程师和金相技术人员都知道，当电动机工作时，它不仅在转动，还会产生振动。我们用电动机来驱动磨光/抛光机的转盘。当我们在制备试样时，除了有转盘的转动动作外，振动还会使试样受到一个随机向上的力，这时试样中的夹杂产生脱落的机会就会大得多。因此，比较重的机器可以提高其稳定性并有助于降低振动的振幅。

此外，电动机与转盘之间可以采用皮带轮或齿轮箱连接。多数人认为，皮带轮是一种老式设计，齿轮箱则更先进。但是他们忘记了，来自电动机的振动可以通过齿轮箱传递到转盘，特别是当齿轮受到磨损、丧失其精度时。因此，尽管皮带轮看起来不那么先进，它的使用性能却优于齿轮箱。自动抛光头的设计也会影响试样制备结果。对它的要求和对抛光机机座的要求相似，即良好的稳定性并没有抖动。使用强度高的钢支架来制造抛光头可以获得良好的稳定性，气动制动器可以用来将抛光头与基座锁定以避免产生抖动。

它看起来应当是什么样子？

当我们将试样制备完毕后，我们对自己提出的问题首先是，这是真实组织吗？多数人认为，金属间化合物层应当具有完美的外形、非常平行、没有空洞、没有间隙。金属间化合物层的任何缺失和不连续都是由于试样制备技术不好造成的，或者是由于半自动机器功率太大，使得一部分金属间化合物脱落，因此机器并不能取代有经验金相技术人员的工作，技艺要比机器更为重要。

如果人们看一下图 7a 和图 7b, 他(她)可能会得出结论，即金属间化合物层呈不连续状。但是如果我们使用与薄封装试样的类似方法来制备另一块 BGA 试样，如图 8a 至 8d 所示，你将会发现，认为这是试样制备不好造成的结论下得过早。

从图 8a 导线连接的外边缘可以看出,此处轮廓看不到金属间化合物层。图 8b中，另一试样的导线连接更向内部分，可以看到一层厚度非常均匀的金属间化合物层，其形状相当完整。到了图 8c，如果再往深磨下去，金属间化合物层就不再象图 8b 所示的那样完整，有些区域呈不连续状，厚度也不那么均匀。有人可能会认为金属间化合物产生了塑性流变并脱落，使其厚度不均匀。然而，根据从一点得出结论认为试样制备不好也不公平。我们是用相同的方法在同一台设备上制备从图 8a 至图 8c 所示的试样，如果的确发生了塑性流变，那么图 8b 中的试样也应当会发生，其厚度就不会象我们所看到的那样均匀。

此外，象图 7a 和图 7b 所示的导线连接分别是图 6e 左侧和右侧的导线连接。这两个导线连接彼此相邻，并且使用相同的导线连接设备来制作这个 IC，如果发生了塑性流变和脱落，至少金属间化合物层的形状应当是相似的。然而，二者的形状却很不相同。从这一事实我们可以推测，金属间化合物层的厚度和形状对于不同的连接和不同的轮廓都是不相同的。

此外，为了试验我们是否能“制造”某些塑性流变，将图 8c 中的试样用手工方法向使用中等压力向上重新抛光。从图 8d 可以看出，层的形状没有变化，也观察不到发生过塑性流变，除了由于金导线太软，上面有一些脏东西（也许是嵌入的）。另一方面，还发现更值得注意的事情。抛光后，在导线连接的上部只能看到很少量的划痕，而且在光学显微镜下很难看到。因此，使用扫描电子显微镜（SEM）来观察，如图 9（注：原文中没有此图）所示，其中的小草图示出无划痕层的形状。从这一间接现象，我们可以认为这一层的硬度要高于金导线上部的硬度*。

如果我们更仔细地研究导线连接过程，我们又获得一个证据来证明无划痕区域是由于超声能和压力造成的加工硬化作用。(*注: 这一加工硬化层的厚度只有大约 10 微米。由于金本身是如此地软，在测定其硬度时，即使使用最小的试验力，也几乎不可能使压痕对角线长小于 10 微米)

检测截面显微组织的作用

检测截面显微组织对于常规质量控制和失效分析都是一项强有力的手段。通常情况下，在检测截面显微组织以前，先要进行无损检测。使用 X-射线、超声扫描、红外显微镜等手段可以在不破坏产品的条件下找出失效的部位。但是如果我们要深入探究失效的准确机制和根本原因，就需要检测截面显微组织。因此，通常把检测截面显微组织看作是失效分析的最后手段。

显微组织照片图集

结论

由于人们低估了显微试样制备对于电子工业产品的重要性，因而限制了它的发展和应用。本文的内容主要集中在显微试样制备的定性应用，以后我们还要探讨它在定量基础上的应用。

第二篇：集成电路(IC)封装的截面显微组织检验方法.

集成电路(IC)封装的截面显微组织检验方法 引言

电子学是工程学的一个重要分支, 它是一门关于为了有用的目的而对电子进行控制的学科。运用物理学的知识得知, 电子的流动可以在真空、气体、或液体中进行，也可以在固体中受限制地流动（半导体）、接近不受限制地流动（导体）、或完全不受限制地流动（超导体）。

当今, 电子产品正变得越来越复杂，工程技术人员总是力图将许多部件放在一个小小的“黑匣子”中。制造商总是想把大部分资金用在改善其生产设施，而只愿意留下很少一部分资金用于质量控制。最坏的情况是，大多数公司宁愿把他们的质量控制资金用于基本设备投资，例如购买新型扫描电子显微镜、透射电子显微镜，或是厄歇谱仪，只剩下很少一部分钱用来购买试样制备设备和消耗器材。一个众所周知的现象就是人们对试样制备的重要性一直不够重视。另一方面, 毫无疑问，最终产品的质量和可靠性取决于每个部件的性能。然而，这也总是电子工业的一个令人头痛的问题。对电子产品的截面进行金相检验是一种众所周知并通常广为接受的检验方法。

然而，大多数电子产品的金相技术人员可能面临的一个问题就是他们需要进行磨光和抛光的材料比预期的复杂和困难。他们也许从来没有学习过如何去处理多层基体材料，而他们在大学学习时只学过如何恰当地制备均匀的材料，例如钢、铜合金或铝合金。此外，他们还须面对设备很差的金相实验室，消耗器材的品种也很有限，并且使用所谓的“传统或常规方法”来制备先进的电子产品试样。

一般情况下，常规试样制备方法是从240#碳化硅砂纸开始，先进行磨成平面工序，接着使用600#、1200#砂纸，然后用0.3 μm 氧化铝进行粗抛光，以及0.05 μm 氧化铝在长绒毛织物上进行最终抛光，这样可获得光亮的表面。制备方法还可能因地而异，甚至还取决于实验室有哪些现成的消耗器材。当今，这种制备方法已经不适于用来制备先进材料。此外，他们也没有想到他们的试样是否好到足以和先进的显微镜或扫描电子显微镜相匹配。

在本文中，我们试图给出各种集成电路（IC）封装、引线连接，以及其它部件的试样制备方法。比较好的试样制备方法

我们的出发点是避免产生更多的损伤。截面显微组织检验对于电子工业的质量控制和失效分析是一个有用的手段。但是在试样制备过程中，有时不可避免地会对试样施加应力、振动，或使之受热。当我们使试样增加某些额外的损伤时，要区分它是原始缺陷还是试样制备过程中带来的将是困难的。切割

在切割样品以前，我们应当明确地知道，哪个目标区域是我们所要检验的，以及切割方向或取向。电子封装包括铜引线支架、复合成型材料、硅线夹、金导线、钎料。有些材料相当脆，使用高速切割机可能会带来更大的损伤。因此，使用Buehler 公司的ISOMETTM 型低切割机可以使切割损伤减至最小。除了切割机外，切割片的选用也非常重要。一般情况下，低浓度金刚石切割片(用LC 表示)适于切割硬而脆的材料，例如陶瓷、电子封装、半导体等，这是由于为了达到合理的切割速率，需要单颗金刚石磨料承受高负载。

图1 示出不同金刚石切割片中金刚石磨料的相对尺寸。图2 示出硅晶片切割表面的明视场显微组织照片。由图2c 可以看出，使用5LC 金刚石薄切割片可以获得最佳切割效果，但是在有些情况下，使用较细的磨料可能会使切割时间显著增长。为了切割IC 封装，10LC 系列切割片在合理的切割时间内能给出满意的结果。

(注: 数字5、10、15 是金刚石磨料颗粒的相对尺寸，不是实际尺寸，例如“5” 不代表5 微米)镶嵌

在电子产品试样制备中，镶嵌材料的选用也是一个重要的课题。毫无疑问，热镶嵌方法不适于电子产品试样。如果试样中含有某些脆性材料，例如硅线 夹或陶瓷电容等，当受到压力和热时就会开裂；另外，当试样受到重压力时 产生分层现象也并非不常见。

另一方面，当我们选用冷镶嵌材料时，以下几点准则对我们会有帮助：

（1）低峰值温度---为了避免引起热损伤。通常情况下，由于大多数电子产品试样对于受热相当敏感，因此我们不推荐使用峰值温度超过90°C 的镶嵌材料。另一方面，当我们将树脂与固化剂混合时，放热反应就开始了。热就会通过“连锁反应”连续产生。即使混合比例正确，如果二者的混合量太多，过热也会产生，它的粘度也会显著增加，镶嵌物将转为黄色并产生大量气泡。因此，镶嵌树脂混合物的体积不应超过150 毫升。

（2）低收缩（或劈裂）---冷镶嵌材料固化时会产生收缩。这时在镶嵌材料与试样之间会产生缝隙，在试样进行磨光时，一些磨料（例如砂纸上的碳化硅颗粒）就可能会嵌入此缝隙中，在下一道工序中，这些磨料颗粒又会被拖出而在试样表面上产生一条深划痕；另一种情况，如果镶嵌材料与IC 封装成型材料之间的粘合是如此地好，以至于IC 封装的成型材料会被拉出而在成型材料与硅晶片之间产生缝隙。这一情况有点看起来似乎有点不寻常，但是对于“薄”的IC 封装(例如BGA 或TSOP)，还是有可能产生的。如果这种情况的确发生，我们就无法断定它是原有的缺陷还是试样制备缺陷(参看图3)（3）低粘度---它有助于填充细孔、孔隙、或凹进区域。

（4）透明---操作者可以透过镶嵌树脂看到试样目标区域的准确位置。但是对于一些染色的或半透明镶嵌材料, 操作者必须估计应该磨到多深。对于关键试样, 例如用于失效分析的独一无二试样, 如果操作者磨光时超过目标点, 他们就会遇到很大的麻烦。

（5）低磨耗因子---这一术语相当不常见, 它的单位是每分钟去除的(镶嵌)材料, 用微米/分钟表示, 它在一定程度上与硬度有关。数值高意味着磨光或抛光时能去除更多的材料, 反之亦然。众所周知, 电子产品试样中既含有硬材料, 也含有软材料。在硬材料中有像陶瓷填料那样硬的材料，在软材料中有像钎料球那样软的材料。如果使用具有高磨耗因子的镶嵌材料，经过抛光后，在软材料外边缘周围将会出现过度的浮凸，这些区域在显微镜下将难于清晰聚焦。以下推荐三种用于电子产品试样的冷镶嵌材料：

图3 镶嵌缺陷

磨光和抛光

这是试样制备过程中最困难的部分。切割后在截面上可以看到一些划痕。但是磨光和抛光不仅是为了去除切割划痕，同时还要去除隐藏的损伤和变形。变形机制

一般说来，切割后产生的损伤有两种：

(1)塑性变形---产生于延性材料，例如铜、铝、锡锑合金。情况类似于硬度试验时产生的压痕，所不同的是，硬度压痕是点状缺陷，而划痕是线状缺陷。压痕附近区域也受到变形和应力的作用。这一隐藏的缺陷区不能代表材料的真实组织，因此应当通过磨光和抛光将其去除(参看图4a)(2)脆性破坏---产生于脆性材料，例如陶瓷、硅晶片等。其表面形成一些凹坑和裂纹。对于陶瓷封装，出现凹坑是一种良好的征兆，表示我们可以进行到下一道工序。如果凹坑的尺寸变得越来越小，表明我们正在去除损伤层。由于陶瓷封装是用烧结方法生产的，孔隙和孔洞就是原始组织的一部分。如果孔隙或凹坑的尺寸在重复同一工序数次后仍旧不变，这就意味着损伤层已经去除，我们就可以进行下一道工序了(参看图4b)

有趣的分类方法

PGA(栅格阵列接脚), C-DIP(双列直插式陶瓷封装), LCC(无引线芯片架),TSOP(薄小外型封装), QFP(四方扁平封装), BGA(球栅阵列接脚)… 诸如此类为数众多的缩写术语和封装类型往往会使外行人感到迷惑。但是对于电子产品试样制备方法来说，我们只有两种类型：薄封装和厚封装。薄封装意味着在集成电路（IC）中使用的成型材料不太多，通常其体积分数小于30%。如果成型材料的体积分数超过30%，这种IC 封装就称为厚封装。铜引线支架、硅晶片、晶片连接材料、钎料等的磨光并不太困难。但是成型材料总是会给我们带来困难，这种材料中包含环氧树脂基体、氧化铝或氧化硅填料，这些填料是硬而脆的。试样磨光时，成型材料将在几分钟内把碳化硅砂纸磨耗掉。破碎的磨料不再具有尖锐的棱角，失去了去除材料的能力；更有甚者，过度的磨光还会使环氧树脂基体松弛，造成填料颗粒脱落并在试样与SiC 砂纸之间滚动，造成一些“点状”划痕。

更坏的情况是，破碎的磨料颗粒具有负迎角，遇到延性材料时很快就会变钝，不能起切割的作用，反而会与试样表面产生“磨蹭”，使试样表面变得光亮。不内行的人看起来，可能会误认为试样表面的磨光有了进展。实际上，总的残余损伤、变形、和应力反而增加了，我们将要看到的组织不再是正确的。由于大多数人对于成型材料的质量并不感兴趣，但是它的确会对质量检验过程带来麻烦。在讨论集成电路封装的磨光和抛光以前。首先应当明确以下两点：（1）不要期望能够将所有的划痕去除

在高度不均匀的封装材料中，当硬材料中的划痕去除后，软材料中又会形成少量划痕，去除这些划痕是非常困难的。即使绝大部分区域都制备得相当完美，在金引线上还会有少量细划痕，可以在高放大倍数的显微镜下看到。

（2）不要期望能得到一个完美的平坦表面

封装材料的硬度范围非常宽广，可以从50HV 直到数百HV。软材料去除得较快，但是硬材料的去除速率却相当慢，因此不可避免地会产生一定的浮凸。厚封装的制备方法

注: 可以将2-3 %的氨水和过氧化氢与Mastermet 2 混合以提高抛光效果 半自动磨光/抛光机可用来制备IC 封装试样，磨光和抛光参数可以输入到机 器中。

使用上述方法开始时，可以用600# SiC 砂纸将试样磨到接近目标区。尽管我 们曾经提到过，SiC 砂纸对于去除成型材料并不那么有效，但是如果我们在 切割试样时，距离目标区能够准确到2 mm，所需去除的材料就不太多了，一 般情况下，一张600# SiC 砂纸足以完成此项任务。

对于厚封装，经过600#砂纸工序后，由于成型材料的体积分数较高，如果使用800/1200 号的SiC 砂纸继续磨光，成型材料中的氧化硅或氧化铝填料就会迅速将砂纸磨耗掉。这时就可以使用一种叫做Texmet 的多孔性磨光织物，它具有比较硬的表面并含有许多小孔，与之配合使用的是15μm 金刚石悬浮液，可以非常有效地去除硅晶片上的“碎裂损伤”并足以有效地磨去成型材料中的陶瓷填料。目前尚不清楚这种磨光织物工作的详细机制，但是从它的结构，我们可以设想金刚石磨料的颗粒可以从一个孔隙滚向另一个孔隙，当它从织物表面滚过时，会对试样产生直接的切割作用（参看图5）。这可能就是划痕的形貌从“碎裂损伤”转为“线性划痕”的原因。

经过了15μm 工序，可以使用Texmet 2500 型织物, 与之配合的是9μm 金刚 石悬浮液，这种织物与Texmet 1500 型织物类似，具有优异的保持夹杂物的 能力，但是前者更硬一些，因此可以避免过早产生浮凸。

最终抛光阶段可以使用Mastertex 型织物，这是一种短绒毛织物。长绒毛织物 容易产生严重的浮凸，试样与织物表面的摩擦力也较高，因此夹杂脱落的机 率也较高，尽管使用它可以获得比较光亮的表面。至于抛光悬浮液，二氧化 硅要比氧化铝粉末（悬浮液）的效果好。当大多数人声称，氧化铝是最好的 最终抛光介质，他们似乎忘记了，我们所使用的磨料应当比试样本身硬。成 型材料中的填料、硅晶片的硬度高于氧化铝颗粒的硬度，操作者必须花费更 长的时间来去除前一道工序的划痕，但是与此同时却造成了严重的浮凸。

“厚”封装的导线连接

图6c 用9 微米金刚石磨料在Texmet 2500 织物上磨光后, 200x

图7b 图6e 右图的导线连接, 1000x(注: 在白色连接衬垫与金导线之间的灰色区域为金-铝金属间化合物层)薄封装的制备方法

注: 可以将2-3 %的氨水和过氧化氢与Mastermet 2 混合以提高抛光效果 与厚IC 封装试样的制备方法相比较，只有很少的变化。在600# SiC 砂纸后，使用800#和1200#号SiC 砂纸，这是由于薄封装试样中的成型材料对磨光效 率的影响不太大，因此可以使用粒度较细的SiC 砂纸，以获得良好的平整性 并且可以将前一道工序的绝大部分划痕去除。磨光/抛光机

大多数有经验的金相技术人员声称，他们用双手可以比半自动机器制备出质 量更好的试样。这是一个可以争论十天的议题，即用哪一种方法制备试样更 好。然而，没有多少金相技术人员可以告诉你，用手可以对试样施加多少牛 顿的力，也许他们会说，大约有13 牛顿。如果你用大拇指按一下弹簧秤，你 就会发现13 牛顿的力并不如你所想象的那样轻。不同的金相技术人员对试样 施加的压力不尽相同，即使是同一位金相技术人员，对于相同试样的同一道 工序，他（或她）对试样施加的压力每天也不会相同。因此，半自动机器的 一个很大的优点就是每一道工序的压力都可以精确地进行调整。

另一方面，不同的试样需要磨去多深并不相同，因此电子产品试样应当采用 单独加载方式，这种加载方式具有灵活性，可以从试样夹持器中取出其中任 意一块试样而不会影响其它试样。

所有的工程师和金相技术人员都知道，当电动机工作时，它不仅在转动，还 会产生振动。我们用电动机来驱动磨光/抛光机的转盘。当我们在制备试样时，除了有转盘的转动动作外，振动还会使试样受到一个随机向上的力，这时试 样中的夹杂产生脱落的机会就会大得多。因此，比较重的机器可以提高其稳 定性并有助于降低振动的振幅。

此外，电动机与转盘之间可以采用皮带轮或齿轮箱连接。多数人认为，皮带

轮是一种老式设计，齿轮箱则更先进。但是他们忘记了，来自电动机的振动可以通过齿轮箱传递到转盘，特别是当齿轮受到磨损、丧失其精度时。因此，尽管皮带轮看起来不那么先进，它的使用性能却优于齿轮箱。自动抛光头的设计也会影响试样制备结果。对它的要求和对抛光机机座的要求相似，即良好的稳定性并没有抖动。使用强度高的钢支架来制造抛光头可以获得良好的稳定性，气动制动器可以用来将抛光头与基座锁定以避免产生抖动。

白色直箭头表示加在试样上的压力;白色弯曲箭头表示转盘与抛光头的转动动作;红色十字箭头表示振动和抖动动作

它看起来应当是什么样子？

当我们将试样制备完毕后，我们对自己提出的问题首先是，这是真实组织吗？多数人认为，金属间化合物层应当具有完美的外形、非常平行、没有空洞、没有间隙。金属间化合物层的任何缺失和不连续都是由于试样制备技术不好造成的，或者是由于半自动机器功率太大，使得一部分金属间化合物脱落，因此机器并不能取代有经验技术人员的工作，技艺要比机器更为重要。如果人们看一下图7a 和图7b, 他(她)可能会得出结论，即金属间化合物层呈不连续状。但是如果我们使用与薄封装试样的类似方法来制备另一块BGA 试样，如图8a 至8d 所示，你将会发现，认为这是试样制备不好造成的结论下得过早。

从图8a 导线连接的外边缘可以看出,此处轮廓看不到金属间化合物层。图8b中，另一试样的导线连接更向内部分，可以看到一层厚度非常均匀的金属间化合物层，其形状相当完整。到了图8c，如果再往深磨下去，金属间化合物层就不再象图8b 所示的那样完整，有些区域呈不连续状，厚度也不那么均匀。有人可能会认为金属间化合物产生了塑性流变并脱落，使其厚度不均匀。然而，根据从一点得出结论认为试样制备不好也不公平。我们是用相同的方法在同一台设备上制备从图8a 至图8c 所示的试样，如果的确发生了塑性流变，那么图8b 中的试样也应当会发生，其厚度就不会象我们所看到的那样均匀。此外，象图7a 和图7b 所示的导线连接分别是图6e 左侧和右侧的导线连接。这两个导线连接彼此相邻，并且使用相同的导线连接设备来制作这个IC，如果发生了塑性流变和脱落，至少金属间化合物层的形状应当是相似的。然而，二者的形状却很不相同。从这一事实我们可以推测，金属间化合物层的厚度和形状对于不同的连接和不同的轮廓都是不相同的。此外，为了试验我们是否能“制造”某些塑性流变，将图8c 中的试样用手工方法向使用中等压力向上重新抛光。从图8d 可以看出，层的形状没有变化，也观察不到发生过塑性流变，除了由于金导线太软，上面有一些脏东西（也许是嵌入的）。另一方面，还发现更值得注意的事情。抛光后，在导线连接的上部只能看到很少量的划痕，而且在光学显微镜下很难看到。因此，使用

扫描电子显微镜（SEM）来观察，如图9（注：原文中没有此图）所示，其中的小草图示出无划痕层的形状。从这一间接现象，我们可以认为这一层的硬度要高于金导线上部的硬度*。如果我们更仔细地研究导线连接过程，我们又获得一个证据来证明无划痕区域是由于超声能和压力造成的加工硬化作用。(*注: 这一加工硬化层的厚度只有大约10 微米。由于金本身是如此地软，在测定其硬度时，即使使用最小的试验力，也几乎不可能使压痕对角线长小于10 微米)

检测截面显微组织的作用

检测截面显微组织对于常规质量控制和失效分析都是一项强有力的手段。通常情况下，在检测截面显微组织以前，先要进行无损检测。使用X-射线、超声扫描、红外显微镜等手段可以在不破坏产品的条件下找出失效的部位。但是如果我们要深入探究失效的准确机制和根本原因，就需要检测截面显微组织。因此，通常把检测截面显微组织看作是失效分析的最后手段。显微组织照片图集

结论

由于人们低估了显微试样制备对于电子工业产品的重要性，因而限制了它的发展和应用。本文的内容主要集中在显微试样制备的定性应用，以后我们还要探讨它在定量基础上的应用。

第三篇：IC封装的材料和方法

IC封装的材料和方法 ——封装设计回顾

路（IC）在电子学金字塔中的位置既是金字塔的尖顶又是金字塔的基座。说它同时处在这两种位置都有很充分的根据。从电子元器件（如晶体管）的密度说，IC代表了电子学的尖端。但是IC又是一个起始点，是一种基本结构单元，是组成我们生活中大多数电子系统的基础。同样，IC不仅仅是单块芯片或构，IC的种类千差万别（模拟电路、数字电路、射频电路、传感器等），因而对于封装的需求和要求也各不相同。本文对IC封装技术做了全面的回顾，以式介绍了制造这些不可缺少的封装结构时用到的各种材料和工艺。的物理结构、应用领域、I/O数量差异很大，但是IC封装的作用和功能却差别不大，封装的目的也相当的一致。作为“芯片的保护者”，封装起到了好几个来主要有两个根本的功能：1)保护芯片，使其免受物理损伤；2)重新分布I/O，获得更易于在装配中处理的引脚节距。封装还有其他一些次要的作用，比如于标准化的结构，为芯片提供散热通路，使芯片避免产生α粒子造成的软错误，以及提供一种更方便于测试和老化试验的结构。封装还能用于多个IC的互用引线键合技术等标准的互连技术来直接进行互连。或者也可用封装提供的互连通路，如混合封装技术、多芯片组件（MCM）、系统级封装（SiP）以及体积小型化和互连(VSMI)概念所包含的其他方法中使用的互连通路，来间接地进行互连。

电子机械系统(MEMS)器件和片上实验室（lab-on-chip）器件的不断发展，封装起到了更多的作用：如限制芯片与外界的接触、满足压差的要求以及满足化境的要求。人们还日益关注并积极投身于光电子封装的研究，以满足这一重要领域不断发展的要求。最近几年人们对IC封装的重要性和不断增加的功能的大的转变，IC封装已经成为了和IC本身一样重要的一个领域。这是因为在很多情况下，IC的性能受到IC封装的制约，因此，人们越来越注重发展IC封新的挑战。

家族

很多方法对IC封装进行分类，但是IC封装主要可以通过其基本结构的不同进行分类和定义。根据这一标准，IC封装的两个主要类别是引线框架式封装和还可以将后者进一步细分为有机层压基板材料和陶瓷基板材料。现在还出现了一种封装类型，它着眼于在圆片上进行封装，被称作为圆片级封装（WLP）的表面进行，这样就能制成真正意义上的芯片尺寸封装。

了封装的基本结构之后，继续介绍下一级互连中的封装技术。比如，以引线框架和双列直插封装(DIP)为代表的许多传统IC封装，用于针脚插入型焊接装阵列（PGA）为代表的其他形式的封装可插在插孔中。还有一些，如以四方扁平封装(QFP)、无引脚引线框架封装和面积接近芯片面积的四方扁平无引脚封装的柔性引脚引线框架封装，则用于表面贴装技术（图1）。

图1.IC封装有着许多种尺寸、形状和引脚数量，以满足IC和系统不同的要求。

QFP和QFN为代表的四周引脚封装，还有平面阵列封装。由于平面阵列封装本身具有良好的处理高I/O数和管理I/O端分布的能力，而同时又不会降低平面阵列的方法来形成IC封装的I/O已经变得越来越普及。球栅阵列封装（BGA）就是平面阵列封装的典型代表。正是由于这些优势，BGA的身影出现寸芯片、圆片级封装到拥有数千个I/O的大尺寸IC的各个应用领域。由于已经有了制造有机层压基板的划算的大型制造设备，所以BGA封装通常采用这种装还经常被用于不断成长的叠层芯片、多芯片和叠层封装结构之中。多芯片封装被认为是一种有可能替代芯片上系统(SOC)的可行的解决方案。现在还日阶梯形封装和双面互连概念的新的封装形式（图2）。

图2.不同寻常的BGA封装结构的示意图（由SiliconPipe公司提供）。

材料和封装技术回顾

些各种各样的IC封装时用到的材料十分重要。它们的物理性质、电学性质和化学性质构成了封装的基础，并会最终影响到封装性能的极限。引线框架封装装结构的物理性质有显而易见的差异；然而，相对于这两种封装各不相同的材料性质，人们对于封装性能要求却基本一致。进行一次对于封装组成要素逐会有助于展现封装中选择的多样性和性能需求的复杂性。

乎逻辑的次序，理应从引线框架材料开始讲起，这是因为使用引线框架的产品仍然在IC封装中占据主导地位。引线框架主要用于引线键合互连的芯片。能表面处理层，如银或金，被镀在一个被称为“内部引线键合区”的区域上。这道工艺采用了局部镀膜方法。由于贵金属很难同塑封料结合，所以这道工艺成本封装中的引线框架的金属材料一般根据封装的要求在几种材料中选取一种。对于陶瓷封装，一般选择合金42或Iconel合金作为引线框架材料，因为这些料基板的热膨胀系数（CTE）相匹配。因为陶瓷材料的脆性的缘故，CTE匹配对于陶瓷材料很重要。但是，在表面贴装元件的最后的装配中，根据尺寸的材料会对可靠性产生负面影响。这是因为这些低CTE材料与大多数的标准的PCB基板的CTE产生失配。虽然高模量、低CTE的金属材料作为引线框架材陶瓷封装和塑料DIP封装中表现良好，但是在表面贴装塑料封装时，铜是一种更好的引线框架材料。因为铜更加柔软，能够更好地保护焊点。铜还具有电点。

业界要面对日益迫近的欧洲新标准的挑战，因此对于下一级组装来说引脚表面处理技术显得日益重要。这一问题在过去几年之中已经成为了无数论文的主寻找一种长久以来一直使用着的且其性质已为人所熟悉的铅锡焊料的替代物。由于未来的供应商面临着激烈的市场竞争，所以并不会存在一个单一的解决的几年中，人们很有可能对到底采用何种材料作为引线表面处理材料会更加困惑。

接材料的作用是将芯片固定在衬底之上。看上去是很简单的事情，但是对此的要求视应用领域的不同而各不相同。在大多数情况下，芯片粘接用于芯片面合封装。这种材料要能够导热，在有些时候还要能够导电。为了避免在芯片上产生热积存，芯片粘接工艺应该保证在粘接材料中没有空洞。随着芯片功耗这一点会变得越加重要。

接材料是液态材料或薄膜材料。它们被设计成不会脱气，因为任何脱气产物重新沉积在焊盘上都会降低引线键合的质量。芯片粘接材料的还起着应力缓冲以防止芯片由于与基板的CTE失配而产生断裂。如果选取的芯片粘接材料合适，就能够保证在芯片尺寸封装（CSP）中在芯片下面重新分布的I/O的可靠的芯片粘接材料还用于倒装焊互连中。在这种应用中，IC通常有凸点，而粘附层中分布有导电颗粒。这种类型的芯片粘接材料也被称作各向异性导电胶。引线键合封装。在引线键合技术中，主要有三种焊接技术：热压焊、热超声球焊和室温超声楔焊。但只有后两种焊接技术现在仍然在被广泛采用。在热超用金丝。铜丝是另外一种可用的材料，但是需要在富含氮气的环境下进行焊接。铝丝则常用在低成本的楔焊中。

板材料可以替代引线框架用于IC封装。它经常出现在I/O数很多或者对性能要求很高的封装中。从上世纪70年代末开始，基板应用在板上芯片（chip-on-际上，当仔细观察板上芯片时，你会清楚地发现它包含有封装的所有基本元素，可以说它根本上是“现场封装”。层压基板封装结构现在仍在使用中，并且是要的IC封装手段。它可以作为厚膜陶瓷基板和薄膜陶瓷基板的一种低成本的替代品。新型的高温有机层压基板受到人们的青睐，不仅因为它们的成本很低电学性能也更加优越（如较低的介电常数）。

图3.各种不同类型的封装有着一些共同的特点。封装的重点就是进行密封并将输入输出端重新安排成一个更加有用的结构。

是IC封装材料中的最后一个组成部分。引线框架主要重新分配了具有精细引脚节距的芯片I/O，而塑封料则具有另外的作用。它的主要作用就是保护芯片线免受物理损害和外界环境的不利影响。塑封料的使用一定要谨慎而精确，以免产生引线偏移（冲丝），从而造成引线间的短路。

中有三种主要的塑封料。第一种是环氧树脂和环氧树脂混合物。作为结构工程领域中常用的树脂材料，环氧树脂也是如今最为常见的一种有机树脂塑封料有良好的综合性能和热性能，而且成本相对较低。

材料是IC封装中另一种常用的塑封料。尽管硅树脂的制造工艺和固化工艺同有机树脂的相似，但是由于硅树脂是含硅的，而不是含碳的，所以它们不能被脂。硅树脂有两个主要的种类：溶剂型硅树脂和室温下可硫化的（RTV）硅树脂。按照硅树脂种类的不同，它们的固化机理也不相同。RTV可以通过暴露下（室内的湿度）或者加入催化剂来进行固化。相反，溶剂型硅树脂常通过加热使溶剂蒸发来进行固化。硅树脂在一定温度范围内(从-65℃到150℃)是柔得它在需要柔性材料的芯片尺寸封装（CSP）中受到青睐。

种基本塑封料是聚酰亚胺。聚酰亚胺在IC封装中用作塑封料并不多见。它常用于芯片粘接之中。聚酰亚胺拥有的高温性能使其能够在高温环境中得到应用盟法规规定要采用一种新材料来替代传统的焊料，塑封料现在正面临着要与新焊料相匹配的问题。能够满足欧盟法律规定的高锡含量的焊料对高温有着严就导致了其对于湿度更高的敏感性。根据电子工程设计发展联合会议（JEDEC）中对湿度敏感性的规定，现在大多数的材料在这个指标上低了两个等级。更长时间的预烘焙以除去湿气来防止爆米花开裂现象或残留湿气在回流时爆炸性地外泄。

表1 IC封装中使用的材料的列表。请注意各种基本类型的IC封装大都采用了同样的材料

顾着重揭示了IC封装技术在电子产业中所发挥的重要作用，并论证了IC封装在电子系统设计领域中所处的无可辩驳的重要地位。随着I/O数量的增加和的不断提高，可供选择的封装类型也越来越多，为那些十分困难的问题提供了解决方案。但它也是对那些寻求单一标准的努力的一种诅咒。可以确切预见天标准会变得不再那么重要，尤其在IC、封装和基板一体化设计的概念变得普及之后更是如此。虽然客户定制化设计会变得更加常见，但是用于制造电子重要的具有纽带性质的封装产品的工艺和材料却会相对地保持稳定，只有那些能够创造巨大效益的研发才能被IC封装技术所接受。

oseph Fjelstad, SiliconPipe公司

半导体封装技术向高端演进 导体器件有许多封装形式，按封装的外形、尺寸、结构分类可分为引脚插入型、表面贴装型和高级封装三类。从DIP、SOP、QFP、PGA、BGA到CSP再到SI代比一代先进。总体说来，半导体封装经历了三次重大革新：第一次是在上世纪80年代从引脚插入式封装到表面贴片封装，它极大地提高了印刷电路板上第二次是在上世纪90年代球型矩阵封装的出现，满足了市场对高引脚的需求，改善了半导体器件的性能；芯片级封装、系统封装等是现在第

新的产物，其目的就是将封装面积减到最小。

级封装实现封装面积最小化

片级封装CSP。几年之前封装本体面积与芯片面积之比通常都是几倍到几十倍，但近几年来有些公司在BGA、TSOP的基础上加以改进而使得封装本体面积与逐步减小到接近1的水平，所以就在原来的封装名称下冠以芯片级封装以用来区别以前的封装。就目前来看，人们对芯片级封装还没有一个统一的定义，装本体面积与芯片面积之比小于2的定为CSP，而有的公司将封装本体面积与芯片面积之比小于1.4或1.2的定为CSP。目前开发应用最为广泛的是FBGA要用于内存和逻辑器件。就目前来看，CSP的引脚数还不可能太多，从几十到一百多。这种高密度、小巧、扁薄的封装非常适用于设计小巧的掌上型消费类封装具有以下特点：解决了IC裸芯片不能进行交流参数测试和老化筛选的问题；封装面积缩小到BGA的1/4至1/10；延迟时间缩到极短；CSP封装的内以通过PCB板散热，还可以从背面散热，且散热效率良好。就封装形式而言，它属于已有封装形式的派生品，因此可直接按照现有封装形式分为四类：框硬质基板封装形式、软质基板封装形式和芯片级封装。

芯片模块MCM。20世纪80年代初发源于美国，为解决单一芯片封装集成度低和功能不够完善的问题，把多个高集成度、高性能、高可靠性的芯片，在高密板上组成多种多样的电子模块系统，从而出现多芯片模块系统。它是把多块裸露的IC芯片安装在一块多层高密度互连衬底上，并组装在同一个封装中。它样属于已有封装形式的派生品。

芯片模块具有以下特点：封装密度更高，电性能更好，与等效的单芯片封装相比体积更小。如果采用传统的单个芯片封装的形式分别焊接在印刷电路板上布线引起的信号传输延迟就显得非常严重，尤其是在高频电路中，而此封装最大的优点就是缩短芯片之间的布线长度，从而达到缩短延迟时间、易于实现目的。WLCSP,此封装不同于传统的先切割晶圆，再组装测试的做法，而是先在整片晶圆上进行封装和测试，然后再切割。它有着更明显的优

先是工艺大大优化，晶圆直接进入封装工序，而传统工艺在封装之前还要对晶圆进行切割、分类；所有集成电路一次封装，刻印工作直接在晶圆上进行，完成，有别于传统组装工艺；生产周期和成本大幅下降，芯片所需引脚数减少，提高了集成度；引脚产生的电磁干扰几乎被消除，采用此封装的内存可以的频率，最大容量可达1GB，所以它号称是未来封装的主流。它的不足之处是芯片得不到足够的保护。

面贴片封装降低PCB设计难度

面贴片封装是从引脚直插式封装发展而来的，主要优点是降低了PCB电路板设计的难度，同时它也大大降低了其本身的尺寸大小。用这种方法焊上去的芯专用工具是很难拆卸下来的。表面贴片封装根据引脚所处的位置可分为：Single-ended(引脚在一面)、Dual(引脚在两边)、Quad(引脚在四边)、Bottom(引A(引脚排成矩阵结构)及其他。Single-ended。此封装形式的特点是引脚全部在一边，而且引脚的数量通常比较少。它又可分为：导热型，像常用的功率个引脚排成一排，其上面有一个大的散热片；COF是将芯片直接粘贴在柔性线路板上(现有的用Flip-Chip技术)，再经过塑料

成，它的特点是轻而且很薄，所以当前被广泛用在液晶显示器(LCD)上，以满足LCD分辨率增加的需要。其缺点一是Film的价格很贵，二是贴片机的价格l。此封装形式的特点是引脚全部在两边，而且引脚的数量不算多。它的封装形式比较多，又可细分为SOT、SOP、SOJ、SSOP、HSOP及其他。

系列主要有SOT-

23、SOT-223、SOT25、SOT-

26、SOT323、SOT-89等。当电子产品尺寸不断缩小时，其内部使用的半导体器件也必须变小，更小的半导体产品能够更小、更轻、更便携，相同尺寸包含的功能更多。SOT封装既大大降低了高度，又显著减小了PCB占用空间。

尺寸贴片封装SOP。飞利浦公司在上世纪70年代就开发出小尺寸贴片封装SOP，以后逐渐派生出SOJ(J型引脚小外形封装)、TSOP(薄小外形封装)、VSOP(、SSOP(缩小型SOP)、TSSOP(薄的缩小型SOP)及SOT(小外形晶体管)、SOIC(小外形集成电路)等。SOP引脚数在几十个之内。

型小尺寸封装TSOP。它与SOP的最大区别在于其厚度很薄，只有1mm，是SOJ的1/3；由于外观轻薄且小，适合高频使用。它以较强的可操作性和较高的可界，大部分的SDRAM内存芯片都是采用此TSOP封装方式。TSOP内存封装的外形呈长方形，且封装芯片的周围都有I/O引脚。在TSOP封装方式中，内存颗引脚焊在PCB板上的，焊点和PCB板的接触面积较小，使得芯片向PCB板传热相对困难。而且TSOP封装方式的内存在超过150MHz后，会有很大的信号干。

形引脚小尺寸封装SOJ。引脚从封装主体两侧引出向下呈J字形，直接粘着在印刷电路板的表面，通常为塑料制品，多数用于DRAM和SRAM等内存LSI电路是DRAM。用SOJ封装的DRAM器件很多都装配在SIMM上。引脚中心距1.27mm，引脚数从20至40不等。

边引脚扁平封装QFP。QFP是由SOP发展而来，其外形呈扁平状，引脚从四个侧面引出，呈海鸥翼(L)型，鸟翼形引脚端子的一端由封装本体引出，而另一在同一平面上。它在印刷电路板(PWB)上不是靠引脚插入PWB的通孔中，所以不必在主板上打孔，而是采用SMT方式即通过焊料等贴附在PWB上，一般在主计好的相应管脚的焊点，将封装各脚对准相应的焊点，即可实现与主板焊接。因此，PWB两面可以形成不同的电路，采用整体回流焊等方式可使两面上搭载一次键合完成，便于自动化操作，实装的可靠性也有保证。这是目前最普遍采用的封装形式。

种封装引脚之间距离很小、管脚很细，一般大规模或超大规模集成电路采用这种封装形式。其引脚数一般从几十到几百，而且其封装外形尺寸较小、寄生合高频应用。该封装主要适合用SMT表面安装技术在PCB上安装布线。但是由于QFP的引线端子在四周布置，且伸出PKG之外，若引线间距过窄，引线过免在制造及实装过程中发生变形。当端子数超过几百个，端子间距等于或小于0.3mm时，要精确地搭载在电路图形上，并与其他电路组件一起采用再流焊，难度极大，致使价格剧增，而且还存在可靠性及成品率方面的问题。采用J字型引线端子的PLCC等可以缓解一些矛盾，但不能从根本上解决QFP的上述衍生出来的封装形式还有LCCC、PLCC以及TAB等。

封装的基材有陶瓷、金属和塑料三种。从数量上看，塑料封装占绝大部分，当没有特别表示出材料时，多数情况为塑料QFP。塑料QFP是最普及的多引脚LS装的缺点是：当引脚中心距小于0.65mm时，引脚容易弯曲。为了防止引脚变形，现已出现了几种改进的QFP品种。

料四边引脚扁平封装PQFP。芯片的四周均有引脚，其引脚数一般都在100以上，而且引脚之间距离很小，管脚也很细，一般大规模或超大规模集成电路采式。用这种形式封装的芯片，必须采用表面安装设备技术(SMT)将芯片边上的引脚与主板焊接起来。PQFP封装适用于SMT表面安装技术在PCB上安装布线，它具有操作方便、可靠性高、芯片面积与封装面积比值较小等优点。

引脚的塑料芯片载体PLCC。它与LCC相似，只是引脚从封装的四个侧面引出，呈丁字形，是塑料制品。引脚中心距1.27mm，引脚数从18到84。J形引脚QFP容易操作，但焊接后的外观检查较为困难。它与LCC封装的区别仅在于前者用塑料，后者用陶瓷，但现在已经出现用陶瓷制作的J形引脚封装和用塑脚封装。

引脚芯片载体LCC或四侧无引脚扁平封装QFN。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。由于无引脚，贴装占有面积比QFP小，高，它是高速和高频IC用封装。但是，当印刷基板与封装之间产生应力时，在电极接触处就不能得到缓解，因此电极触点难于做到QFP的引脚那样多，一般右。材料有陶瓷和塑料两种，当有LCC标记时基本上都是陶瓷QFN，塑料QFN是以玻璃环氧树脂为基板基材的一种低成本封装。

型矩阵封装BGA。BGA封装经过十几年的发展已经进入实用化阶段，目前已成为最热门的封装。

着集成电路技术的发展，对集成电路的封装要求越来越严格。这是因为封装关系到产品的性能，当IC的频率超过100MHz时，传统封装方式可能会产生所Cross-Talk Noise"现象，而且当IC的管脚数大于208脚时，传统的封装方式有其难度。因此，除使用QFP封装方式外，现今大多数的高脚数芯片皆转而使GA一出现便成为CPU、高引脚数封装的最佳选择。BGA封装的器件绝大多数用于手机、网络及通信设备、数码相机、微机、笔记本计算机、各类平板显示器等高档消费市场。

封装的优点有：1.输入输出引脚数大大增加，而且引脚间距远大于QFP，加上它有与电路图形的自动对准功能，从而提高了组装成品率；2.虽然它的功耗可控塌陷芯片法焊接，它的电热性能从而得到了改善，对于集成度很高和功耗很大的芯片，采用陶瓷基板，并在外壳上安装微型排风扇散热，从而可达到靠工作；3.封装本体厚度比普通QFP减少1/2以上，重量减轻3/4以上；4.寄生参数减小，信号传输延迟小，使用频率大大提高;5.组装可用

接，可靠性高。

封装的不足之处：BGA封装仍与QFP、PGA一样，占用基板面积过大；塑料BGA封装的翘曲问题是其主要缺陷，即锡球的共面性问题。共面性的标准是为提高BGA封装的特性，应研究塑料、粘片胶和基板材料，并使这些材料最佳化。同时由于基板的成本高，而使其价格很高。

型球型矩阵封装Tiny-BGA。它与BGA封装的区别在于它减少了芯片的面积，可以看成是超小型的BGA封装，但它与BGA封装比却有三大进步：由于封装本高印刷电路板的组装密集度；芯片与基板连接的路径更短，减小了电磁干扰的噪音，能适合更高的工作频率；具有更好的散热性能。

型球型矩阵封装mBGA。它是BGA的改进版，封装本体呈正方形，占用面积更小、连接短、电气性能好、不易受干扰，所以这种封装会带来更好的散热及超成本极高。

入式封装主要针对中小规模集成电路

脚插入式封装。此封装形式有引脚出来，并将引脚直接插入印刷电路板中，再由浸锡法进行波峰焊接，以实现电路连接和机械固定。由于引脚直径和间距故印刷电路板上的通孔直径、间距乃至布线都不能太细，而且它只用到印刷电路板的一面，从而难以实现高密度封装。它又可分为引脚在一端的封装形式、引脚在两端的封装形式(Double ended)和引脚矩阵封装(Pin Grid Array)。

脚在一端的封装形式大概又可分为三极管的封装形式和单列直插封装形式。

型的三极管引脚插入式封装形式有TO-92、TO-126、TO-220、TO-251、TO-263等，主要作用是信号放大和电源稳压。

列直插式封装SIP。引脚只从封装的一个侧面引出，排列成一条直线，引脚中心距通常为2.54mm，引脚数最多为二三十，当装配到印刷基板上时封装呈侧人之处在于只占据很少的电路板面积，然而在某些体系中，封闭式的电路板限制了SIP封装的高度和应用，加上没有足够的引脚，性能不能令人满意。多，它的封装形状还有ZIP和SIPH。

脚在两端的封装形式大概又可分为双列直插式封装、Z形双列直插式封装和收缩型双列直插式封装等。

列直插式封装DIP。绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过100。DIP封装的芯片有两排引脚，分布于两侧，且呈直线平行距为2.54mm，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。此封装的芯片在从芯片插座别小心，以免损坏管脚。它的封装结构形式有：多层陶瓷双列直插式DIP、单层陶瓷双列直插式DIP、引线框架式DIP等。此封装具有以下特点：1.适合在B)上穿孔焊接，操作方便。2.芯片面积与封装面积之间的比值较大，故体积也较大。3.除其外形尺寸及引脚数之外，并无其他特殊要求。带散热片的双列PH主要是为功耗大于2W的器件增加的。

形双列直插式封装ZIP。它与DIP并无实质区别，只是引脚呈Z状排列，其目的是为了增加引脚的数量，而引脚的间距仍为2.54mm。

形双列直插式封装CZIP与ZIP外形一样，只是用陶瓷材料封装。

缩型双列直插式封装SKDIP。形状与DIP相同，但引脚中心距为1.778mm小于DIP(2.54mm)，引脚数一般不超过100，材料有陶瓷和塑料两种。

脚矩阵封装PGA。它是在DIP的基础上，为适应高速度、多引脚化(提高组装密度)而出现的。此封装其引脚不是单排或双排，而是在整个平面呈矩阵排布，有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列，与DIP相比，在不增加引脚间距的情况下，可以按近似平方的关系提高引脚数。的多少，可以围成2圈-5圈，其引脚的间距为2.54mm，引脚数量从几十到几百。

封装具有以下特点：1.插拔操作更方便，可靠性高;2.可适应更高的频率;3.如采用导热性良好的陶瓷基板，还可适应高速度、大功率器件要求;4.由于此伸出的引脚，一般采用插入式安装而不宜采用表面安装;5.如用陶瓷基板，价格又相对较高，因此多用于较为特殊的用途。它又分为陈列引脚型和表面贴装列引脚型PGA。是插装型封装，其底面的垂直引脚呈陈列状排列。封装材料基本上都采用多层陶瓷基板(在未专门表示出材料名称的情况下，多数为陶瓷P大规模逻辑LSI电路，成本较高。引脚中心距通常为2.54mm，引脚数从几十到500左右，引脚长约3.4mm。为了降低成本，封装基材可用玻璃环氧树脂印也有64～256引脚的塑料PGA。

面贴装型PGA。在封装的底面有陈列状的引脚，其长度从1.5mm到2.0mm。贴装采用与印刷基板碰焊的方法，因而也称为碰焊PGA。因为引脚中心距只有1型PGA小一半，所以封装本体可制作小一些，而引脚数比插装型多(250～528)，是大规模逻辑LSI用的封装形式。封装的基材有多层陶瓷基板和玻璃环氧，以多层陶瓷基材制作的封装已经实用化。

机管引脚矩阵式封装OPGA。这种封装的基底使用的是玻璃纤维，类似印刷电路板上的材料。此种封装方式可以降低阻抗和封装成本。