pld实验报告

第一篇：pld实验报告

数字系统设计与PLD应用实验报告

041010204 欧阳琼

一、实验目的

1、了解并学习HDPLD设计数字系统的设计思路和设计过程。

2、通过自行设计数字系统实例，更好的掌握数字系统设计方法以及设计软件的使用，让书本知识在教学实践中得到成功应用。

二、实验内容

1、高速并行乘法器的设计（1）、实验原理

采用以下算法：被乘数的数值位左移，它和乘数的各个数值位进行累加运算。且用与门、4位加法器来实现。（2）、设计输入

器件选定以后，用相应的设计开发软件（quartus 2），并采用原理图输入方式。图形输入文件如图1所示（使用图形输入方式时应注意软件所能提供的库函数，以便正确调用）：

图1（3）、逻辑仿真

逻辑仿真是设计校验的重要步骤。本例使用开发软件的波形编辑器直接画出输入激励波形，启动仿真器，得到显示功能仿真的结果如图2所示：

图2

2、十字路口交通管理器的设计（1）、实验原理

用一片HDPLD和若干外围电路实现十字路口交通管理器。该管理器控制甲乙两道的的红黄绿三色灯，指挥车辆和行人安全通行。该交通管理器是由控制器和受其控制的三个定时器及六个交通管理灯组成。（2）设计输入

本设计采用分层次描述方式，且用图形输入和文本输入结合的方式建立描述文件。在顶层图形输入文件中的各模块，其功能用第二层次VHDL原文件描述如下：

控制器control源文件

LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY traffic_control IS PORT（clk:IN STD_LOGIC;

c1,c2,c3:OUT STD_LOGIC;

w1,w2,w3:IN STD_LOGIC;

r1,r2:OUT STD_LOGIC;

y1,y2:OUT STD_LOGIC;

g1,g2:OUT STD_LOGIC;

reset:IN STD_LOGIC);END traffic_control;

ARCHITECTURE a OF traffic_control IS TYPE STATE_SPACE IS(S0,S1,S2,S3);SIGNAL state:STATE_SPACE;BEGIN PROCESS(reset,clk)BEGIN

IF reset='1'THEN

state<=S0;

ELSIF(clk'EVENT AND clk='1')THEN

CASE state IS

WHEN S0=>

IF w1='1'THEN

state<=S1;

END IF;

WHEN S1=>

IF w2='1'THEN

state<=S2;

END IF;

WHEN S2=>

IF w3='1'THEN

state<=S3;

END IF;

WHEN S3=>

IF w2='1'THEN

state<=S0;

END IF;

END CASE;

END IF;END PROCESS;c1<='1' WHEN state=S0 ELSE '0';c2<='1' WHEN state=S1 OR state=S3 ELSE '0';c3<='1' WHEN state=S2 ELSE '0';r1<='1' WHEN state=S1 OR state=S0 ELSE '0';y1<='1' WHEN state=S3 ELSE '0';g1<='1' WHEN state=S2 ELSE '0';r2<='1' WHEN state=S2 OR state=S3 ELSE '0';y2<='1' WHEN state=S1 ELSE '0';g2<='1' WHEN state=S0 ELSE '0';END a;

模30计数器

LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY count30 IS PORT(clk :IN STD_LOGIC;enable :IN STD_LOGIC;c :OUT STD_LOGIC);END count30;ARCHITECTURE a OF count30 IS BEGIN PROCESS(clk)VARIABLE cnt:INTEGER RANGE 30 DOWNTO 0;BEGIN IF(clk'EVENT AND clk='1')THEN IF enable='1'AND cnt<30 THEN cnt:=cnt+1;ELSE cnt:=0;END IF;END IF;IF cnt=30 THEN C<='1';ELSE C<='0';END IF;END PROCESS;END a;

模5计数器

LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY count05 IS PORT(clk :IN STD_LOGIC;enable :IN STD_LOGIC;c :OUT STD_LOGIC);END count05;ARCHITECTURE a OF count05 IS BEGIN PROCESS(clk)VARIABLE cnt:INTEGER RANGE 05 DOWNTO 0;BEGIN IF(clk'EVENT AND clk='1')THEN IF enable='1'AND cnt<05 THEN cnt:=cnt+1;ELSE cnt:=0;END IF;END IF;IF cnt=05 THEN C<='1';ELSE C<='0';END IF;END PROCESS;END a;

模26计数器

LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY count26 IS PORT(clk :IN STD_LOGIC;enable :IN STD_LOGIC;c :OUT STD_LOGIC);END count26;ARCHITECTURE a OF count26 IS BEGIN PROCESS(clk)VARIABLE cnt:INTEGER RANGE 26 DOWNTO 0;BEGIN IF(clk'EVENT AND clk='1')THEN IF enable='1'AND cnt<26 THEN cnt:=cnt+1;ELSE cnt:=0;END IF;END IF;IF cnt=26 THEN C<='1';ELSE C<='0';END IF;END PROCESS;END a;

其电路图如图3所示：

图3（3）、逻辑仿真

仿真结果波形文件如图4所示：

图4

3、九九乘法表系统的设计（1）、设计输入

对于此较复杂的系统，采用层次化设计思路。首先，建立VHDL文本输入文件：

程序包PLUS_LIB的描述源文件： LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;

PACKAGE PLUS_LIB IS COMPONENT PLUSCONTROL

PORT(CLK :IN STD_LOGIC;

START,ARH,TT,EE :IN STD_LOGIC;

DONE,CRT,S,ENT :OUT STD_LOGIC);END COMPONENT;

COMPONENT COUNT8 PORT(CLK :IN STD_LOGIC;

CRT,ENT :IN STD_LOGIC;

TT :OUT STD_LOGIC);END COMPONENT;

COMPONENT CNT1 PORT(CLK : IN STD_LOGIC;CRT :IN STD_LOGIC;OC :OUT STD_LOGIC;QA :OUT INTEGER RANGE 0 TO 9);END COMPONENT;

COMPONENT CNT2 PORT(CLK :IN STD_LOGIC;CRT :IN STD_LOGIC;EN2 :IN STD_LOGIC;EE :OUT STD_LOGIC;QB :OUT INTEGER RANGE 0 TO 9);END COMPONENT;COMPONENT MUX1 PORT(BB,QB:IN INTEGER RANGE 0 TO 9;

S:IN STD_LOGIC;

B:OUT INTEGER RANGE 0 TO 9);END COMPONENT;

COMPONENT MUX2 PORT(AA,QA :IN INTEGER RANGE 0 TO 9;

S :IN STD_LOGIC;

A :OUT INTEGER RANGE 0 TO 9);END COMPONENT;

系统顶层设计的源文件： LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE WORK.PLUS_LIB.ALL;

ENTITY PLUS_TOP IS PORT(CLK:IN STD_LOGIC;AA,BB: IN INTEGER RANGE 0 TO 9;A,B:BUFFER INTEGER RANGE 0 TO 9;EE,OC: BUFFER STD_LOGIC;BD1,BD2:OUT INTEGER RANGE 0 TO 9;START,ARH:IN STD_LOGIC);END PLUS_TOP;

ARCHITECTURE XYB OF PLUS_TOP IS SIGNAL ENT,CRT,DONE,S,TT:STD_LOGIC;SIGNAL QA,QB,TA,TB:INTEGER RANGE 0 TO 9;SIGNAL M: INTEGER RANGE 0 TO 81;BEGIN A<=TA;B<=TB;CONTROL:PLUSCONTROL

PORT MAP(CLK,START,ARH,TT,EE,DONE,CRT,S,ENT);COUNT1:COUNT8

PORT MAP(CLK,CRT,ENT,TT);COUNT2:CNT1

PORT MAP(CLK,CRT,OC,QA);COUNT3:CNT2

PORT MAP(CLK,CRT,OC,EE,QB);M1:MUX1

PORT MAP(BB,QB,S,TB);M2:MUX2

PORT MAP(AA,QA,S,TA);P1:PLUS

PORT MAP(TA,TB,M);P2:TRANS

PORT MAP(M,BD1,BD2);END XYB;

系统第二层描述含较多模块的VHDL源文件，分别如下所示： LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;

ENTITY CNT1 IS PORT(CLK : IN STD_LOGIC;CRT:IN STD_LOGIC;OC:OUT STD_LOGIC;QA:OUT INTEGER RANGE 0 TO 9);END;

ARCHITECTURE XYB OF CNT1 IS BEGIN PROCESS(CLK)VARIABLE COUNT:INTEGER RANGE 0 TO 9;BEGIN IF CLK'EVENT AND CLK='1' THEN

IF CRT='1' THEN

IF COUNT=9 THEN

COUNT:=0;

OC<='0';

ELSIF COUNT=8 THEN

COUNT:=COUNT+1;

OC<='1';

ELSE

COUNT:=COUNT+1;

OC<='0';

END IF;

END IF;END IF;QA<=COUNT;END PROCESS;END XYB;

LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY CNT2 IS PORT(CLK :IN STD_LOGIC;CRT :IN STD_LOGIC;EN2 :IN STD_LOGIC;EE :OUT STD_LOGIC;QB :OUT INTEGER RANGE 0 TO 9);END;

ARCHITECTURE XYB OF CNT2 IS BEGIN PROCESS(CLK)VARIABLE COUNT:INTEGER RANGE 0 TO 9;BEGIN IF CLK'EVENT AND CLK='1' THEN

IF CRT='1' THEN

IF EN2='1' THEN

IF COUNT=9 THEN

COUNT:=0;

EE<='1';

ELSE

COUNT:=COUNT+1;

END IF;

ELSE

EE<='0';

END IF;

END IF;END IF;QB<=COUNT;END PROCESS;END XYB;

LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;

ENTITY COUNT8 IS PORT(CLK : IN STD_LOGIC;CRT,ENT:IN STD_LOGIC;TT:OUT STD_LOGIC);END;

ARCHITECTURE XYB OF COUNT8 IS BEGIN PROCESS(CLK)VARIABLE COUNT:INTEGER RANGE 0 TO 7;BEGIN

IF CLK'EVENT AND CLK='1' THEN

IF CRT='1' AND ENT='1' THEN

IF COUNT=7 THEN

COUNT:=0;

TT<='1';

ELSE

COUNT:=COUNT+1;

TT<='0';

END IF;

END IF;

END IF;END PROCESS;END XYB;

LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;

ENTITY MUX1 IS PORT(BB,QB:IN INTEGER RANGE 0 TO 9;S:IN STD_LOGIC;B:OUT INTEGER RANGE 0 TO 9);END MUX1;

ARCHITECTURE XYB OF MUX1 IS BEGIN B<=QB WHEN S='1'ELSE BB;END XYB;

LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;

ENTITY MUX2 IS PORT(AA,QA:IN INTEGER RANGE 0 TO 9;S:IN STD_LOGIC;A:OUT INTEGER RANGE 0 TO 9);END MUX2;

ARCHITECTURE XYB OF MUX2 IS BEGIN A<=QA WHEN S='1'ELSE AA;END XYB;

LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;

ENTITY plus IS PORT(a:IN INTEGER RANGE 0 TO 9;b:IN INTEGER RANGE 0 TO 9;m:OUT INTEGER RANGE 0 TO 81);END plus;

ARCHITECTURE XYB OF plus IS BEGIN m<=a*b;END XYB;

LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;

ENTITY PLUSCONTROL IS PORT(CLK:IN STD_LOGIC;

START,ARH,TT,EE:IN STD_LOGIC;

DONE,CRT,S,ENT:OUT STD_LOGIC);END PLUSCONTROL;

ARCHITECTURE XYB OF PLUSCONTROL IS TYPE STATE_SPACE IS(S0,S1,S2,S3);SIGNAL STATE:STATE_SPACE;BEGIN PROCESS(CLK)BEGIN

IF CLK'EVENT AND CLK='1' THEN

CASE STATE IS

WHEN S0=>

IF START='1'THEN

STATE<=S1;

END IF;

WHEN S1=>

IF ARH='1'THEN

STATE<=S3;

ELSE

STATE<=S2;

END IF;

WHEN S2=>

IF TT='1'THEN

STATE<=S0;

ELSE

STATE<=S2;

END IF;

WHEN S3=>

IF EE='1'THEN

STATE<=S1;

END IF;

END CASE;

END IF;END PROCESS;DONE<='1' WHEN STATE=S0 ELSE '0';CRT<='0' WHEN STATE=S0 ELSE '1';S<='1' WHEN STATE=S3 ELSE '0';ENT<='1' WHEN STATE=S2 ELSE '0';END XYB;

LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;

ENTITY trans IS PORT(m:IN INTEGER RANGE 0 TO 81;bd2,bd1:out INTEGER RANGE 0 TO 9);END trans;

ARCHITECTURE XYB OF trans IS BEGIN process(m)begin if m<=9 then bd2<=0;bd1<=m;elsif m<=19 then bd2<=1;bd1<=m-10;elsif m<=29 then bd2<=2;bd1<=m-20;elsif m<=39 then bd2<=3;bd1<=m-30;elsif m<=49 then bd2<=4;bd1<=m-40;elsif m<=59 then bd2<=5;bd1<=m-50;elsif m<=69 then bd2<=6;bd1<=m-60;elsif m<=79 then bd2<=7;bd1<=m-70;else bd2<=8;bd1<=m-80;end if;end process;end xyb;

本题的实验电路如图5所示

图5（2）、逻辑仿真

设计输入文件经适当的软件开发系统编译处理，由功能仿真器进行逻辑模拟，获得该电路仿真结果如图6所示：

图6

三、实验心得

通过这三个数字系统的设计，我学会了用QUARTUS 2这个软件，利用它进行数字系统的设计与仿真。这三个实验由简到繁，由易到难，由功能电路到系统的原则排序，有些实例给出图形，有些是VHDL文本输入方式，有些是图形文本结合。多种多样的设计方法让我更好更熟练的掌握了数字系统设计软件的操作与应用。

第二篇：PLD可编程数字系统课程设计内容(电信10)

PLD可编程数字系统课程设计

一、设计题目：基于Verilog HDL的数字秒表和电子时钟设计

二、设计目的

1、掌握Verilog HDL用于数字逻辑系统的设计技术和方法；

2、掌握CPLD/FPGA器件的应用方法；

3、学习掌握EDA综合开发环境（如ALTERA公司的Quartus II等）下进行设计、仿真、综合、下载及调试的方法。

三、设计任务 基础部分：

1、设计用于体育比赛用的数字秒表功能，要求

⑴ 计时精度应大于1/100秒，计时器能显示1/100秒的时间；

⑵ 计时器的最长计时时间为1小时，为此需要一个6位的显示器，显示的最长时间为59分59.99秒。

2、设置有复位和启/停开关，要求

⑴ 复位开关用来使计时器清零，并做好计时准备；

⑵ 启/停开关的使用方法与传统的机械计时器相同，即按一下启/停开关，启动计时器开始计时，再按一下启/停开关，计时中止。

3、采用Verilog HDL语言用层次化设计方法设计符合上述功能要求的数字秒表。

4、在此基础上增加电子时钟功能

（1）加入一个模式开关按键，按一下，变为秒表模式，再按一下切换回电子时钟模式。

（2）设计电子时钟，要求能够对当前时间进行设置。用6个数码管分别显示小时、分钟、秒钟。

（3）同时要求能够设置闹钟时间，到达时间后蜂鸣器会响5秒钟。

加分部分：

5、加分任务：利用实验箱资源设计一个系统，加分的分数视系统的新颖性，功能和复杂程度而定。（新颖性体现在：如果多个人实现相同的系统，那么此系统的加分分数相应降低）

四、设计步骤

1、采用层次化设计方法将设计项目分为若干模块；

2、对各模块分别设计，写出行为描述的Verilog HDL源文件；

3、对所作设计进行功能仿真，通过有关波形确认设计是否正确；

4、完成全部设计后，通过实验箱下载验证课题设计的正确性。

五、课程设计报告要求

1、设计目的、任务；

2、设计步骤；

3、根据分层方法进行模块设计，写出各模块Verilog HDL源代码；

4、记录综合、仿真、调试过程及结果；

5、总结所做设计及设计方法；

6、自我鉴定（实验报告册封底对应栏）。

六、时间安排

12节课 34节课 56节课 78节课

第一周周一 1班 1班 2班 3班 周二 2班 2班 3班 1班

周三 3班 3班 1班 2班

周四 1班 1班 2班 3班

周五 2班 2班 3班 1班

第二周周一 3班 3班 1班 2班

周二 1班 1班 2班 3班

周三 2班 2班 3班 1班

周四 3班 3班 1班 2班

周五 1班同学答辩 2班同学答辩 3班同学答辩

七、考核方法

该课程设计成绩由三部分组成，即平时、考核测试及报告成绩，分别占15％，70%，15%。整个设计分为基础部分和加分部分，最后一天进行答辩，答辩中老师会进行提问，最终成绩视回答情况而定。完成基础部分后可以设计加分部分，根据设计的情况进行加分。

第三篇：实验报告

《体育测量与评价》实验报告模板

课程名称：体育测量与评价

实验名称：ISAK全套人体测量指标(共39项)测试

一、预习报告

1.实验目的①通过实验强化体格及身体成分测量的有关知识和操作技能，培养系统的积累有关数据资料，树立求真务实的风气，培养严谨的科学研究工作能力和协作精神。

②通过实际测量，准确掌握测试点的定位，正确使用测量仪器，准确读数；提高学习兴趣，培养动手能力，理论联系实际，将基本理论知识联系到体育教学、运动训练和科研的实际中去，培养对实际问题的分析处理能力，进而为体育运动实践提供科学指导。

2.实验内容

量度：体重（1项）

长度：身高、坐高、上臂、前臂、手长、髂前上棘高、大转子高、大腿、小腿、胫骨长（10项）

宽度：肩宽、髂嵴、足长、胸宽、胸厚、肱骨、股骨（7项）

围度：头围、颈围、上臂放松、紧张围、前臂、手腕、胸围、腰围、臀围、大腿、大腿中、小腿、踝围（13项）身体成分：肱

三、肩胛、肱

二、髂嵴、髂前、腹部、、大腿前、小腿内（8项）

3.实验条件

量度测量：杠杆式体重秤

长度测量：身高/坐高仪，长、短钢直尺，两米以上的卷尺，足长测量计

宽度测量：测径规

围度测量：带状软尺

体成分测量：皮褶厚度计

二、实验操作与结果

1.实验方法、步骤

①学习ISAK全套人体测量指标(共39项)测试的相关理论知识；测量方法、相关仪器使用方法、读数、产生误差的原因等。

②测量上述指标，3人一组（被测人、测量员、记录员）相互测量，完成3次测量，并将测量的结果填写在表格中，计算出平均值或取中间值记录，检查准确无误后，再填写电子版，打印后贴在实验报告的实验数据处。

③讨论交流测试各项指标的心得体会，为自己或同学制定个人锻炼计划、体质健康增强方案等提供参考数据。

2.实验现象、数据及观察结果

见附表（要求将测试数据输入表格后打印粘贴）

3.分析讨论

围绕受试者各项指标的测量结果，根据以往学习基础，参考《国家学生体质健康标准》，分析其目前体格和身体成分状况，提出制定个人锻炼计划的设想或个人增强体质健康的重点方向。

针对出现较多或较大误差的测试项目，探寻原因，提出改进措施。

第四篇：实验报告

西华大学学生上机实践报告

西华大学上机实践报告

课程名称：网络程序设计方法

指导教师：陈克力

上机实践名称：根据实验指导书填写实验名称

上机实践编号：填写第几个实验（如实验1）

年级：2004 姓名： 学号： 组号：1 上机实践成绩：上机实践日期：哪一天上机就填写哪一天，不得随意乱写 上机实践时间：例如9:40-11:40

一、目的本次上机实践所涉及并要求掌握的知识点。

二、内容与设计思想

上机实践内容（填写自己实验的具体题目）、算法设计思想与算法实现步骤等。

三、使用环境

奔4计算机，windows xp, Edipplus+IIS50+ACCESS编程环境

四、核心代码及调试过程

详细记录核心代码以及程序在调式过程中出现的问题及解决方法。

记录程序执行的结果。

五、总结

对上机实践结果进行分析，问题回答，上机的心得体会及改进意见。

六、附录

下面说明内容，在正式上次实验报告时删除之

(陈克力老师EMAIL：click_ckl@163.com

实验报告上交注意事项：实验报告只上交电子档，每一个实验单独交一个文档，文件名取名规则为：完整的学号+姓名+实验N.doc例如：200409010527封寅达实验1.doc;如果文件名取错，造成的遗失由学生自己负责认真准备填写实验报告表头信息，不得有误

第五篇：实验报告

南通职业大学

医药商品经营与管理实验报告

系

科：

化学工程系

专

业： 生物技术及应用

班

级：

生物101

姓

名：

赵如刚

指导教师：

张春美

完成日期：

2011-10-9

药品经营与管理实验报告

华润堂药店面向周边地区销售中成药、化学药制剂、抗生素、生化药品、生物制品、中药饮片、一二类医疗器械、卫生材料用品、计生用品零售。临近居民区和学校人，流量大是该店在地理位置上的一大优势。据黄经理介绍，要开设一家医保定点药店，要求药品品种达到一千。另外，她建议我们，如果打算开药店的话，尽量选择开公司性质的药店，这样法人可变更，减小经营的风险，可以将损失最小化

（4）拥有与所经营药品相适应的质量管理机构或者质量管理人员。跨地域申请筹建连锁门店的药品零售连锁企业，其质量管理机构负责人必须是执业药师。、、、、、、、、、、、、、、、、、、、、、、一、药品陈列

药品陈列要能诱导顾客的购买欲望和动机，满足顾客的购买心理。通过陈列调节顾客心理，最终达到顾客满意，有利于药品的销售。

1、陈列类型

①集中陈列

②特殊陈列：橱窗陈列、专柜陈列、悬挂陈列等。

2、药品陈列的基本原则及要求

①陈列货架标准化

对于封闭式销售来说，典型售货柜台及货架既要便于各种身材顾客的活动，又要便于普通身材营业员的活动。因此，柜台一般高度为90～95厘米，宽度为46～60厘米；货架宽度一般为46～56厘米，高度不应超过160～183厘米；营业员活动区域宽度为76～122厘米；顾客活动区域宽度为45～610厘米。考虑到有的顾客需坐着挑选，而营业员需站着服务，陈列柜的高度可降至86～91厘米。

②按《药品经营质量管理规范》(GSP)的要求陈列药品应按剂型或用途以及储存要求分类陈列和储存(“四分开”原则)。

a.即药品与非药品应分开存放；

b.内服药与外用药应分开存放

c.性能互相影响或易串味的药品与一般药品应分开存放；

d.处方药与非处方药应分柜摆放。另外，特殊管理的药品应按照国家的有关规定存放。

③醒目原则

对于开架销售来说，药品大、中、小分类应清晰、合理，使顾客进入店内很容易找到药品的陈列位置。

④方便原则

对于开架销售来说，药品陈列要方便顾客找寻药品，为顾客提供一种或明或暗的有序的购物引导。

⑤整洁美观原则

陈列的药品要整齐、干净，有破损、污物、灰尘、不合格的药品应及时从货架上撤下来。每种药品都有其优点，药品陈列应设法突出其特点。

⑥先进先出、先产先出的原则

药品按照效期或购进记录进行销售。药品效期或购进记录在前，优先陈列，易变质药品也应放在货架前端优先推荐。

⑦关联性原则

将功能相同的药品放在一起陈列。

3、中药陈列时对格斗的要求

①功效接近的，常放在一个格斗里，一个格斗最多放两种药 ②外形接近，药效完全不同的不能放一个格斗 ③轻、小的药材放在上面，重、大的药材放在下面

二、GSP管理的规章制度

1、药品零售企业进行GSP管理的重要性和必要性

GSP管理的实施将有力地推动我国药品流通监督管理工作稳步向前发展，对维护药品市场的正常秩序，规范企业经营行为，保障人民用药安全有效将产生积极的作用。也会使药店的信誉度大大提高。

2、GSP管理的规章制度

GSP管理包括药品批发的质量管理和药品零售的质量管理。药品零售的质量管理又包括：①管理职责。②人员与培训。③设施和设备。④进货与验收。⑤陈列与储存。⑥销售与服务。

三、药店店址选择

1、店面选址的重要性

药店的地理位置对日后的经营状况和经济效益影响重大，应尽量选择较繁华、客流量较集中的地段或医院附近和居民生活小区。

同时还应考虑到周围环境是否清洁卫生、有无噪声污染、交通是否方便，同时应避开同行过多的地段，以避免过度竞争，还要分析研究这一地段人群的收入状况、人员的结构及对医疗保健的需求状况等，以确定药店的规模和特色。

2、店面选址的注意事项

①选址决策要谨慎。因为一旦选择了店面的位置，再想换店面的话，会带来很大的成本，造成不必要的浪费。

②注意大环境的变化及位置潜力。

③开店方位有讲究。方位是指药店正门的朝向，这与当地气候有关，并受到风向、日照程度、日照时间等因素的影响。

④拐角的位置较理想。优点是：可以增加橱窗陈列的面积，两条街道的往来人群汇聚于此，有较多的过路行人光顾。但由于药店位置面临两条街，则哪一面作为药店的正门，则成为十分重要的问题。一般的做法是：选择交通流量大的一面作为药店的正门，即店面；交通流量小的一面则作为侧门。

⑤三岔路口是个好位置。药店设在三岔路的正面，店面十分显眼，同样是十分合理的药店位置。

四、医保定点

定点药店意味着长期持久的销售，在药品质量、价格、服务上具有优势。可提高医护人员的病例书写质量及医保政策领悟能力，提高全院人员医保素质和为参保患者服务的能力，提高医护人员的应对能力，并范医疗和收费行为。同时，医保卡的推行，使得药店的工作变得方便、快捷。

五、参观体会和收获

药，听起来是件很严肃的事，药品经营的风险可想而知。但这次参观我才发 4 现，原来药品经营也很商业，比如位于店铺的左角经营着各种补品，还有那只梅花鹿，原来一个店铺也需要自己的文化，特色。这次参观的是药店，但道理去很通用——审时度势。

生物101 赵如刚

2011年10月9日