电子时钟电子技术基础课程设计

第一篇：电子时钟电子技术基础课程设计

课程设计报告

课程名称电子技术基础院部名称

机电工程学院

专

业

自动化

班级 10自动化指导教师赵国树

金陵科技学院教务处制

一、课程设计应达到的目的............................................二、课程设计题目及要求..............................................三、课程设计任务及工作量的要求....................................1.设计要求.......................................................2.总体参考方案.................................................3.单元电路设计....................................................（1）.秒脉冲发生器.............................................（2）.秒、分、时计数器...........................................（3）.秒、分、时译码显示模块....................................（4）.校时电路................................................4.附图说明各部分功能的实现....................................（1）.开始状态................................................（2）.时、分、秒分别校时........................................（3）.3满60秒向分钟进位状态...................................（4）.满60分向小时进位状态....................................（5）.23:59:59向00:00:00进位状态................................5.整体电路图....................................................6.实验室调试....................................................（1）.元件清单.................................................（2）.调试过程...............................................（3）.调试结果(照片).........................................（4）.调试心得体会..............................................参考文献.......................................................致谢........................................................一、课程设计应达到的目的

1、掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；

2、进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力；

3、提高电路布局﹑布线及检查和排除故障的能力；

4、培养书写综合实验报告的能力。

二、课程设计题目及要求

数字电子时钟设计

1、准确计时，以数字形式显示时、分、秒的时间。

2、小时计时采用24进制的计时方式，分、秒采用60进制的计时方式。

3、具有快速校准时、分的功能。

三、课程设计任务及工作量的要求

1、设计要求

（1）、准确计时，以数字形式显示时、分、秒的时间。

（2）、小时计时采用24进制的计时方式，分、秒采用60进制的计时方式。（3）、具有快速校准时、分的功能。

2、总体参考方案框图

T0.7(R12R2)C0.7(6k24.7k)100uF1.078s

3.单元电路设计（1）.秒脉冲发生器

采用555施密特触发器

第二篇：数字电子技术基础课程设计

苏州科技大学电子与信息工程学院数字电子技术基础课程设计报告

电子1412

姓名：孙玮

苏州科技大学电子与信息工程学院

数字电子技术基础课程设计报告

专业班级：电子1412 学号：14200106214

姓名：孙玮

指导教师：潘欣裕

2016年

07月

03日

苏州科技大学电子与信息工程学院数字电子技术基础课程设计报告

电子1412

姓名：孙玮

一、基础部分（共55分，利用下列芯片，构建出具有验证其逻辑或时序功能的系统，实现仿真电路，并附详细参数计算及说明）1.1、基于74138、74148编码、解码系统。（10分）

图1

图2 苏州科技大学电子与信息工程学院数字电子技术基础课程设计报告

电子1412

姓名：孙玮

图1为编码器电路，图2为解码器电路。他们的逻辑转换表如下所示。

图3

图4 74HC148在S=0电路正常的工作状态下，允许I0~ I7当中同时有几个输入端为低电

’’平，即有编码输入信号。I7的优先级最高，I0的优先级最低。当有多个输入时，编码器只

’’’会对优先级最高的进行编码，优先级较低的不会进行编码。当出现Y2、Y1、Y0都为0时，’’’可以用Ys和Yex的不同状态来区分。只有当S为0时。编码器才会工作，不为0 时，编码

’’器不工作，输出均为1。有输入时Ys为1，Yex为0，当使用两片接成16-4编码器时，第一’’片的Ys连到第二片的S。

’’ 74HC138只有当S1=1，且S2=S3=0时才会工作。数据由S1段输入，由A2A1A0来确定输出口，所以S1成为数据输入端，A2A1A0为地址输入端，以反码输出。

将73HC148的输出作为74HC138的地址输入可以实现完整的编码解码电路。’

’

’1.2、基于74161或74160的计数电路。（10分）苏州科技大学电子与信息工程学院数字电子技术基础课程设计报告

电子1412

姓名：孙玮

图5 图5所示为基于74HC161的计数电路。该电路是由两片74HC161级联实现的256进制计数器。其输入端逻辑电平如下图所示。

图6

’74HC161为十六进制计数器，其从0000到1111计数。RD为0时，74HC161不论其他引

’’脚的接法直接异步置零，当CLK为上升沿时，且RD为1，LD=0是芯片工作在预置数状态，’’同步置数；CLK上升沿，RD=LD=1，芯片处于计数状态，每来一次上升沿，芯片会有一次加一。图中芯片处于计数状态，~LOAD和~CLR接1，ENP与ENT接1，芯片开始正常计数。当数据加到1111时，在RCO处产生进位。此外，通过多个级联可以实现多进制的计数器。

1.3、基于74151数据选择器的功能电路。（10分）

图7所示为基于74151数据选择器的功能电路。图8所示为74151数据选择器的逻辑转换表。74151是八选一的数据选择器，使用ABC输入地址代码，可以选择八个数据中的一个，并在Y输出，~W输出Y的取反值。例如如图中所示，当输入为D0=D1=D2=D4=D5=1，D3=D6=D7=0，A=0，B=C=1，数据选择器选择了D3，所以表现在二极管上是不导通。

苏州科技大学电子与信息工程学院数字电子技术基础课程设计报告

电子1412

姓名：孙玮

图7

图8 1.4、基于JK触发器的时序电路。（10分）

图9 图9所示为由四个JK触发器构成的十六进制计数电路。其输出波形如下图所示。

图10 苏州科技大学电子与信息工程学院数字电子技术基础课程设计报告

电子1412

姓名：孙玮

由图可见，各触发器驱动方程分别为T0=1 T1=Q0 T2=Q0Q1 T3=Q0Q1Q2。将上式代入T触发器

*’*’’*’（由JK触发器构成）的特性方程可得Q0=Q0Q1=Q0Q1+Q0Q1 Q2=Q0Q1Q2 *’’’Q3=Q0Q1Q2Q3+(Q0Q1Q2)Q3+(Q0Q1Q2)Q3。电路输出方程为C= Q0Q1Q2Q3。其电路状态转换表如下图所示。

图11

1.5、555的信号产生电路、施密特触发电路各一个。（15分）

图12 如图12所示为基于施密特触发器的整波电路。它的功能是将正弦波转化为方波信号。仿真的示波器截图如下图所示。苏州科技大学电子与信息工程学院数字电子技术基础课程设计报告

电子1412

姓名：孙玮

图13 如图14所示为基于555定时器的多谐振荡电路。其充电周期T1=Ln2*（R1+R2）C2，放电周期T2=Ln2*R1*C2，T=T1+T2。因此，图中电路所产生信号频率为f=1/T=476Hz。测量波形如下图所示。

图14 苏州科技大学电子与信息工程学院数字电子技术基础课程设计报告

电子1412

姓名：孙玮

二、提高部分（40分）

2.1、制作一个时钟电路，具有时、分、秒显示、重置、预置等功能，要求写出必要的设计过程，并画出对应的逻辑图，实现仿真。（15分）计数部分截图如图15所示；置数如图16所示；复位如图17所示。

1、秒钟设计：

秒钟是六十进制，用两片74HC160实现，第一片作为秒，十进制，第二片作为十秒，设置成六进制，并将第一片的进位信号连接到第二片的ENT与ENP；秒位满十进制进位溢出给十秒位计数信号，所以秒位计十次，十秒位计一次，从而实现六十进制。74HC160输出端接数码管读出计数。

2、分钟设计：

原理和秒钟一样，也是采用六十进制。

3、时钟设计：

时钟与之前两个不一样，设置为二十四进制，整体进行置数，当时钟达到24时直接置零，从头开始计数。

4、秒钟与分钟之间的连接：

当秒钟计到59时，会对分钟产生进位。所以用与门将秒位的二进制九和十秒位上的二进制五通过与门连接到分钟的ENT/ENP使得分钟正常计数开始，从而实现秒钟计数六十次，分钟计数一次。

5、分钟与时钟的连接：

原理与秒钟和分钟的连接类似，将秒钟和分钟上的二进制位的59通过一个与门连接到时钟的ENP/ENT，使得时钟得以正常计数，从而实现分钟计数60，时钟计数一次。

6、整体时钟的置零：

将各个位的CLR位引出来和六进制的复位连线经与门之后连接到单刀双掷开关上，CLR是低电平有效，所以当单刀双掷开关接地时，整个时钟电路时置零。

7、整体时钟电路置数：

将每一片的74HC160的输入端连接到一个开关，通过控制开关的连接控制输入1或者0。将所有芯片的Load端引至一个单刀双掷开关，低电平有效，从而实现同时置数。

以上就是设计时钟电路的简要思路。

图15 苏州科技大学电子与信息工程学院数字电子技术基础课程设计报告

电子1412

姓名：孙玮

图16

图17

2.2、用两片四位全加器74283和必要的逻辑门设计一个数制转换电路，实现将输入的两位十进制数转换成二进制数，十进制数的输入采用8421BCD码来表示，要求写出必要的设计过程，并画出对应的逻辑图，实现仿真。（15分）

图18 苏州科技大学电子与信息工程学院数字电子技术基础课程设计报告

电子1412

姓名：孙玮

如图18所示为仿真的截图。其左端输入BCD码10001001，右端LED显示的是01011001，均分别为十进制数89。设计思路：

假设有一个两位十进制数X，其对应的八位BCD码为ABCDEFGH，即ABCD*(10000)BCD +EFGH=(X)10。上式=ABCD*（1000）B+ABCD*（10）B+EFGH，所以二进制为ABCD000+ABCD0 +EFGH=ABCD000+ ABCD0+0EFG0+H。由上式可知，H可以直接输出，其为二进制的最低位。然后我们可以用第一片74283将ABCD与0EFG求和，将得到的结果设为KLMN，进位为O。于是二进制数可以表示为KLMN0+ O00000+ABCD000+H。由此可见，M与N分别为二进制的倒数第三与第二位。而其前四位可由74283将ABCD与OKL相加得到，最终输出七位二进制数。

2.3、自主设计一个具有特定功能，且包含4个以上不同类型芯片的系统，要求写出必要的设计过程，并画出对应的逻辑图，实现仿真。（10分）

本部分我自主设计了一个四位二进制乘法器，其仿真截图如下所示。图中两个输入端分别输入了1011与1101，其乘法运算结果为10001111，与仿真结果相符。

图19 苏州科技大学电子与信息工程学院数字电子技术基础课程设计报告

电子1412

姓名：孙玮

设计思路：

假设一个四位二进制数为ABCD，另外一个为EFGH，则其相乘的运算过程为：ABCD*EFGH=(A*E)(B*E)(C*E)(D*E)000+(A*F)(B*F)(C*F)(D*F)00+(A*G)(B*G)(C*G)(D*G)0+(A*H)(B*H)(C*H)(D*H)。因此我们可以将EFGH每一位提出来与ABCD每一位相乘，然后将其加起来求和。这里提出EFGH中每一位的过程可以通过移位寄存器实现。此外，因为74HC283只能实现4位二进制的全加过程，因此每次相加完都需要将和的最低位取出进行保存。此处保存使用移位寄存器（因为前面我们使用了移位寄存器，且其也移动四位，所以可以使用前面使用的移位寄存器来实现数据的保存）。另外，因为74HC283不是时序逻辑电路，所以需要将它输出的用于下一步求和的数据（此处的数据为求和结果的高三位与进位）存于寄存器中。等待下个上升沿到来后，将数据传输到74HC283的B输入口（B4输入进位，B3~B1输入前一次求和结果的高三位）。由此，经过四个周期之后，乘法运算就全部计算完毕。但由于在运行完四个周期后还会继续运行，导致数据无法保存，所以需要加一个计数器（这里采用74HC160）。当计数计到0100的时候，通过逻辑电路将时钟信号与计数器停止。下次运行时只需摁下复位开关将寄存器与计数器复位即可进行下次运算。

第三篇：模拟电子技术基础课程设计

从理论到实践

——机电学院创新设计圆满完成 6月17日到23日机电学院12级电气工程及其自动化专业全体学生进行了为期七天的模拟电子技术基础课程设计，本次课程设计是对收音机进行焊接、组装、调试，旨在对前一年学习的理论知识进行实践。课程设计分为两个模块：首先是在老师的带领下对电烙铁、万用表等一些常用工具的使用和如何进行电阻导线的焊接进行学习，同学们认真听取老师的讲解并且反复练习，为收音机的成功焊接打下了坚实的基础；第二模块就是对收音机进行组装、调试，老师把注意事项进行了详细讲解后，其余工作全部由同学自己摸索进行，这不仅锻炼了学生们的自主学习能力也提高了同学们的创新积极性。

本次课程设计进行的相当成功，在老师的带领下同学们克服了天气炎热、实验设施匮乏等困难，有90%以上的同学完成了收音机的制作。同学们也在此次课程设计中学到了更多的实践知识，提升了自己的创新能力，为以后的学习生活积累了丰富的经验，为机电学院深入实践工作打下良好基础。

机电学院郭伟鑫

2014年6月23日

第四篇：数电电子时钟课程设计

专业课程设计报告

题目：数字电子钟课程设计

系

别

电气工程系

专业班级

电气班

学生姓名

指导教师

提交日期

2011年X月X日

一、设计目的3

二、设计要求和设计指标

三、设计内容

3.1方案设计与选择

3.2原理设计和功能描述

3.2.1数字计时器的设计思想

3.2.2数字电子钟总体框架图

3.3单元电路的设计

3.3.1数字电子钟原理效果图

3.3.2晶体振荡器电路

3.3.3分频器电路

3.3.4时间计数器电路

3.3.5数码管

3.3.6扬声器

3.4元器件清单

3.4.1数字电子钟仿真

四、本设计改进建议

五、感想

六、主要参考文献

附录

一、设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。

二、设计要求和设计指标

1、设计一个能显示时、分、秒的数字钟，显示时间从00：00：00到23：59：592、设计的电路包括产生时基信号，时、分、秒的计时电路，显示电路。

3、扩展功能：能实现校时、教分、教秒；整点报时。

三、设计内容

3.1方案设计与选择

数字电子技术的复杂性和灵活性决定了数字电子钟的设计方案有多种，如下是我总结的部分方案。

方案一：

脉冲信号源的选择。用555定时器制作的多谐振荡器，信号发生器，脉冲芯片等方式都可以作为脉冲信号源，在此我选择的是多谐振荡器，主要考虑的是它的易于制作和很好的稳定性。

方案二：

时分秒计数器的选择。时分秒计数器的选择同样有多种，74160N和74161N都是不错的选择，74LS160和

74LS161,74LS190和74LS191等等也都可以，考虑到其简单易用和作为课本上重点内容在此我们选择的是74160N。

方案三：

译码显示器的选择。DCD_HEX或7448加上SEVEN_SEG_COM_K等也是多种方案，这里我选择的是DCD_HEX。

3.2原理设计和功能描述

3.2.1数字计时器的设计思想

要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号地频率较高，因此，需要进行分频，使得高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1Hz）。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，就需要分别设计60进制，24进制计数器，并发出驱动信号。各计数器输出信号经译码器、驱动器到数字显示器，是“时”、“分”、“秒”得以数字显示出来。

3.2.2数字电子钟总体框架图

图2-2

3.3单元电路的设计

3.3.1数字电子钟原理效果图

图2-3-1

3.3.2晶体振荡器电路

晶体振荡器是电子钟的核心，晶体振荡器设计的质量直接影响了整个电的好坏。这里我用555定时器制作了一个多谐振荡器。

其中R1=57.72

kΩ,R1=115.4

kΩ,C=100nF,Cf=10nF,f=1/0.7(Rw+2R)C=1/[0.7(57.72+2*115.4)*103*100*10-9]≈50Hz。

其产生的频率为50Hz,然后经过整形、分频获得1Hz的秒脉冲。如图：

图2-3-2

3.3.3分频器电路

分频器是由两个74160N组成的50进制计数器。则输出端的频率则是将原来的50Hz分成1Hz的频率输出，实现分频效果。

图2-3-3

3.3.4时间计数器电路

时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器、时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器为24进制计数器，其原理图如下：

图2-3-4

3.3.5数码管

数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为LED数码管DCD_HEX，其已内含译码器功能，所以不用再另加译码器。

图2-3-5

3.3.6扬声器

该扬声器的额定频率为200Hz，额定电压为3V，额定电流为0.05A。

图2-3-6

3.4元器件清单

元件名称

数量(个)

DCD_HEX

74160N

555_VIRTUAL

4049BT_5V

74LS00D

57.72kΩ电阻

115.4kΩ电阻

5V直流电源

BUZZER

100nF电容

10nF电容

导线

若干

表2-4

3.4.1数字电子钟仿真

下图为仿真结果，仿真开始时，多谐振荡器产生50Hz的正弦脉冲信号，然后经过分频器后其输出的频率变为1Hz。计数器接收到脉冲信号后开始计数，计数结果显示在数码管上。当分秒计数器达到59分59秒，然后再来一个脉冲信号时扬声器开始发声，也就是整点报时。下面为其中的一张仿真图。

图3-1

四、本设计改进建议

1、应选用石英晶体振荡器，为了简化电路分频选用CD4040。

2、本设计校时电路是将各个位上的使能端引出接一个单刀双掷开关，一端（1端）接低位的进位信号，另一端（2端）接校时电路。校正某位上的时间时，可以将相应位的开关接到2端，通过拨动校时电路就能实现校时功能。

3、没有校时电路。

五、感想

（1）

布局设计：要先根据主体电路图和扩展电路图想象各个元件的分布位置，哪块电路板该放哪些元件，如何最大限度利用电路板的空间，怎么样才能使走线明朗、简洁。

（2）

布线工艺：一开始看到电线像蜘蛛网一样，密密麻麻的，非常难看懂和检查，后来看了预先设计的线路，而且用各种颜色的导线区分，显得明朗清晰。

（3）

课题核心及使用价值：该课题用一个生活中的实力展示了振荡电路、计数电路、译码电路的作用与衔接过程，揭示了电子钟内部电路图及其各部分的作用。我们通过此课题，结合上学期学习的模拟电子、数字电子技术的理论课知识，可以系统地学习电子设计与测试的流程、方法、原理，为我们以后设计更加专业、复杂的集成电路打下雄厚的基础。

六、主要参考文献

[1]

清华大学电子学教研组编，童诗白、华成英主编：《

模拟电子技术基础

》

[

]

.（第四版）.北京：高等教育出版社,2006.5（2009重印）

[2]华中工学院电子学教研室编，康华光主编：《电子

基础——数字部分》

[M]

.（第四版）.北京:高等教育出版社，1988年

[3]

清华大学电子学教研组编，阎

石主编：《

数学电子技术基础

》

[M]

.（第五版).北京：高等教育出版社，2006.5（2008年重印）

[4]辽宁工程技术大学电工与电子技术实验中心组编，马玉芳、朴忠学、张国军主编：《

电子技术实验指导书

》，2010.3

[5]朱清慧、张凤蕊、翟天蒿、王志奎编著：《

Proteus教程——电子线路设计、制版与仿真

》

[M]

.北京：清华大学教育出版社，2008.9

[6]熊幸明主编：《电子电工技能训练》

[M].北京:电子工业出版社，2005年

华nan理工大学guang州学院

附录

第五篇：数字电子时钟课程设计2

数字电子时钟课程设计

题目：

数字电子时钟课程设计

一、设计任务及设计要求…………………………………………（3）

二、设计方案论证

…………………………..………….（3）1.总体方案及框图 2.各部分论证

三、单元电路设计…………………………………………………（4）1.振荡器 ………………………………………………………（4）2.秒、分、时计数器…………………………………………（5）

3.显示译码/驱动器和LED七段数码显示管……………….（6）

4.分频器……………………………………………………（7）5.报时电路…………………………………………………（9）

四、总体电路设计及原理………………………………………（13）

五、元器件明细表………………………………………………（10）

六、心得体会……………………………………………………（11）

七、参考文献……………………………………………………（11）

一、设计任务及设计要求 1.设计任务

数字电子钟的逻辑电路 2.设计要求

（1）由晶振电路产生1HZ的校准秒信号。

（2）设计一个有“时”、“分”、“秒”（23小时59分59秒）显示切且具有校时、校分、校秒的功。

（3）整点报时功能。要求整点差10秒开始每隔1秒鸣叫一次，共五次，每次持续时间为一秒，前五次为500赫兹的声音，最后依次为1000赫兹的声音。（4）用中小规模集成电路组成电子钟，并在实验箱上进行组装和调试。（5）划出框图和逻辑电路图，写出设计，实验总结报告。

二、设计方案论证

数字钟原理框图如图1所示，电路一般包括以下几个部分：振荡器、分频器、译码显示电路、时分秒计数器、校时电路、报时电路。

图一

对于各个部分而言

数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲，所以要设置标准时间源。

数字钟计时周期是24小时，因此必须设置24小时计数器，他应由模为60的秒计数器和分计数器及模为24的时计数器组成，秒、分、时由七段数码管显示。

为使数字钟走时与标准时间一致，校时电路是必不可少的。设计中采用开关控制校时直接用秒脉冲先后对“时”“分”“秒”计数器进行校时操作。

能进行整点报时。在从59分50秒开始，每隔2秒钟发出一次低音“嘟”的信号，连续五次，最后一次要求最高音“嘀”的信号，此信号结束即达到正点。

三、单元电路设计 1.各独立功能部件的设计（1）、振荡器振荡器是计时器的核心，其作用是产生一个标准频率的脉冲信号振荡频率的精度和稳定度决定了数字钟的质量。第一种方案采用石英晶体振荡器，如图二。使用振荡频率为32768HZ的石英晶体和反向器构成一个稳定性极好、精度较高的时间信号源。改变电容C可以

图二

石英晶体振荡器

振荡器的频率进行微调，再通过一个反相器，输出32768HZ的方波将此方波的频率进行15次二分频后，在输出端刚好可得到频率为1HZ的脉冲信号。

第二种方案如图三采用集成电路555定时器与RC组成的多谐振荡器。输出的脉冲频率为fS=1/[(R1+2R2)C1ln2]=1KHZ，周期T=1/fS=1ms。若参数选择：R1=R2=10K欧姆，C1=47uF时，可以得到秒脉冲信号。

图三方波信号发生器

附555定时器的功能表输

出输

出

阀值输入（v11）触发输入（v12）复位（RD）输出（VO）发电管T × × 0 0 导通

<2/3VCC <1/3VCC 1 1 截止 >2/3VCC >1/3VCC 1 0 导通 <2/3VCC >1/3VCC 1 不变不变

（2）秒、分、时计数器

U1到U6 六个74LS161构成数字钟的秒、分、时计数器。

U1、U2共同构成秒计数器，它由两个74LS161构成六--十进制的计数器，如图四。U1作为秒个位十进制计数器，它的复位输入RD、和置位输入LD都接低电平，秒信号脉冲作为计数脉冲输入到CP1端，输出端C控制U2秒十位计数器的计数脉冲输入。Q1、Q2、Q3、Q4作为秒个位的计时值送至秒个位七段显示译码/驱动器。

U2作为秒十位六进制计数器，它的计数脉冲输入受到秒个位U1的控制，其计数器使能端EP、ET与U1的输出端C相连接。当U2计数器计到0011，即清零信号到复位输入端时，Q1、Q2、Q3、Q4输出的都是零。Q1、Q2、Q3、Q4作为秒十位的计时值送至秒十位七段显示译码/驱动器。U3、U4分别构成分个位十进制和分十位六进制计数器，如图四。U3、U4与U1、U2的连接方法相似。当计数器输出为01011001状态，U3（U1）、U4（U2）的LD端同时为“0”，使计数器立即返回到00000000状态。这样就构成了六十进制计数器。

图四六十进制计数器

U5、U6共同构成时计数器，它由两个74LS161构成六十进制的计数器

如图五。U5作为时十位计数器，它的复位输入RD、和置位输入LD都接低电平，时信号脉冲作为计数脉冲输入到CP1端，输出端C控制U6秒十位计数器的计数脉冲输入。Q1、Q2、Q3、Q4作为秒个位的计时值送至秒个位七段显示译码/驱动器。当计数器输出为00100100状态，U5、U6的LD端同时为“0”，使计数器立即返回到00000000状态。这样就构成了二十四进制计数器。

U12

图五

二十四进制计数器

（3）显示译码/驱动器和LED七段数码显示管

六个74LS248集成电路构成数字钟的七段数码显示管显示译码/驱动器。74LS248七段显示译码器输出高电平有效，将8421BCD码译成七段（a、b、c、d、e、f、g）输出，用以直接驱动LED七段数码显示对应的十进制数。74LS248的显示功能：

显示功能见功能表的上半部分。[DCBA]是二进制码输入，要正确的执行显示功能，有关的功能端必须接合适的逻辑电平，这些功能端的作用随后介绍。对于0～9输入，[DCBA]相当BCD8421码。当超过9以后，译码器仍然有字型输出，具体见图六。当[DCBA]=1111时，数码管熄灭。实验时要在笔划段电极串联电阻，以保护LED数码管。表1 中规模显示译码器74LS248的功能表十进制

或功能输

入

输

出

g 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 H H H H H H H H H H H H H H H H H ´ ´ ´ ´ ´ ´ ´ ´ ´ ´ ´ ´ ´

´ L

L L

H L

L L

H H

L H

H L

L L

H H H H H H H H H H H H H H H H H

图六 74LS248显示字型与输入的对应关系

如图七，六个LED七段数码显示管利用不同发光段组合的方式显示不同数码，都采用+5V电源作为每段发光二极管的驱动电源。需要发光的段为高电平，不发光的段为低电平。设计中采用共阴极数码管，每段发光二极管的正向降压，随显示光的颜色有所不同，通常约2V～3V，点亮电流在5～10mA。六个LED七段数码显示管分别显示秒个位、十位；分个位、十位；时个位、十位的计数十进制数

图七显示译码/驱动器和数码显示管（4）分频器

分频器电路是由三个74LS90构成，如图八。74LS90是异步十进制计数器，它由一个一位二进制计数器和一个异步五进制计数器组成。将QA与CP2相连，计数脉冲由CP1端输入，输出由QA～QD引出，即得到十进制计数器。只有在复位输入R0(1)= R0(2)=0和置位输入S9(1)= S9(2)=0时，才能够在计数脉冲（下降沿）作用下实现二—五—十进制加计算。因为要对输入的脉冲进行三次10分频，三片74LS90的复位输入R0(1)、R0(2)和置位输入S9(1)、S9(2)都接低电平。振荡器输出的方波脉冲计数器作为U1的CP1端的输入时钟脉冲，U1的QD端的输出脉冲作为U2的CPA端的输入时钟脉冲，U2的QD端的输出脉冲作为U3的CP1端的输入时钟脉冲，U3的QD端的输出脉冲fO=fS/103¬¬¬¬¬¬¬=1HZ，即为秒信号方波脉冲，成为秒、分、时计数器的计数脉冲和时间校准信号。

将JK触发器的J、K端都接在高电平，Qn+1=JQn+KQn=Qn,每输入一个时钟脉冲后，触发器翻转一次，触发器处于计数状态。经过触发器的二分频，Q端输出为500HZ的脉冲作为低音脉冲。

经过U1、U2计数器的二次十分频，输出的脉冲频率为10HZ，作为秒校时脉冲。

图八

分频器附74LS90二—五—十进制计数器功能图复位输入置位输入输出

R0(1)R0(2)S9(1)S9(2)QA QB QC QD H H L × L L L L H H × L L L L L × × H H H L L H L × L × 计数 L × × L 计数 × L L × 计数 × L × L 计数

JK触发器的功能表 J K Qn Qn+1 说明 0 0 0 0 输出状态不变 1

0 1 0 0 输出状态与J端状态相同

0 0 0 1 输出状态与K端状态相同

1 1 0 1 每输入一个脉冲输出状态改变一次

（五）报时电路

整点报时电路要求在每个整点发出音响，因此需要对每个整点进行时间译码，以其输出驱动音响控制电路。如图九。

若要在每一整点发出五低音、一高音报时，需要对59分50秒到59分59秒进行时间译码。QD4～QA4是分十位输出，QD3～QA3是分个位输出，QD2～QA2是秒十位输出，QD1～QA1秒个位输出。在59分时，A= QC4 QA4 QD3 QA3=1；在50秒时，B= QC2 QA2=1；秒个位为0、2、4、6、8秒时，QA1=0,C= QA1=1；因而F1=ABC= QC4QA4 QD3 QA3 QC2 QA2 QA1仅在59分50秒、52秒、54秒、56秒、58秒时等于1，故可以用F1作低音的控制信号。当计数器每计到59分59秒时，A= QC4 QA4 QD3QA3=1,D= QC2 QA2 QD1 QA1=1,此时F2=AD=1。把F2接至JK触发器控制端J端，CP端加秒脉冲，则再计1秒到达整点时F3=1,故可用F3作一次高音控制信号。

用F1控制5次低音、F3控制高音，经音响放大器放大，每当“分”和“秒”计数器累计到59分50、52、54、56、58秒发出频率为500HZ的五次低音，0分0秒时发出频率为1000HZ的一次高音，每次音响的时间均为一秒钟，实现了整点报时的功能。

图九

整点报时电路

四、原理图（见最后一页）

五、元器件明细表

序号元器件名称型号规格数量（个）备注 U0 集成定时器 5G555定时器 1 构成多谐振荡器 U1～U6 同步加法计数器 74161 6 构成模加法计数器 U7～U9 异步十进制计数器 74LS90 3 构成分频器

U10 七端显示译码器 74LS248 6 分别显示秒、分、时的数字 U11～U12 与非门多输入与非门 2 U13 J-K触发器

C1、C2 电容C1=C2=104pf R1 R2 电阻R1 =2K、R2=5.1K R、R` 电阻R=1k,R`=47 U14 U20 门器件非门 1

U15～U19 门器件与门 6 多输入与门 U21～U23 门器件与非门 3 多输入与非门 U24 触发器 J-K触发器 1 U25 晶体三级管 U26 喇叭实现闹铃

六、设计体会

在整个课程设计完后，总的感觉是：有收获。以前上课都是上一些最基本的东西，而现在却可以将以前学的东西作出有实际价值的东西。在这个过程中，我的确学得到很多在书本上学不到的东西，如：如何利用现有的元件组装得到设计要求，如何找到错误的原因，如何利用计算机来画图等等。但也遇到了不少的挫折，有时遇到了一个错误怎么找也找不到原因所在，找了老半天结果却是芯片的管脚接错了，有时更是忘接电源了。在学习中的小问题在课堂上不可能犯，在动手的过程中却很有可能犯。特别是在接电路时，一不小心就会犯错，而且很不容易检查出来。但现在回过头来看，还是挺有成就感的。

七、参考文献

姚福安.电子电路设计与实践.山东科学技术出版社第一版.2002 杨志亮.电路原理图设计技术.西北工业大学出版社第一版.2003 阎石.数字电子技术基础..高等教育出版社第四版.1998 童诗白.模拟电子技术基础.高等教育出版社第三版.2001 康华光.电子技术基础.高等教育出版社.2002 苏止丽.数字电子电路实验.武汉理工大学.2003 陈明义.电子技术课程设计使用教程中南大学出版社第一版.2002

回答者：命途多舛0913-一

级

2008-1-5 21:54

数字电子时钟课程设计

题目：数字电子时钟课程设计

一、设计任务及设计要求…………………………………………（3）

二、设计方案论证 …………………………..………….（3）

1.总体方案及框图

2.各部分论证

三、单元电路设计…………………………………………………（4）

1.振荡器 ………………………………………………………（4）

2.秒、分、时计数器…………………………………………（5）

3.显示译码/驱动器和LED七段数码显示管……………….（6）

4.分频器……………………………………………………（7）

5.报时电路…………………………………………………（9）

四、总体电路设计及原理………………………………………（13）

五、元器件明细表………………………………………………（10）

六、心得体会……………………………………………………（11）

七、参考文献……………………………………………………（11）

一、设计任务及设计要求

1.设计任务

数字电子钟的逻辑电路

2.设计要求

（1）由晶振电路产生1HZ的校准秒信号。

（2）设计一个有“时”、“分”、“秒”（23小时59分59秒）显示切且具有校时、校分、校秒的功。

（3）整点报时功能。要求整点差10秒开始每隔1秒鸣叫一次，共五次，每次持续时间为一秒，前五次为500赫兹的声音，最后依次为1000赫兹的声音。

（4）用中小规模集成电路组成电子钟，并在实验箱上进行组装和调试。

（5）划出框图和逻辑电路图，写出设计，实验总结报告。

二、设计方案论证

数字钟原理框图如图1所示，电路一般包括以下几个部分：振荡器、分频器、译码显示电路、时分秒计数器、校时电路、报时电路。

图一

对于各个部分而言

数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲，所以要设置标准时间源。

数字钟计时周期是24小时，因此必须设置24小时计数器，他应由模为60的秒计数器和分计数器及模为24的时计数器组成，秒、分、时由七段数码管显示。

为使数字钟走时与标准时间一致，校时电路是必不可少的。设计中采用开关控制校时直接用秒脉冲先后对“时”“分”“秒”计数器进行校时操作。 能进行整点报时。在从59分50秒开始，每隔2秒钟发出一次低音“嘟”的信号，连续五次，最后一次要求最高音“嘀”的信号，此信号结束即达到正点。

三、单元电路设计

1.各独立功能部件的设计

（1）、振荡器

振荡器是计时器的核心，其作用是产生一个标准频率的脉冲信号振荡频率的精度和

稳定度决定了数字钟的质量。第一种方

案采用石英晶体振荡器，如图二。使用

振荡频率为32768HZ的石英晶体和反

向器构成一个稳定性极好、精度较高的时间信号源。改变电容C可以

图二石英晶体振荡器

振荡器的频率进行微调，再通过一个反相器，输出32768HZ的方波将此方波的频率进行15次二分频后，在输出端刚好可得到频率为1HZ的脉冲信号。

图三方波信号发生器

附555定时器的功能表

输出输出

阀值输入（v11）触发输入（v12）复位（RD）输出（VO）发电管T × × 0 0 导通

<2/3VCC <1/3VCC 1 1 截止

>2/3VCC >1/3VCC 1 0 导通

<2/3VCC >1/3VCC 1 不变不变

（2）秒、分、时计数器

U1到U6 六个74LS161构成数字钟的秒、分、时计数器。

U2作为秒十位六进制计数器，它的计数脉冲输入受到秒个位U1的控制，其计数器使能端EP、ET与U1的输出端C相连接。当U2计数器计到0011，即清零信号到复位输入端时，Q1、Q2、Q3、Q4输出的都是零。Q1、Q2、Q3、Q4作为秒十位的计时值送至秒十位七段显示译码/驱动器。

U3、U4分别构成分个位十进制和分十位六进制计数器，如图四。U3、U4与U1、U2的连接方法相似。当计数器输出为01011001状态，U3（U1）、U4（U2）的LD端同时为“0”，使计数器立即返回到00000000状态。这样就构成了六十进制计数器。

图四六十进制计数器

U5、U6共同构成时计数器，它由两个74LS161构成六十进制的计数器 如图五。U5作为时十位计数器，它的复位输入RD、和置位输入LD都接低电平，时信号脉冲作为计数脉冲输入到CP1端，输出端C控制U6秒十位计数器的计数脉冲输入。Q1、Q2、Q3、Q4作为秒个位的计时值送至秒个位七段显示译码/驱动器。当计数器输出为00100100状态，U5、U6的LD端同时为“0”，使计数器立即返回到00000000状态。这样就构成了二十四进制计数器。

U12 图五二十四进制计数器

（3）显示译码/驱动器和LED七段数码显示管

表1 中规模显示译码器74LS248的功能表

图六 74LS248显示字型与输入的对应关系

图七显示译码/驱动器和数码显示管

（4）分频器

经过U1、U2计数器的二次十分频，输出的脉冲频率为10HZ，作为秒校时脉冲。

图八分频器

附74LS90二—五—十进制计数器功能图

复位输入置位输入输出 R0(1)R0(2)S9(1)S9(2)QA QB QC QD H H L × L L L L H H × L L L L L × × H H H L L H L × L × 计数

L × × L 计数

× L L × 计数

× L × L 计数

JK触发器的功能表

J K Qn Qn+1 说明

0 0 0 0 输出状态不变1

0 1 0 0 输出状态与J端状态相同0 0 0 1 输出状态与K端状态相同1 1 0 1 每输入一个脉冲输出状态改变一次0

（五）报时电路

整点报时电路要求在每个整点发出音响，因此需要对每个整点进行时间译码，以其输出驱动音响控制电路。如图九。

当计数器每计到59分59秒时，A= QC4 QA4 QD3QA3=1,D= QC2 QA2 QD1 QA1=1,此时F2=AD=1。把F2接至JK触发器控制端J端，CP端加秒脉冲，则再计1秒到达整点时F3=1,故可用F3作一次高音控制信号。

图九整点报时电路

四、原理图（见最后一页）

五、元器件明细表

序号元器件名称型号规格数量（个）备注

U0 集成定时器 5G555定时器 1 构成多谐振荡器 U1～U6 同步加法计数器 74161 6 构成模加法计数器

U7～U9 异步十进制计数器 74LS90 3 构成分频器

U10 七端显示译码器 74LS248 6 分别显示秒、分、时的数字

U11～U12 与非门多输入与非门 2 U13 J-K触发器 1

C1、C2 电容 2 C1=C2=104pf R1 R2 电阻 2 R1 =2K、R2=5.1K R、R` 电阻 2 R=1k,R`=47 U14 U20 门器件非门 1

U15～U19 门器件与门 6 多输入与门

U21～U23 门器件与非门 3 多输入与非门

U24 触发器 J-K触发器 1 U25 晶体三级管 1 U26 喇叭 1 实现闹铃

六、设计体会

电子时钟电子技术基础课程设计

第一篇：电子时钟电子技术基础课程设计

第二篇：数字电子技术基础课程设计

第三篇：模拟电子技术基础课程设计

第四篇：数电电子时钟课程设计

第五篇：数字电子时钟课程设计2

相关范文推荐

嵌入式电子闹钟时钟课程设计

单片机课程设计电子时钟说明书

微机原理课程设计(电子时钟)5篇

单片机课程设计报告,单片机电子时钟5篇

基于小规模芯片的电子时钟课程设计

单片机电子时钟课程设计报告（合集5篇）

电子技术基础课程设计(2010上学期)

数字电子技术基础课程设计总结报告样本

电子时钟 电子技术基础 课程设计

相关范文推荐

电子时钟电子技术基础课程设计