第一篇：PCB布板经验总结
PCB供电系统..................................................................................................................................1 PCB电源供电系统设计概览..................................................................................................1 直流IR压降.............................................................................................................................2 交流电源地阻抗分析...............................................................................................................3 协同设计概念...........................................................................................................................5 硬件布板经验谈...............................................................................................................................6 时钟线走线...............................................................................................................................6 接口走线要求...........................................................................................................................7 LVDS布板指导...............................................................................................................................7 选择LVDS电缆时应遵循的原则：......................................................................................8 PCB Layout中的走线策略..............................................................................................................9 晶振与匹配电容的总结.................................................................................................................11 晶振旁的电阻（并联与串联）.............................................................................................12
一、石英晶体振荡器的基本原理.........................................................................................13
二、石英晶体振荡器类型特点.............................................................................................20
三、石英晶体振荡器的主要参数.........................................................................................20
四、石英晶体振荡器的发展趋势.........................................................................................21
五、石英晶体振荡器的应用.................................................................................................21 晶振的负载电容.....................................................................................................................22 电力系统电压名称术语.................................................................................................................23 PCB 50问.......................................................................................................................................13
PCB供电系统
当今，在没有透彻掌握芯片、封装结构及PCB的电源供电系统特性时，高速电子系统的设计是很难成功的。事实上，为了满足更低的供电电压、更快的信号翻转速度、更高的集成度和许多越来越具有挑战性的要求，很多走在电子设计前沿的公司在产品设计过程中为了确保电源和信号的完整性，对电源供电系统的分析投入了大量的资金，人力和物力。
电源供电系统(PDS)的分析与设计在高速电路设计领域，特别是在计算机、半导体、通信、网络和消费电子产业中正变得越来越重要。随着超大规模集成电路技术不可避免的进一步等比缩小，集成电路的供电电压将会持续降低。随着越来越多的生产厂家从130nm技术转向90nm技术，可以预见供电电压会降到1.2V，甚至更低，而同时电流也会显著地增加。从直流IR压降到交流动态电压波动控制来看，由于允许的噪声范围越来越小，这种发展趋势给电源供电系统的设计带来了巨大的挑战。
PCB电源供电系统设计概览
通常在交流分析中，电源地之间的输入阻抗是用来衡量电源供电系统特性的一个重要的观测量。对这个观测量的确定在直流分析中则演变成为IR压降的计算。无论在直流或交流的分析中，影响电源供电系统特性的因素有：PCB的分层、电源板层平面的形状、元器件的布局、过孔和管脚的分布等等。
图1：PCB上一些常见的会增加电流路径阻性的物理结构设计。
电源地之间的输入阻抗概念就可以应用在对上述因素的仿真和分析中。比如，电源地输入阻抗的一个非常广泛的应用是用来评估板上去耦电容的放置问题。随着一定数量的去耦电容被放置在板上，电路板本身特有的谐振可以被抑制掉，从而减少噪声的产生，还可以降低电路板边缘辐射以缓解电磁兼容问题。为了提高电源供电系统的可靠性和降级系统的制造成本，系统设计工程师必须经常考虑如何经济有效地选择去耦电容的系统布局。
高速电路系统中的电源供电系统通常可以分成芯片、集成电路封装结构和PCB三个物理子系统。芯片上的电源栅格由交替放置的几层金属层构成，每层金属由X或Y方向的金属细条构成电源或地栅格，过孔则将不同层的金属细条连接起来。
对于一些高性能的芯片，无论内核或是IO的电源供电都集成了很多去耦单元。集成电路封
装结构，如同一个缩小了的PCB，有几层形状复杂的电源或地平板。在封装结构的上表面，通常留有去耦电容的安装位置。PCB则通常含有连续的面积较大的电源和地平板，以及一些大大小小的分立去耦电容元件，及电源整流模块(VRM)。邦定线、C4凸点、焊球则把芯片、封装和PCB连接在了一起。
整个电源供电系统要保证给各个集成电路器件提供在正常范围内稳定的电压。然而，开关电流和那些电源供电系统中寄生的高频效应总是会引入电压噪声。其电压变化可以由下式计算得到：
这里ΔV是在器件处观测到的电压波动，ΔI是开关电流。Z是在器件处观测到的整个电源供电系统电源与地之间的输入阻抗。为了减小电压波动，电源与地之间要保持低阻。在直流情况下，由于Z变成了纯电阻，低阻就对应了低的电源供电IR压降。在交流情况下，低阻能使开关电流产生的瞬态噪声也变小。当然，这就需要Z在很宽的频带上都要保持很小。
图2：Sigrity PowerDC计算得到电源板层上的电流分布。
注意到电源和地通常用来作为信号回路和参考平面，因此电源供电系统与信号分布系统之间有着很紧密的关系。然而，由于篇幅的限制，同步开关噪声(IO SSO)引入的电源供电系统的噪声现象和电流回路控制问题将不在这里讨论。以下几节将忽略信号系统，而单纯注重电源供电系统的分析。
直流IR压降
由于芯片的电源栅格(Power Grid)的特征尺寸很小(几微米甚至更小)，芯片内的电阻损耗严重，因此芯片内的IR压降已经被广泛地研究。而在下面几种情况下，PCB上的IR压降(在几十到几百毫伏的范围内)对高速系统设计同样会有较大的影响。
电源板层上有Swiss-Chess结构、Neck-Down结构和动态布线造成的板平面被分割等情况(图1)；电源板层上电流通过的器件管脚、过孔、焊球、C4凸点的数量不够，电源平板厚度不足，电流通路不均衡等；系统设计需要低电压、大电流，又有较紧的电压浮动的范围。
图3：包括和不包括电源整流模块的平板对输入阻抗。
例如，一个高密度和高管脚数的器件由于有大量的过孔和反焊盘，在芯片封装结构及PCB的电源分配层上往往会形成所谓的Swiss-Chess结构效应。Swiss-Chess结构会产生很多高阻性的微小金属区域。根据，由于电源供电系统中有这样的高阻电流通路，送到PCB上元器件的电压或电流有可能会低于设计要求。因此一个好的直流IR压降仿真模拟是估计电源供电系统允许压降范围的关键。通过各种各样可能性的分析为布局布线前后提供设计方案或规则。
布线工程师、系统工程师、信号完整性工程师和电源设计工程师还可以将IR压降分析结合在约束管理器(constraint manager)中，作为对PCB上每一个电源和地网表进行设计规则核查的最终检验工具(DRC)。这种通过自动化软件分析的设计流程可以避免靠目测，甚至经验所不能发现的复杂电源供电系统结构上的布局布线问题。图2展示了IR压降分析可以准确地指出一高性能PCB上电源供电系统中关键电压电流的分布。
交流电源地阻抗分析
很多人知道一对金属板构成一个平板电容器，于是认为电源板层的特性就是提供平板电容以确保供电电压的稳定。在频率较低，信号波长远远大于平板尺寸时，电源板层与地板的确构成了一个电容。
然而，当频率升高时，电源板层的特性开始变得复杂了。更确切地说，一对平板构成了一个平板传输线系统。电源与地之间的噪声，或与之对应的电磁场遵循传输线原理在板之间传播。当噪声信号传播到平板的边缘时，一部分高频能量会辐射出去，但更大一部分能量会反射回
去。来自平板不同边界的多重反射构成了PCB中的谐振现象。
图4：三种设置情况下 PowerSI计算得到的PCB输入阻抗曲线。(a)不包含电源整流模块；(b)包含电源整流模块；(c)包含电源整流模块和一些去耦电容。
在交流分析中，PCB的电源地阻抗谐振是个特有的现象。图3展示了一对电源板层的输入阻抗。为了比较，图中还画了一个纯电容和一个纯电感的阻抗特性。板的尺寸是30cm×20cm，板间间距是100um，填充介质是FR4材料。板上的电源整流模块用一个3nH的电感来代替。显示纯电容阻抗特性的是一个20nF的电容。从图上可以看出，在板上没有电源整流模块时，在几十兆的频率范围内，平板的阻抗特性(红线)和电容(蓝线)一样。在100MHz以上，平板的阻抗特性呈感性(沿着绿线)。到了几百兆的频率范围后，几个谐振峰的出现显示了平板的谐振特性，这时平板就不再是纯感性的了。
至此，很明显，一个低阻的电源供电系统(从直流到交流)是获得低电压波动的关键：减少电感作用，增加电容作用，消除或降低那些谐振峰是设计目标。为了降低电源供电系统的阻抗，应遵循以下一些设计准则： 1.降低电源和地板层之间的间距； 2.增大平板的尺寸；
3.提高填充介质的介电常数； 4.采用多对电源和地板层。然而，由于制造或一些其他的设计考虑，设计工程师还需要用一些较为灵活的有效的方法来改变电源供电系统的阻抗。为了减小阻抗并且消除那些谐振峰，在PCB上放置分立的去耦电容便成为常用的方法。
图4显示了在三种不同设置下，用Sigrity PowerSI计算得到的电源供电系统的输入阻抗： a.没有电源整流模块，没有去耦电容放置在板上。
b.电源整流模块用短路来模拟，没有去耦电容放置在板上。c.电源整流模块用短路来模拟，去耦电容放置在板上。从图中可见，例子a蓝线，在集成电路芯片的位置处观测到的电源供电系统的输入阻抗在低频时呈现出容性。随着频率的增加，第一个自然谐振峰出现在800MHz的频率处。此频率的波长正对应了电源地平板的尺寸。
例子b的绿线，输入阻抗在低频时呈现出感性。这正好对应了从集成电路芯片的位置到电源整流模块处的环路电感。这个环路电感和平板电容一起引入了在200MHz的谐振峰。例子c的红线，在板上放置了一些去耦电容后，那个200MHz的谐振峰被移到了很低的频率处(<20MHz)，并且谐振峰的峰值也降低了很多。第一个较强的谐振峰则出现在大约1GHz处。由此可见，通过在PCB上放置分立的去耦电容，电源供电系统在主要的工作频率范围内可以实现较低的并且是平滑的交流阻抗响应。因此，电源供电系统的噪声也会很低。
图5：针对不同结构仿真计算得到的输入阻抗。不考虑芯片和封装结构(红线)；考虑封装结构(蓝线)；考虑芯片、封装和电路板(绿线)。
在板上放置分立的去耦电容使得设计师可以灵活地调整电源供电系统的阻抗，实现较低的电源地噪声。然而，如何选择放置位置、选用多少以及选用什么样的去耦电容仍旧是一系列的设计问题。因此，对一个特定的设计寻求最佳的去耦解决方案，并使用合适的设计软件以及进行大量的电源供电系统的仿真模拟往往是必须的。
协同设计概念
图4实际上还揭示了另一个非常重要的事实，即PCB上放置分立的去耦电容的作用频率范围仅仅能达到几百兆赫兹。频率再高，每个分立去耦电容的寄生电感以及板层和过孔的环路电感(电容至芯片)将会极大地降低去耦效果，仅仅通过PCB上放置分立的去耦电容是无法进一步降低电源供电系统的输入阻抗的。从几百兆赫兹到更高的频率范围，封装结构的电源供电系统的板间电容，以及封装结构上放置的分立去耦电容将会开始起作用。到了GHz频率范围，芯片内电源栅格之间的电容以及芯片内的去耦电容是唯一的去耦解决方案。
图5显示了一个例子，红线是一个PCB上放置一些分立的去耦电容后得到的输入阻抗。第一个谐振峰出现在600MHz到700MHz。在考虑了封装结构后，附加的封装结构的电感将谐振峰移到了大约450MHz处，见蓝线。在包括了芯片电源供电系统后，芯片内的去耦电容将那些高频的谐振峰都去掉了，但同时却引入了一个很弱的30MHz谐振峰，见绿线。这个
30MHz的谐振在时域中会体现为高频翻转信号的中频包络上的一个电压波谷。芯片内的去耦是很有效的，但代价却是要用去芯片内宝贵的空间和消耗更多的漏电流。将芯片内的去耦电容挪到封装结构上也许是一个很好的折衷方案，但要求设计师拥有从芯片、封装结构到PCB的整个系统的知识。但通常，PCB的设计师无法获得芯片和封装结构的设计数据以及相应的仿真软件包。对于集成电路设计师，他们通常不关心下端的封装和电路板的设计。但显然采用协同设计概念对整个系统、芯片-封装-电路板的电源供电系统进行优化分析设计是将来发展的趋势。一些走在电子设计前沿的公司事实上已经这样做了。
硬件布板经验谈
时钟线走线
1.表面层无时钟布线或布线长度=<500mil(关键时钟表层布线=<200mil)；并且要要完整地平面作回
流，未跨分割或跨分割位置已作桥接处理
2.晶振及时钟驱动电路区域TOP层无其它布线穿过；（这条有时比较难满足）
3.信号线周围避免有其它信号线，在必要时满足3W原则（两线中心距为线宽的3倍），这点在布
数据线或地址线排线时，一般不作此种方案考虑，而重点考虑时序（等长）。
4.在可能的情况下，电原层应尽量满足20h原则：即电源层边界相对于地层边界内缩板厚度的20倍
**20H规则：由于电源层与地层之间的电场是变化的，在板的边缘会向外辐射电磁干扰。称为边缘效应。可以将电源层内缩，使得电场只在接地层的范围内传导。以一个H（电源和地之间的介质厚度）为单位，若内缩20H则可以将70%的电场限制在接地边沿内；内缩100H则可以将98%的电场限制在内。
5.不同频率时钟之间满足3W原则
**3W规则：为了减少线间窜扰，应保证线间距足够大，当线中心距不少于3倍线宽时，则可保持70%的电场不互相干扰，称为3W规则。如要达到98%的电场不互相干扰，可使用10W规则。
6.当时钟信号换层且回流参考平面也改变时，一般在时钟线换层过孔旁布一接地孔
7.时钟布线与I/O接口、拉手条的间距>=1000mil
8.时钟线与相邻平面层布线的平等长度<=1000mil
9.多负载时钟结构尽量采用星形，在实际实现中一般采用在走到多负载点相对中心位置进行等长
分叉方式，10.SDRAM布线中，SDCLK与DATA的长度相差<=800mil
11.带状线（中间层走线）的典型传输速度为180ps/inch，微带线(表层走线)为140ps/inch 6
接口走线要求
1.差分布线规则：并行且等距、同层、等长
接口变压器与接口连接器之间的网络长度小于1000mil
3.跨分割的复位线在跨分割处加桥接措施
4.接口电路的布线应遵循先防护、后滤波的原则
5.接口变压器、光耦等隔离器件初、次级互相隔离，无相邻平面等耦合通路，对相应的参考平面隔离宽度大于100mil 板的堆叠：
1.元件层的临近层为地平面，提供器件屏蔽层以及为定层布线层提供参考平面
2.所有信号层尽可能与地平面相邻
3.尽量避免2信号层直接相邻
4.主电源尽可能与其对应地相邻
5.兼顾层压结构对称性 其他布线注意点：
1.电源层和地层之间的EMC环境较差，应避免布置对干扰敏感的信号
2.信号线必须无直角
3.布线尽可能靠近一个平面，并避免跨分割，若必须跨分割或者无法靠近电源地平面，这些情况仅允许在低速信号线中存在
LVDS布板指导
LVDS布局&布线应该考虑的因素： 1．差分走线； 2.阻抗匹配； 3.串扰(crosstalk)：4.电磁干扰（EMI）；
一：差分走线：
1.使反射尽量最小，并使共模噪声反射尽可能存在；差分走线越近越好；避免差分走线阻抗不均匀（阻抗变化，直角线）；整个走线工程应该保持差分线的宽度保持不变。
2.为了减少倾斜(skew)，两差分线的长度应该保持一致，否则导致终端相位有差异，降低系统的性能。
3.尽量减少信号路径中的过孔(Via)的数量＆阻抗的不均匀。
4.任何寄生负载（比如：寄生电容）应该在同一差分对中保持一致。5.应用45°角走线代替90°脚走线。
二： 阻抗匹配：
阻抗不匹配将导致共模噪声的增加并且产生电磁干扰（EMI），所以应该选择一匹配电阻＆差分线的阻抗相一致。（100Ohm）.1.在原理发送端的地方放一匹配电阻（100Ohm）;2.应用0603或者0805尺寸的芯片电阻；
3.终端阻抗＆终端的距离应小于7mm，尽可能那的靠近接收端；
三：差分信号＆单端信号的串扰：
1.为了避免单端信号＆LVDS信号产生串扰，应尽量使二者分层。如果单端信号＆差分信号走的太近，将会产生共模噪声，从而造成接收端的假出发，降低信号的质量，减少信号的噪声冗余量。
2.如果两者在同一层，应使两者至少相距12mm.VCC＆GND也应该分开。
四：电磁干扰（EMI）：
走线的电磁辐射可以产生横向电磁波，这种波如果逃脱屏蔽就会导致电磁兼容（EMC）的失败。单端传输（比如：CMOS，TTL）所有暴露的线都能产生辐射，横向波伴随在这些走线的周围，一旦逃脱系统就会产生电磁干扰的问题。LVDS走线彼此能相互消弱电磁波，成对出现，只有在边缘区域才能产生逃逸的现象，因此LVDS走线作为传输系统对单端传输（COMS，TTL）电磁干扰较少。电磁干扰方面微带线＆带状线的优点： 微带线差分对下面的地平面的能有效地降低EMI，带状线上下均是地平面，能获得叫好的电磁干扰性能，但是有如下缺点： 1． 较长的传输时间（1.5倍于微带线）； 2． 需要较多的过孔； 3． 要求较多的层； 4． 需要的精确的100欧姆的匹配电阻较难实现； 为了更好的耦合电磁波，微带线＆带状线的尺寸应该满足如下： 图2： 差分对想要较好的耦合需要的条件： S<2W;S2S: 总 的 指 导 原 则（电源＆布局）
1)在低频（500－600MHz）时，选用FR－4材料制造；在更高速度的时候选用G－FEK或者Teflon来设计生产。2)用旁路电容旁路所有的电源平面，旁路电容的大小由电源噪声的频谱决定，所选用的电容应该能虑去最大功率的部分（通常在100－300MHz）。典型的利用10UF，3V的Ta电容。
3)所有的电源的VCC?DCKLK＆VCC－CKOUT管脚应该用0.1、0.01、0.001UF的mica(云母)、Ceramic(磁珠)或者0805尺寸的贴片电容并行连接进行旁路，这些电容应该放在管脚的下面，另外还要加一个2.7UF的电容。
4)尽量使LVDS收发端靠近接线器（Connector）;5)发端输出脚和连接器之间的走线物理长度应该小于5mm,以此来降低偏斜(Skew);6)LVDS信号线＆TTL信号线分层，降低串扰 7)LVDS的电源＆地分层；
8)应用高阻抗低电容的宽带SCOPE探针； 9)使stub的长度尽可能短；
10)如干过孔用来连接电源＆地平面； LVDS电缆（Cable）: 板和板之间的LVDS信号通过电缆线传输，由于阻抗匹配＆低延时的要求，一般电缆线不能满足，选择LVDS电缆时应遵循的原则：
1.电缆应满足LVDS阻抗匹配的要求； 2.电缆线应具有较低的延时（Skew）;3.两路应该平衡（两路的延时应该相同）； 低速，短距时带状线可以应用；高速，长距时应用双绞线。应用带状线的时候应该注意： 差分对之间应该用地隔开，且边缘的两路不传送信号。图3： LVDS也可以用同轴电缆＆双轴电缆传输，双轴电缆比同轴电缆具有较好的平衡性，因此产生较少的电磁干扰。图4： 最合适的选择是双绞线，短距离（大约0.5m），选用CAT3平衡双绞线，更长的距离（超过0.5m，速度超过500MHz）用CAT5平衡双绞线。LVDS连接器： 连接器（Connector）用来连接不同的板之间的LVDS信号，此时连接器的选择有如下规则： 1.连接器必须是低倾斜，阻抗匹配； 2.必须有相同长度的导线； 3.连接器中，差分对应在相邻的接口中； 4.地管脚应放在差分对之间； 5.连接器的末端脚应
该接地，不能做高
PCB Layout中的走线策略
布线（Layout）是PCB设计工程师最基本的工作技能之一。走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过Layout得以实现并验证，由此可见，布线在高速PCB设计中是至关重要的。下面将针对实际布线中可能遇到的一些情况，分析其合理性，并给出一些比较优化的走线策略。主要从直角走线，差分走线，蛇形线等三个方面来阐述。
1． 直角走线
直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容性负载，减缓上升时间；二是阻抗不连续会造成信号的反射；三是直角尖端产生的EMI。
传输线的直角带来的寄生电容可以由下面这个经验公式来计算： C=61W(Er)1/2/Z0 在上式中，C就是指拐角的等效电容（单位：pF），W指走线的宽度（单位：inch），εr指介质的介电常数，Z0就是传输线的特征阻抗。举个例子，对于一个4Mils的50欧姆传输线（εr为4.3）来说，一个直角带来的电容量大概为0.0101pF，进而可以估算由此引起的上升时间变化量：
T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps 通过计算可以看出，直角走线带来的电容效应是极其微小的。
由于直角走线的线宽增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗，然后根据经验公式计算反射系数：ρ=(Zs-Z0)/(Zs+Z0)，一般直角走线导致的阻抗变化在7%-20%之间，因而反射系数最大为0.1左右。而且，从下图可以看到，在W/2线长的时间内传输线阻抗变化到最小，再经过W/2时间又恢复到正常的阻抗，整个发生阻抗变化的时间极短，往往在10ps之内，这样快而且微小的变化对一般的信号传输来说几乎是可以忽略的。
很多人对直角走线都有这样的理解，认为尖端容易发射或接收电磁波，产生EMI，这也成为许多人认为不能直角走线的理由之一。然而很多实际测试的结果显示，直角走线并不会比直线产生很明显的EMI。也许目前的仪器性能，测试水平制约了测试的精确性，但至少说明了一个问题，直角走线的辐射已经小于仪器本身的测量误差。
总的说来，直角走线并不是想象中的那么可怕。至少在GHz以下的应用中，其产生的任何诸如电容，反射，EMI等效应在TDR测试中几乎体现不出来，高速PCB设计工程师的重点还是应该放在布局，电源/地设计，走线设计，过孔等其他方面。当然，尽管直角走线带来的影响不是很严重，但并不是说我们以后都可以走直角线，注意细节是每个优秀工程师必备的基本素质，而且，随着数字电路的飞速发展，PCB工程师处理的信号频率也会不断提高，到10GHz以上的RF设计领域，这些小小的直角都可能成为高速问题的重点对象。
2． 差分走线
差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在PCB设计中又如何能保证其良好的性能呢？带着这两个问题，我们进行下一部分的讨论。何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。
差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：
a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。
b.能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。
c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。目前流行的LVDS（low voltage differential signaling）就是指这种小振幅差分信号技术。
对于PCB工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。也许只要是接触过Layout的人都会了解差分走线的一般要求，那就是“等长、等距”。等长是为了保证两个差分信号时刻保持相反极性，减少共模分量；等距则主要是为了保证两者差分阻抗一致，减少反射。“尽量靠近原则”有时候也是差分走线的要求之一。但所有这些规则都不是用来生搬硬套的，不少工程师似乎还不了解高速差分信号传输的本质。下面重点讨论一下PCB差分信号设计中几个常见的误区。误区一：认为差分信号不需要地平面作为回流路径，或者认为差分走线彼此为对方提供回流途径。造成这种误区的原因是被表面现象迷惑，或者对高速信号传输的机理认识还不够深入。差分电路对于类似地弹以及其它可能存在于电源和地平面上的噪音信号是不敏感的。地平面的部分回流抵消并不代表差分电路就不以参考平面作为信号返回路径，其实在信号回流分析上，差分走线和普通的单端走线的机理是一致的，即高频信号总是沿着电感最小的回路进行回流，最大的区别在于差分线除了有对地的耦合之外，还存在相互之间的耦合，哪一种耦合强，那一种就成为主要的回流通路.在PCB电路设计中，一般差分走线之间的耦合较小，往往只占10~20%的耦合度，更多的还是对地的耦合，所以差分走线的主要回流路径还是存在于地平面。当地平面发生不连续的时候，无参考平面的区域，差分走线之间的耦合才会提供主要的回流通路，尽管参考平面的不连续对差分走线的影响没有对普通的单端走线来的严重，但还是会降低差分信号的质量，增加EMI，要尽量避免。也有些设计人员认为，可以去掉差分走线下方的参考平面，以抑制差分传输中的部分共模信号，但从理论上看这种做法是不可取的，阻抗如何控制？不给共模信号提供地阻抗回路，势必会造成EMI辐射，这种做法弊大于利。
误区二：认为保持等间距比匹配线长更重要。在实际的PCB布线中，往往不能同时满足差分设计的要求。由于管脚分布，过孔，以及走线空间等因素存在，必须通过适当的绕线才能达到线长匹配的目的，但带来的结果必然是差分对的部分区域无法平行.PCB差分走线的设计中最重要的规则就是匹配线长，其它的规则都可以根据设计要求和实际应用进行灵活处理。
误区三：认为差分走线一定要靠的很近。让差分走线靠近无非是为了增强他们的耦合，既可以提高对噪声的免疫力，还能充分利用磁场的相反极性来抵消对外界的电磁干扰。虽说这种
做法在大多数情况下是非常有利的，但不是绝对的，如果能保证让它们得到充分的屏蔽，不受外界干扰，那么我们也就不需要再让通过彼此的强耦合达到抗干扰和抑制EMI的目的了。如何才能保证差分走线具有良好的隔离和屏蔽呢？增大与其它信号走线的间距是最基本的途径之一，电磁场能量是随着距离呈平方关系递减的，一般线间距超过4倍线宽时，它们之间的干扰就极其微弱了，基本可以忽略。此外，通过地平面的隔离也可以起到很好的屏蔽作用，这种结构在高频的（10G以上）IC封装PCB设计中经常会用采用，被称为CPW结构，可以保证严格的差分阻抗控制（2Z0）.差分走线也可以走在不同的信号层中，但一般不建议这种走法，因为不同的层产生的诸如阻抗、过孔的差别会破坏差模传输的效果，引入共模噪声。此外，如果相邻两层耦合不够紧密的话，会降低差分走线抵抗噪声的能力，但如果能保持和周围走线适当的间距，串扰就不是个问题。在一般频率（GHz以下），EMI也不会是很严重的问题，实验表明，相距500Mils的差分走线，在3米之外的辐射能量衰减已经达到60dB，足以满足FCC的电磁辐射标准，所以设计者根本不用过分担心差分线耦合不够而造成电磁不兼容问题。
3． 蛇形线
蛇形线是Layout中经常使用的一类走线方式。其主要目的就是为了调节延时，满足系统时序设计要求。设计者首先要有这样的认识：蛇形线会破坏信号质量，改变传输延时，布线时要尽量避免使用。但实际设计中，为了保证信号有足够的保持时间，或者减小同组信号之间的时间偏移，往往不得不故意进行绕线。那么，蛇形线对信号传输有什么影响呢？走线时要注意些什么呢？其中最关键的两个参数就是平行耦合长度（Lp）和耦合距离（S），很明显，信号在蛇形走线上传输时，相互平行的线段之间会发生耦合，呈差模形式，S越小，Lp越大，则耦合程度也越大。可能会导致传输延时减小，以及由于串扰而大大降低信号的质量，其机理可以参考第三章对共模和差模串扰的分析。下面是给Layout工程师处理蛇形线时的几点建议：
1． 尽量增加平行线段的距离（S），至少大于3H，H指信号走线到参考平面的距离。通俗的说就是绕大弯走线，只要S足够大，就几乎能完全避免相互的耦合效应。
2． 减小耦合长度Lp，当两倍的Lp延时接近或超过信号上升时间时，产生的串扰将达到饱和。
3． 带状线（Strip-Line）或者埋式微带线（Embedded Micro-strip）的蛇形线引起的信号传输延时小于微带走线（Micro-strip）。理论上，带状线不会因为差模串扰影响传输速率。4． 高速以及对时序要求较为严格的信号线，尽量不要走蛇形线，尤其不能在小范围内蜿蜒走线。
5． 可以经常采用任意角度的蛇形走线，能有效的减少相互间的耦合。
6． 高速PCB设计中，蛇形线没有所谓滤波或抗干扰的能力，只可能降低信号质量，所以只作时序匹配之用而无其它目的。
7． 有时可以考虑螺旋走线的方式进行绕线，仿真表明，其效果要优于正常的蛇形走线。
晶振与匹配电容的总结
匹配电容-----负载电容是指晶振要正常震荡所需要的电容。一般外接电容，是为了使晶振两端的等效电容等于或接近负载电容。要求高的场合还要考虑ic输入端的对地电容。一般晶振两端所接电容是所要求的负载电容的两倍。这样并联起来就接近负载电容了。
2．负载电容是指在电路中跨接晶体两端的总的外界有效电容。他是一个测试条件，也是一
个使用条件。应用时一般在给出负载电容值附近调整可以得到精确频率。此电容的大小主要影响负载谐振频率和等效负载谐振电阻。
3．一般情况下，增大负载电容会使振荡频率下降，而减小负载电容会使振荡频率升高 4．负载电容是指晶振的两条引线连接IC块内部及外部所有有效电容之和，可看作晶振片在电路中串接电容。负载频率不同决定振荡器的振荡频率不同。标称频率相同的晶振，负载电容不一定相同。因为石英晶体振荡器有两个谐振频率，一个是串联揩振晶振的低负载电容晶振：另一个为并联揩振晶振的高负载电容晶振。所以，标称频率相同的晶振互换时还必须要求负载电容一至，不能冒然互换，否则会造成电器工作不正常。
晶振旁的电阻（并联与串联）
一份电路在其输出端串接了一个22K的电阻，在其输出端和输入端之间接了一个10M的电阻，这是由于连接晶振的芯片端内部是一个线性运算放大器，将输入进行反向180度输出，晶振处的负载电容电阻组成的网络提供另外180度的相移，整个环路的相移360度，满足振荡的相位条件，同时还要求闭环增益大于等于1，晶体才正常工作。晶振输入输出连接的电阻作用是产生负反馈，保证放大器工作在高增益的线性区，一般在M欧级，输出端的电阻与负载电容组成网络，提供180度相移，同时起到限流的作用，防止反向器输出对晶振过驱动，损坏晶振。
和晶振串联的电阻常用来预防晶振被过分驱动。晶振过分驱动的后果是将逐渐损耗减少晶振的接触电镀，这将引起频率的上升，并导致晶振的早期失效，又可以讲drive level调整用。用来调整drive level和发振余裕度。
Xin和Xout的内部一般是一个施密特反相器,反相器是不能驱动晶体震荡的.因此,在反相器的两端并联一个电阻,由电阻完成将输出的信号反向 180度反馈到输入端形成负反馈,构成负反馈放大电路.晶体并在电阻上,电阻与晶体的等效阻抗是并联关系,自己想一下是电阻大还是电阻小对晶体的阻抗影响小大? 电阻的作用是将电路内部的反向器加一个反馈回路，形成放大器，当晶体并在其中会使反馈回路的交流等效按照晶体频率谐振，由于晶体的Q值非常高，因此电阻在很大的范围变化都不会影响输出频率。过去，曾经试验此电路的稳定性时，试过从100K～20M都可以正常启振，但会影响脉宽比的。
晶体的Q值非常高, Q值是什么意思呢？ 晶体的串联等效阻抗是 Ze = Re + jXe, Re<< |jXe|, 晶体一般等效于一个Q很高很高的电感，相当于电感的导线电阻很小很小。Q一般达到10^-4量级。
避免信号太强打坏晶体的。电阻一般比较大，一般是几百K。
串进去的电阻是用来限制振荡幅度的，并进去的两颗电容根据LZ的晶振为几十MHZ一般是在20~30P左右，主要用与微调频率和波形，并影响幅度，并进去的电阻就要看 IC
spec了，有的是用来反馈的，有的是为过EMI的对策
可是转化为 并联等效阻抗后，Re越小，Rp就越大，这是有现成的公式的。晶体的等效Rp很大很大。外面并的电阻是并到这个Rp上的，于是，降低了Rp值-----＞ 增大了Re-----＞ 降低了Q 关于晶振
石英晶体振荡器是高精度和高稳定度的振荡器，被广泛应用于彩电、计算机、遥控器等各类振荡电路中，以及通信系统中用于频率发生器、为数据处理设备产生时钟信号和为特定系统提供基准信号。
PCB 50问
1、如何选择PCB板材？
选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的PCB板子(大于GHz的频率)时这材质问题会比较重要。例如，现在常用的FR-4材质，在几个GHz的频率时的介质损(dielectric loss)会对信号衰减有很大的影响，可能就不合用。就电气而言，要注意介电常数(dielectric constant)和介质损在所设计的频率是否合用。
2、如何避免高频干扰？
避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加ground guard/shunt traces在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。
3、在高速设计中，如何解决信号的完整性问题？
信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。
4、差分布线方式是如何实现的？
差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间距(此间距由差分阻抗决定)要一直保持不变，也就是要保持平行。平行的方式有两种，一为两条线走在同一走线层(side-by-side)，一为两条线走在上下相邻两层(over-under)。一般以前者side-by-side实现的方式较多。
5、对于只有一个输出端的时钟信号线，如何实现差分布线？ 要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端的时钟信号是无法使用差分布线的。
6、接收端差分线对之间可否加一匹配电阻？
接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。这样信号品质会好些。
7、为何差分对的布线要靠近且平行？
对差分对的布线方式应该要适当的靠近且平行。所谓适当的靠近是因为这间距会影响到差分阻抗(differential impedance)的值, 此值是设计差分对的重要参数。需要平行也是因为要保持差分阻抗的一致性。若两线忽远忽近, 差分阻抗就会不一致, 就会影响信号完整性(signal integrity)及时间延迟(timing delay)。
8、如何处理实际布线中的一些理论冲突的问题
1.基本上, 将模/数地分割隔离是对的。要注意的是信号走线尽量不要跨过有分割的地方(moat), 还有不要让电源和信号的回流电流路径(returning current path)变太大。2.晶振是模拟的正反馈振荡电路, 要有稳定的振荡信号, 必须满足loop gain与phase的规范, 而这模拟信号的振荡规范很容易受到干扰, 即使加ground guard traces可能也无法完全隔离干扰。而且离的太远, 地平面上的噪声也会影响正反馈振荡电路。所以, 一定要将晶振和芯片的距离进可能靠近。3.确实高速布线与EMI的要求有很多冲突。但基本原则是因EMI所加的电阻电容或ferrite bead, 不能造成信号的一些电气特性不符合规范。所以, 最好先用安排走线和PCB叠层的技巧来解决或减少EMI的问题, 如高速信号走内层。最后才用电阻电容或ferrite bead的方式, 以降低对信号的伤害。
9、如何解决高速信号的手工布线和自动布线之间的矛盾？
现在较强的布线软件的自动布线器大部分都有设定约束条件来控制绕线方式及过孔数目。
各家EDA公司的绕线引擎能力和约束条件的设定项目有时相差甚远。例如, 是否有足够的约束条件控制蛇行线(serpentine)蜿蜒的方式, 能否控制差分对的走线间距等。这会影响到自动布线出来的走线方式是否能符合设计者的想法。另外, 手动调整布线的难易也与绕线引擎的能力有绝对的关系。例如, 走线的推挤能力, 过孔的推挤能力, 甚至走线对敷铜的推挤能力等等。所以, 选择一个绕线引擎能力强的布线器, 才是解决之道。
10、关于test coupon。
test coupon是用来以TDR(Time Domain Reflectometer)测量所生产的PCB板的特性阻抗是否满足设计需求。一般要控制的阻抗有单根线和差分对两种情况。所以，test coupon上的走线线宽和线距(有差分对时)要与所要控制的线一样。最重要的是测量时接地点的位置。为了减少接地引线(ground lead)的电感值，TDR探棒(probe)接地的地方通常非常接近量信号的地方(probe tip)，所以，test coupon上量测信号的点跟接地点的距离和方式要符合所用的探棒。详情参考如下链接1.http://developer.intel.com/design/chipsets/applnots/pcd_pres399.pdf2.http://(点选Application notes)
11、在高速PCB设计中，信号层的空白区域可以敷铜，而多个信号层的敷铜在接地和接电源上应如何分配？
一般在空白区域的敷铜绝大部分情况是接地。只是在高速信号线旁敷铜时要注意敷铜与信号线的距离，因为所敷的铜会降低一点走线的特性阻抗。也要注意不要影响到它层的特性阻抗，例如在dual stripline的结构时。
12、是否可以把电源平面上面的信号线使用微带线模型计算特性阻抗？电源和地平面之间的信号是否可以使用带状线模型计算？
是的，在计算特性阻抗时电源平面跟地平面都必须视为参考平面。例如四层板: 顶层-电源层-地层-底层，这时顶层走线特性阻抗的模型是以电源平面为参考平面的微带线模型。
13、在高密度印制板上通过软件自动产生测试点一般情况下能满足大批量生产的测试要求吗？
一般软件自动产生测试点是否满足测试需求必须看对加测试点的规范是否符合测试机具的要求。另外，如果走线太密且加测试点的规范比较严，则有可能没办法自动对每段线都加上测试点，当然，需要手动补齐所要测试的地方。
14、添加测试点会不会影响高速信号的质量？
至于会不会影响信号质量就要看加测试点的方式和信号到底多快而定。基本上外加的测试点(不用线上既有的穿孔(via or DIP pin)当测试点)可能加在线上或是从线上拉一小段线出来。前者相当于是加上一个很小的电容在线上，后者则是多了一段分支。这两个情况都会对高速信号多多少少会有点影响，影响的程度就跟信号的频率速度和信号缘变化率(edge rate)有关。影响大小可透过仿真得知。原则上测试点越小越好(当然还要满足测试机具的要求)分支越短越好。
15、若干PCB组成系统，各板之间的地线应如何连接？ 各个PCB板子相互连接之间的信号或电源在动作时，例如A板子有电源或信号送到B板子，一定会有等量的电流从地层流回到A板子(此为Kirchoff current law)。这地层上的电流会找阻抗最小的地方流回去。所以，在各个不管是电源或信号相互连接的接口处，分配给地层的管脚数不能太少，以降低阻抗，这样可以降低地层上的噪声。另外，也可以分析整个电流环路，尤其是电流较大的部分，调整地层或地线的接法，来控制电流的走法(例如，在某处制造低阻抗，让大部分的电流从这个地方走)，降低对其它较敏感信号的影响。
16、能介绍一些国外关于高速PCB设计的技术书籍和资料吗？
现在高速数字电路的应用有通信网路和计算机等相关领域。在通信网路方面，PCB板的工
作频率已达GHz上下，迭层数就我所知有到40层之多。计算机相关应用也因为芯片的进步，无论是一般的PC或服务器(Server)，板子上的最高工作频率也已经达到400MHz(如Rambus)以上。因应这高速高密度走线需求，盲埋孔(blind/buried vias)、mircrovias及build-up制程工艺的需求也渐渐越来越多。这些设计需求都有厂商可大量生产。以下提供几本不错的技术书籍： 1.Howard W.Johnson，“High-Speed Digital Design – A Handbook of Black Magic”； 2.Stephen H.Hall，“High-Speed Digital System Design”； 3.Brian Yang，“Digital Signal Integrity”；4.Dooglas Brook，“Integrity Issues and printed Circuit Board Design”。
17、两个常被参考的特性阻抗公式：
a.微带线(microstrip)Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W为线宽，T为走线的铜皮厚度，H为走线到参考平面的距离，Er是PCB板材质的介电常数(dielectric constant)。此公式必须在0.1<(W/H)<2.0及1<(Er)<15的情况才能应用。b.带状线(stripline)Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中，H为两参考平面的距离，并且走线位于两参考平面的中间。此公式必须在W/H<0.35及T/H<0.25的情况才能应用。
18、差分信号线中间可否加地线？ 差分信号中间一般是不能加地线。因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦合(coupling)所带来的好处，如flux cancellation，抗噪声(noise immunity)能力等。若在中间加地线，便会破坏耦合效应。
19、刚柔板设计是否需要专用设计软件与规范？国内何处可以承接该类电路板加工？ 可以用一般设计PCB的软件来设计柔性电路板(Flexible Printed Circuit)。一样用Gerber格式给FPC厂商生产。由于制造的工艺和一般PCB不同，各个厂商会依据他们的制造能力会对最小线宽、最小线距、最小孔径(via)有其限制。除此之外，可在柔性电路板的转折处铺些铜皮加以补强。至于生产的厂商可上网“FPC”当关键词查询应该可以找到。20、适当选择PCB与外壳接地的点的原则是什么？
选择PCB与外壳接地点选择的原则是利用chassis ground提供低阻抗的路径给回流电流(returning current)及控制此回流电流的路径。例如，通常在高频器件或时钟产生器附近可以借固定用的螺丝将PCB的地层与chassis ground做连接，以尽量缩小整个电流回路面积，也就减少电磁辐射。
21、电路板DEBUG应从那几个方面着手？
就数字电路而言，首先先依序确定三件事情： 1.确认所有电源值的大小均达到设计所需。有些多重电源的系统可能会要求某些电源之间起来的顺序与快慢有某种规范。2.确认所有时钟信号频率都工作正常且信号边缘上没有非单调(non-monotonic)的问题。3.确认reset信号是否达到规范要求。这些都正常的话，芯片应该要发出第一个周期(cycle)的信号。接下来依照系统运作原理与bus protocol来debug。
22、在电路板尺寸固定的情况下，如果设计中需要容纳更多的功能，就往往需要提高PCB的走线密度，但是这样有可能导致走线的相互干扰增强，同时走线过细也使阻抗无法档停胱医樯茉诟咚伲?gt;100MHz）高密度PCB设计中的技巧? 在设计高速高密度PCB时，串扰(crosstalk interference)确实是要特别注意的，因为它对时序(timing)与信号完整性(signal integrity)有很大的影响。以下提供几个注意的地方： 1.控制走线特性阻抗的连续与匹配。2.走线间距的大小。一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信号完整性的影响，找出可容忍的最小间距。不同芯片信号的结果可能不同。3.选择适当的端接方式。4.避免上下相邻两层的走线方向相同，甚至有走线正好上下重迭在一起，因为这种串扰比同层相邻走线的情形还大。5.利用盲埋孔(blind/buried via)来增加走线面积。但是PCB板的制作成本会增加。在实际执行时确实很难达到完全平行与等长，不过还是要尽量做到。除此以外，可以预留差分端接和共模端接，以
缓和对时序与信号完整性的影响。
23、模拟电源处的滤波经常是用LC电路。但是为什么有时LC比RC滤波效果差？
LC与RC滤波效果的比较必须考虑所要滤掉的频带与电感值的选择是否恰当。因为电感的感抗(reactance)大小与电感值和频率有关。如果电源的噪声频率较低，而电感值又不够大，这时滤波效果可能不如RC。但是，使用RC滤波要付出的代价是电阻本身会耗能，效率较差，且要注意所选电阻能承受的功率。
24、滤波时选用电感，电容值的方法是什么？
电感值的选用除了考虑所想滤掉的噪声频率外，还要考虑瞬时电流的反应能力。如果LC的输出端会有机会需要瞬间输出大电流，则电感值太大会阻碍此大电流流经此电感的速度，增加纹波噪声(ripple noise)。电容值则和所能容忍的纹波噪声规范值的大小有关。纹波噪声值要求越小，电容值会较大。而电容的ESR/ESL也会有影响。另外，如果这LC是放在开关式电源(switching regulation power)的输出端时，还要注意此LC所产生的极点零点(pole/zero)对负反馈控制(negative feedback control)回路稳定度的影响。
25、如何尽可能的达到EMC要求，又不致造成太大的成本压力？
PCB板上会因EMC而增加的成本通常是因增加地层数目以增强屏蔽效应及增加了ferrite bead、choke等抑制高频谐波器件的缘故。除此之外，通常还是需搭配其它机构上的屏蔽结构才能使整个系统通过EMC的要求。以下仅就PCB板的设计技巧提供几个降低电路产生的电磁辐射效应。
1、尽可能选用信号斜率(slew rate)较慢的器件，以降低信号所产生的高频成分。
2、注意高频器件摆放的位置，不要太靠近对外的连接器。
3、注意高速信号的阻抗匹配，走线层及其回流电流路径(return current path)，以减少高频的反射与辐射。
4、在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。特别注意电容的频率响应与温度的特性是否符合设计所需。
5、对外的连接器附近的地可与地层做适当分割，并将连接器的地就近接到chassis ground。
6、可适当运用ground guard/shunt traces在一些特别高速的信号旁。但要注意guard/shunt traces对走线特性阻抗的影响。
7、电源层比地层内缩20H，H为电源层与地层之间的距离。
26、当一块PCB板中有多个数/模功能块时，常规做法是要将数/模地分开，原因何在？ 将数/模地分开的原因是因为数字电路在高低电位切换时会在电源和地产生噪声，噪声的大小跟信号的速度及电流大小有关。如果地平面上不分割且由数字区域电路所产生的噪声较大而模拟区域的电路又非常接近，则即使数模信号不交叉，模拟的信号依然会被地噪声干扰。也就是说数模地不分割的方式只能在模拟电路区域距产生大噪声的数字电路区域较远时使用。
27、另一种作法是在确保数/模分开布局，且数/模信号走线相互不交叉的情况下，整个PCB板地不做分割，数/模地都连到这个地平面上。道理何在？
数模信号走线不能交叉的要求是因为速度稍快的数字信号其返回电流路径(return current path)会尽量沿着走线的下方附近的地流回数字信号的源头，若数模信号走线交叉，则返回电流所产生的噪声便会出现在模拟电路区域内。
28、在高速PCB设计原理图设计时，如何考虑阻抗匹配问题？
在设计高速PCB电路时，阻抗匹配是设计的要素之一。而阻抗值跟走线方式有绝对的关系，例如是走在表面层(microstrip)或内层(stripline/double stripline)，与参考层(电源层或地层)的距离，走线宽度，PCB材质等均会影响走线的特性阻抗值。也就是说要在布线后才能确定阻抗值。一般仿真软件会因线路模型或所使用的数学算法的限制而无法考虑到一些阻抗不连续的布线情况，这时候在原理图上只能预留一些terminators(端接)，如串联电阻等，来缓和走线阻抗不连续的效应。真正根本解决问题的方法还是布线时尽量注意避免阻抗不连续的发生。
29、哪里能提供比较准确的IBIS模型库？ IBIS模型的准确性直接影响到仿真的结果。基本上IBIS可看成是实际芯片I/O buffer等效电路的电气特性资料，一般可由SPICE模型转换而得(亦可采用测量，但限制较多)，而SPICE的资料与芯片制造有绝对的关系，所以同样一个器件不同芯片厂商提供，其SPICE的资料是不同的，进而转换后的IBIS模型内之资料也会随之而异。也就是说，如果用了A厂商的器件，只有他们有能力提供他们器件准确模型资料，因为没有其它人会比他们更清楚他们的器件是由何种工艺做出来的。如果厂商所提供的IBIS不准确，只能不断要求该厂商改进才是根本解决之道。
30、在高速PCB设计时，设计者应该从那些方面去考虑EMC、EMI的规则呢？
一般EMI/EMC设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面.前者归属于频率较高的部分(>30MHz)后者则是较低频的部分(<30MHz).所以不能只注意高频而忽略低频的部分.一个好的EMI/EMC设计必须一开始布局时就要考虑到器件的位置, PCB迭层的安排, 重要联机的走法, 器件的选择等, 如果这些没有事前有较佳的安排, 事后解决则会事倍功半, 增加成本.例如时钟产生器的位置尽量不要靠近对外的连接器, 高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射, 器件所推的信号之斜率(slew rate)尽量小以减低高频成分, 选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声.另外, 注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loop impedance尽量小)以减少辐射.还可以用分割地层的方式以控制高频噪声的范围.最后, 适当的选择PCB与外壳的接地点(chassis ground)。
31、如何选择EDA工具？
目前的pcb设计软件中，热分析都不是强项，所以并不建议选用，其它的功能1.3.4可以选择PADS或Cadence性能价格比都不错。PLD的设计的初学者可以采用PLD芯片厂家提供的集成环境，在做到百万门以上的设计时可以选用单点工具。
32、请推荐一种适合于高速信号处理和传输的EDA软件。
常规的电路设计，INNOVEDA 的 PADS 就非常不错，且有配合用的仿真软件，而这类设计往往占据了70%的应用场合。在做高速电路设计，模拟和数字混合电路，采用Cadence的解决方案应该属于性能价格比较好的软件，当然Mentor的性能还是非常不错的，特别是它的设计流程管理方面应该是最为优秀的。（大唐电信技术专家 王升）
33、对PCB板各层含义的解释
Topoverlay----顶层器件名称，也叫 top silkscreen 或者 top component legend, 比如 R1 C5, IC10.bottomoverlay----同理multilayer-----如果你设计一个4层板，你放置一个 free pad or via, 定义它作为multilay 那么它的pad就会自动出现在4个层 上，如果你只定义它是top layer, 那么它的pad就会只出现在顶层上。34、2G以上高频PCB设计，走线,排版,应重点注意哪些方面？
2G以上高频PCB属于射频电路设计，不在高速数字电路设计讨论范围内。而射频电路的布局（layout)和布线（routing)应该和原理图一起考虑的，因为布局布线都会造成分布效应。而且，射频电路设计一些无源器件是通过参数化定义，特殊形状铜箔实现，因此要求EDA工具能够提供参数化器件，能够编辑特殊形状铜箔。Mentor公司的boardstation中有专门的RF设计模块，能够满足这些要求。而且，一般射频设计要求有专门射频电路分析工具，业界最著名的是agilent的eesoft，和Mentor的工具有很好的接口。35、2G以上高频PCB设计，微带的设计应遵循哪些规则? 射频微带线设计，需要用三维场分析工具提取传输线参数。所有的规则应该在这个场提取工具中规定。
36、对于全数字信号的PCB，板上有一个80MHz的钟源。除了采用丝网（接地）外，为了
保证有足够的驱动能力，还应该采用什么样的电路进行保护？
确保时钟的驱动能力，不应该通过保护实现，一般采用时钟驱动芯片。一般担心时钟驱动能力，是因为多个时钟负载造成。采用时钟驱动芯片，将一个时钟信号变成几个，采用点到点的连接。选择驱动芯片，除了保证与负载基本匹配，信号沿满足要求（一般时钟为沿有效信号），在计算系统时序时，要算上时钟在驱动芯片内时延。
37、如果用单独的时钟信号板，一般采用什么样的接口，来保证时钟信号的传输受到的影响小？
时钟信号越短，传输线效应越小。采用单独的时钟信号板，会增加信号布线长度。而且单板的接地供电也是问题。如果要长距离传输，建议采用差分信号。LVDS信号可以满足驱动能力要求，不过您的时钟不是太快，没有必要。38、27M,SDRAM时钟线（80M-90M），这些时钟线二三次谐波刚好在VHF波段，从接收端高频窜入后干扰很大。除了缩短线长以外，还有那些好办法？
如果是三次谐波大，二次谐波小，可能因为信号占空比为50%，因为这种情况下，信号没有偶次谐波。这时需要修改一下信号占空比。此外，对于如果是单向的时钟信号，一般采用源端串联匹配。这样可以抑制二次反射，但不会影响时钟沿速率。源端匹配值，可以采用下图公式得到。
39、什么是走线的拓扑架构？
Topology,有的也叫routing order.对于多端口连接的网络的布线次序。40、怎样调整走线的拓扑架构来提高信号的完整性？
这种网络信号方向比较复杂，因为对单向，双向信号，不同电平种类信号，拓朴影响都不一样，很难说哪种拓朴对信号质量有利。而且作前仿真时，采用何种拓朴对工程师要求很高，要求对电路原理，信号类型，甚至布线难度等都要了解。
41、怎样通过安排迭层来减少EMI问题？
首先，EMI要从系统考虑，单凭PCB无法解决问题。层叠对EMI来讲，我认为主要是提供信号最短回流路径，减小耦合面积，抑制差模干扰。另外地层与电源层紧耦合，适当比电源层外延，对抑制共模干扰有好处。
42、为何要铺铜？
一般铺铜有几个方面原因。１，EMC.对于大面积的地或电源铺铜，会起到屏蔽作用，有些特殊地，如PGND起到防护作用。２，PCB工艺要求。一般为了保证电镀效果，或者层压不变形，对于布线较少的PCB板层铺铜。３，信号完整性要求，给高频数字信号一个完整的回流路径，并减少直流网络的布线。当然还有散热，特殊器件安装要求铺铜等等原因。
43、在一个系统中，包含了dsp和pld，请问布线时要注意哪些问题呢？
看你的信号速率和布线长度的比值。如果信号在传输线上的时延和信号变化沿时间可比的话，就要考虑信号完整性问题。另外对于多个DSP，时钟，数据信号走线拓普也会影响信号质量和时序，需要关注。
44、除protel工具布线外，还有其他好的工具吗？
至于工具，除了PROTEL，还有很多布线工具，如MENTOR的WG2000,EN2000系列和powerpcb，Cadence的allegro，zuken的cadstar,cr5000等，各有所长。
45、什么是“信号回流路径”？
信号回流路径,即return current。高速数字信号在传输时，信号的流向是从驱动器沿PCB传输线到负载，再由负载沿着地或电源通过最短路径返回驱动器端。这个在地或电源上的返回信号就称信号回流路径。Dr.Johson在他的书中解释，高频信号传输，实际上是对传输线与直流层之间包夹的介质电容充电的过程。SI分析的就是这个围场的电磁特性，以及他们之间的耦合。
46、如何对接插件进行SI分析？
在IBIS3.2规范中，有关于接插件模型的描述。一般使用EBD模型。如果是特殊板，如背板，需要SPICE模型。也可以使用多板仿真软件（HYPERLYNX或IS_multiboard），建立多板系统时，输入接插件的分布参数，一般从接插件手册中得到。当然这种方式会不够精确，但只要在可接受范围内即可。
47、请问端接的方式有哪些？
端接（terminal）,也称匹配。一般按照匹配位置分有源端匹配和终端匹配。其中源端匹配一般为电阻串联匹配，终端匹配一般为并联匹配，方式比较多，有电阻上拉，电阻下拉，戴维南匹配，AC匹配，肖特基二极管匹配。
48、采用端接（匹配）的方式是由什么因素决定的？
匹配采用方式一般由BUFFER特性，拓普情况，电平种类和判决方式来决定，也要考虑信号占空比，系统功耗等。
49、采用端接（匹配）的方式有什么规则？ 数字电路最关键的是时序问题，加匹配的目的是改善信号质量，在判决时刻得到可以确定的信号。对于电平有效信号，在保证建立、保持时间的前提下，信号质量稳定；对延有效信号，在保证信号延单调性前提下，信号变化延速度满足要求。Mentor ICX产品教材中有关于匹配的一些资料。另外《High Speed Digital design a hand book of blackmagic》有一章专门对terminal的讲述，从电磁波原理上讲述匹配对信号完整性的作用，可供参考。
50、能否利用器件的IBIS模型对器件的逻辑功能进行仿真？如果不能，那么如何进行电路的板级和系统级仿真？
IBIS模型是行为级模型，不能用于功能仿真。功能仿真，需要用SPICE模型，或者其他结构级模型
一、石英晶体振荡器的基本原理
1、石英晶体振荡器的结构
石英晶体振荡器是利用石英晶体（二氧化硅的结晶体）的压电效应制成的一种谐振器件，它的基本构成大致是：从一块石英晶体上按一定方位角切下薄片（简称为晶片，它可以是正方形、矩形或圆形等），在它的两个对应面上涂敷银层作为电极，在每个电极上各焊一根引线接到管脚上，再加上封装外壳就构成了石英晶体谐振器，简称为石英晶体或晶体、晶振。其产品一般用金属外壳封装，也有用玻璃壳、陶瓷或塑料封装的。
2、压电效应
若在石英晶体的两个电极上加一电场，晶片就会产生机械变形。反之，若在晶片的两侧施加机械压力，则在晶片相应的方向上将产生电场，这种物理现象称为压电效应。如果在晶片的两极上加交变电压，晶片就会产生机械振动，同时晶片的机械振动又会产生交变电场。在一般情况下，晶片机械振动的振幅和交变电场的振幅非常微小，但当外加交变电压的频率为某一特定值时，振幅明显加大，比其他频率下的振幅大得多，这种现象称为压电谐振，它与LC回路的谐振现象十分相似。它的谐振频率与晶片的切割方式、几何形状、尺寸等有关。
3、符号和等效电路
当晶体不振动时，可把它看成一个平板电容器称为静电电容C，它的大小与晶片的几何尺寸、电极面积有关，一般约几个PF到几十PF。当晶体振荡时，机械振动的惯性可用电
感L来等效。一般L的值为几十mH 到几百mH。晶片的弹性可用电容C来等效，C的值很小，一般只有0.0002～0.1pF。晶片振动时因摩擦而造成的损耗用R来等效，它的数值约为100Ω。由于晶片的等效电感很大，而C很小，R也小，因此回路的品质因数Q很大，可达1000～10000。加上晶片本身的谐振频率基本上只与晶片的切割方式、几何形状、尺寸有关，而且可以做得精确，因此利用石英谐振器组成的振荡电路可获得很高的频率稳定度。
4、谐振频率
从石英晶体谐振器的等效电路可知，它有两个谐振频率，即（1）当L、C、R支路发生串联谐振时，它的等效阻抗最小（等于R）。串联揩振频率用fs表示，石英晶体对于串联揩振频率fs呈纯阻性，（2）当频率高于fs时L、C、R支路呈感性，可与电容C。发生并联谐振，其并联频率用fd表示。根据石英晶体的等效电路，可定性画出它的电抗—频率特性曲线。可见当频率低于串联谐振频率fs或者频率高于并联揩振频率fd时，石英晶体呈容性。仅在fs＜f＜fd极窄的范围内，石英晶体呈感性。
二、石英晶体振荡器类型特点
石英晶体振荡器是由品质因素极高的石英晶体振子（即谐振器和振荡电路组成。晶体的品质、切割取向、晶体振子的结构及电路形式等，共同决定振荡器的性能。国际电工委员会（IEC）将石英晶体振荡器分为4类：普通晶体振荡（TCXO），电压控制式晶体振荡器（VCXO），温度补偿式晶体振荡（TCXO），恒温控制式晶体振荡（OCXO）。目前发展中的还有数字补偿式晶体损振荡（DCXO）等。
普通晶体振荡器（SPXO）可产生10^(-5)～10^(-4)量级的频率精度，标准频率1—100MHZ，频率稳定度是±100ppm。SPXO没有采用任何温度频率补偿措施，价格低廉，通常用作微处理器的时钟器件。封装尺寸范围从21×14×6mm及5×3.2×1.5mm。
电压控制式晶体振荡器（VCXO）的精度是10^(-6)～10^(-5)量级，频率范围1~30MHz。低容差振荡器的频率稳定度是±50ppm。通常用于锁相环路。封装尺寸14×10×3mm。
温度补偿式晶体振荡器（TCXO）采用温度敏感器件进行温度频率补偿，频率精度达到10^(-7)～10^(-6)量级，频率范围1—60MHz，频率稳定度为±1～±2.5ppm，封装尺寸从30×30×15mm至11.4×9.6×3.9mm。通常用于手持电话、蜂窝电话、双向无线通信设备等。
恒温控制式晶体振荡器（OCXO）将晶体和振荡电路置于恒温箱中，以消除环境温度变化对频率的影响。OCXO频率精度是10^(-10)至10^(-8)量级，对某些特殊应用甚至达到更高。频率稳定度在四种类型振荡器中最高。
三、石英晶体振荡器的主要参数
晶振的主要参数有标称频率，负载电容、频率精度、频率稳定度等。不同的晶振标称频率不同，标称频率大都标明在晶振外壳上。如常用普通晶振标称频率有：48kHz、500 kHz、503.5 kHz、1MHz～40.50 MHz等，对于特殊要求的晶振频率可达到1000 MHz以上，也有的没有标称频率，如CRB、ZTB、Ja等系列。负载电容是指晶振的两条引线连接IC块内部及外部所有有效电容之和，可看作晶振片在电路中串接电容。负载频率不同决定振荡器的振荡频率不同。标称频率相同的晶振，负载电容不一定相同。因为石英晶体振荡器有两个谐振频率，一个是串联揩振晶振的低负载电容晶振：另一个为并联揩振晶振的高负载电容晶振。所以，标称频率相同的晶振互换时还必须要求负载电容一至，不能冒然互换，否则会造成电
器工作不正常。频率精度和频率稳定度：由于普通晶振的性能基本都能达到一般电器的要求，对于高档设备还需要有一定的频率精度和频率稳定度。频率精度从10^(-4)量级到10^(-10)量级不等。稳定度从±1到±100ppm不等。这要根据具体的设备需要而选择合适的晶振，如通信网络，无线数据传输等系统就需要更高要求的石英晶体振荡器。因此，晶振的参数决定了晶振的品质和性能。在实际应用中要根据具体要求选择适当的晶振，因不同性能的晶振其价格不同，要求越高价格也越贵，一般选择只要满足要求即可。
四、石英晶体振荡器的发展趋势
1、小型化、薄片化和片式化：为满足移动电话为代表的便携式产品轻、薄、短小的要求，石英晶体振荡器的封装由传统的裸金属外壳覆塑料金属向陶瓷封装转变。例如TCXO这类器件的体积缩小了30～100倍。采用SMD封装的TCXO厚度不足2mm，目前5×3mm尺寸的器件已经上市。
2、高精度与高稳定度，目前无补偿式晶体振荡器总精度也能达到±25ppm，VCXO的频率稳定度在10～7℃范围内一般可达±20～100ppm，而OCXO在同一温度范围内频率稳定度一般为±0.0001～5ppm，VCXO控制在±25ppm以下。
3、低噪声，高频化，在GPS通信系统中是不允许频率颤抖的，相位噪声是表征振荡器频率颤抖的一个重要参数。目前OCXO主流产品的相位噪声性能有很大改善。除VCXO外，其它类型的晶体振荡器最高输出频率不超过200MHz。例如用于GSM等移动电话的UCV4系列压控振荡器，其频率为650～1700 MHz，电源电压2.2～3.3V，工作电流8～10mA。
4、低功能，快速启动，低电压工作，低电平驱动和低电流消耗已成为一个趋势。电源电压一般为3.3V。目前许多TCXO和VCXO产品，电流损耗不超过2 mA。石英晶体振荡器的快速启动技术也取得突破性进展。例如日本精工生产的VG—2320SC型VCXO，在±0.1ppm规定值范围条件下，频率稳定时间小于4ms。日本东京陶瓷公司生产的SMD TCXO，在振荡启动4ms后则可达到额定值的90%。OAK公司的10～25 MHz的OCXO产品，在预热5分钟后，则能达到±0.01 ppm的稳定度。
五、石英晶体振荡器的应用
1、石英钟走时准、耗电省、经久耐用为其最大优点。不论是老式石英钟或是新式多功能石英钟都是以石英晶体振荡器为核心电路，其频率精度决定了电子钟表的走时精度。从石英晶体振荡器原理的示意图中，其中V1和V2构成CMOS反相器石英晶体Q与振荡电容C1及微调电容C2构成振荡系统，这里石英晶体相当于电感。振荡系统的元件参数确定了振频率。一般Q、C1及C2均为外接元件。另外R1为反馈电阻，R2为振荡的稳定电阻，它们都集成在电路内部。故无法通过改变C1或C2的数值来调整走时精度。但此时我们仍可用加接一只电容C有方法，来改变振荡系统参数，以调整走时精度。根据电子钟表走时的快慢，调整电容有两种接法：若走时偏快，则可在石英晶体两端并接电容C，如图4所示。此时系统总电容加大，振荡频率变低，走时减慢。若走时偏慢，则可在晶体支路中串接电容C。如图5所示。此时系统的总电容减小，振荡频率变高，走时增快。只要经过耐心的反复试验，就可以调整走时精度。因此，晶振可用于时钟信号发生器。
2、随着电视技术的发展，近来彩电多采用500kHz或503 kHz的晶体振荡器作为行、场电路的振荡源，经1/3的分频得到 15625Hz的行频，其稳定性和可靠性大为提高。面且晶振价格便宜，更换容易。
3、在通信系统产品中，石英晶体振荡器的价值得到了更广泛的体现，同时也得到了更快的发展。许多高性能的石英晶振主要应用于通信网络、无线数据传输、高速数字数据传输等
晶振的负载电容
晶体元件的负载电容是指在电路中跨接晶体两端的总的外界有效电容。是指晶振要正常震荡所需要的电容。一般外接电容，是为了使晶振两端的等效电容等于或接近负载电容。要求高的场合还要考虑ic输入端的对地电容。应用时一般在给出负载电容值附近调整可以得到精确频率。此电容的大小主要影响负载谐振频率和等效负载谐振电阻。
晶振的负载电容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd,Cg为分别接在晶振的两个脚上和对地的电容,Cic（集成电路内部电容）+△C（PCB上电容).就是说负载电容15pf的话，两边个接27pf的差不多了，一般a为6.5～13.5pF
各种逻辑芯片的晶振引脚可以等效为电容三点式振荡器.晶振引脚的内部通常是一个反相器, 或者是奇数个反相器串联.在晶振输出引脚 XO 和晶振输入引脚 XI 之间用一个电阻连接, 对于 CMOS 芯片通常是数 M 到数十 M 欧之间.很多芯片的引脚内部已经包含了这个电阻, 引脚外部就不用接了.这个电阻是为了使反相器在振荡初始时处与线性状态, 反相器就如同一个有很大增益的放大器, 以便于起振.石英晶体也连接在晶振引脚的输入和输出之间, 等效为一个并联谐振回路, 振荡频率应该是石英晶体的并联谐振频率.晶体旁边的两个电容接地, 实际上就是电容三点式电路的分压电容, 接地点就是分压点.以接地点即分压点为参考点, 振荡引脚的输入和输出是反相的, 但从并联谐振回路即石英晶体两端来看, 形成一个正反馈以保证电路持续振荡.在芯片设计时, 这两个电容就已经形成了, 一般是两个的容量相等, 容量大小依工艺和版图而不同, 但终归是比较小, 不一定适合很宽的频率范围.外接时大约是数 PF 到数十 PF, 依频率和石英晶体的特性而定.需要注意的是: 这两个电容串联的值是并联在谐振回路上的, 会影响振荡频率.当两个电容量相等时, 反馈系数是 0.5, 一般是可以满足振荡条件的, 但如果不易起振或振荡不稳定可以减小输入端对地电容量, 而增加输出端的值以提高反馈量.设计考虑事项：
1.使晶振、外部电容器（如果有）与 IC之间的信号线尽可能保持最短。当非常低的电流通过IC晶振振荡器时，如果线路太长，会使它对 EMC、ESD 与串扰产生非常敏感的影响。而且长线路还会给振荡器增加寄生电容。
2.尽可能将其它时钟线路与频繁切换的信号线路布置在远离晶振连接的位置。3.当心晶振和地的走线 4.将晶振外壳接地
如果实际的负载电容配置不当,第一会引起线路参考频率的误差.另外如在发射接收电路上会使晶振的振荡幅度下降(不在峰点),影响混频信号的信号强度与信噪.当波形出现削峰,畸变时,可增加负载电阻调整(几十K到几百K).要稳定波形是并联一个1M左右的反馈电阻.22
电力系统电压名称术语
1．电压
当电荷在电场力作用下，从一个点移动到另一点时，电场力对移动电荷所做的功与电荷量的比值即为该两点间的电压。换句话说，两点间的电压就是在两点间电场力移动单位电荷量的电荷对电荷所做的功，工程上常用千伏(kV)。2．三相交流系统的相电压和线电压 在三相交流系统中，发电机或变压器绕组两端电压称为相电压，而三相导线的两线之间的电压称为线电压。
3．电力系统标称电压
系统被指定的电压称为标称电压。系统是指在一个共同标称电压下工作相互联接的导线（线路）和设备的组合。
4、电气设备额定电压
根据规定的电气设备工作条件，通常由制造厂确定电气设 备电压。
5、电力系统最高电压
当系统正常运行时，任何时间、任何一点出现的电压最高值称系统最高电压。
6、设备最高电压
对于1000V以上的电气设备，考虑到设备的长期绝缘性能及与最高电压有关的其他性能（如变压器的励磁电流、电容器损耗等）所确定的最高运行电压。
7、逆调压
控制点供电电压的调整使其在高峰负荷时的电压高于低谷负荷时的电压。一般高峰负荷保持电压比系统标称电压高5%，低谷负荷保持电压为标称电压。
8、顺调压
是指控制点的电压为，在高峰负荷时的电压低于低谷负荷时的电压。一般高峰负荷不低于标称电压高102.5%，低谷负荷不高于标称电压高107.5%。
9、恒调压
任何负荷时控制点的电压基本保持不变的调压方式，一般保持电压高于保持电压的2%~5%。
10、负荷的自然功率因数
没有采取任何补偿措施时的负荷的功率因数。
1、电阻率：又叫电阻系数或叫比电阻。是衡量物质导电性能好坏的一个物理量，以字母ρ表示，单位为欧姆*毫米平方/米。在数值 上等于用那种物质做的长1米,截面积为1平方毫米的导线，在温度20℃时的电阻值，电阻率越大，导电性能越低。则物质的电阻率随温度而变化的物理量，其数值等于温度每升高1℃时，电阻率的增加与原来的电阻电阻率的比值，通常以字母α表示，单位为1/℃。
2、电阻的温度系数：表示物质的电阻率随温度而变化的物理量，其数值等于温度每升高1℃时，电阻率的增加量与原来的电阻率的比值，通常以字母α表示，单位为1/℃。
3、电导：物体传导电流的本领叫做电导。在直流电路里，电导的数值就是电阻值的倒数，以字母ɡ表示，单位为欧姆。
4、电导率：又叫电导系数，也是衡量物质导电性能好坏的一个物理量。大小在数值上是电阻的倒数，以字母γ表示，单位为米/欧姆*毫米平方。
5、电动势：电路中因其他形式的能量转换为电能所引起的电位差，叫做电动势或者简称电势。用字母E表示，单位为伏特。
6、自感：当闭合回路中的电流发生变化时，则由这电流所产生的穿过回路本身磁通也发生
变化，因此在回路中也将感应电动势，这现象称为自感现象，这种感应电动势叫自感电动势。
7、互感：如果有两只线圈互相靠近，则其中第一只线圈中电流所产生的磁通有一部分与第二只线圈相环链。当第一线圈中电流发生变化时，则其与第二只线圈环链的磁通也发生变化，在第二只线圈中产生感应电动势。这种现象叫做互感现象。
8、电感：自感与互感的统称。
9、感抗：交流电流过具有电感的电路时，电感有阻碍交流电流过的作用，这种作用叫做感抗，以Lx表示，Lx=2πfL.10、容抗：交流电流过具有电容的电路时，电容有阻碍交流电流过的作用，这种作用叫做容抗，以Cx表示，Cx=1/2πfc。
11、脉动电流：大小随时间变化而方向不变的电流，叫做脉动电流。
12、振幅：交变电流在一个周期内出现的最大值叫振幅。
13、平均值----交变电流的平均值是指在某段时间内流过电路的总电荷与该段时间的比值。正弦量的平均值通常指正半周内的平均值，它与振幅值的关系：平均值=0.637*振幅值。
14、有效值：在两个相同的电阻器件中，分别通过直流电和交流电，如果经过同一时间，它们发出的热量相等，那么就把此直流电的大小作为此交流电的有效值。正弦电流的有效值等于其最大值的0.707倍。
15、有功功率：又叫平均功率。交流电的瞬时功率不是一个恒定值，功率在一个周期内的平均值叫做有功功率，它是指在电路中电阻部分所消耗的功率，以字母P表示，单位瓦特。
16、视在功率：在具有电阻和电抗的电路内，电压与电流的乘积叫做视在功率，用字母Ps来表示，单位为瓦特。
17、无功功率：在具有电感和电容的电路里，这些储能元件在半周期的时间里把电源能量变成磁场（或电场）的能量存起来，在另半周期的时间里对已存的磁场（或电场）能量送还给电源。它们只是与电源进行能量交换，并没有真正消耗能量。我们把与电源交换能量的速率的振幅值叫做无功功率。用字母Q表示，单位为芝。
18、功率因数：在直流电路里，电压乘电流就是有功功率。但在交流电路里，电压乘电流是视在功率，而能起到作功的一部分功率（即有功功率）将小于视在功率。有功功率与视在功率之比叫做功率因数，以COSφ表示。
19、相电压：三相输电线（火线）与中性线间的电压叫相电压。
20、线电压：三相输电线各线（火线）间的电压叫线电压，线电压的大小为相电压的1.73倍。
21、相量：在电工学中，用以表示正弦量大小和相位的矢量叫相量，也叫做向量。
22、磁通：磁感应强度与垂直于磁场方向的面积的乘积叫做磁通，以字母φ表示，单位为麦克斯韦。
23、磁通密度：单位面积上所通过的磁通大小叫磁通密度，以字母B表示，磁通密度和磁场感应强度在数值上是相等的。
24、磁阻：与电阻的含义相仿，磁阻是表示磁路对磁通所起的阻碍作用，以符号Rm表示，单位为1/亨。
25、导磁率：又称导磁系数，是衡量物质的导磁性能的一个系数，以字母μ表示，单位是亨/米。
26、磁滞：铁磁体在反复磁化的过程中，它的磁感应强度的变化总是滞后于它的磁场强度，这种现象叫磁滞。
27、磁滞回线：在磁场中，铁磁体的磁感应强度与磁场强度的关系可用曲线来表示，当磁化磁场作周期的变化时，铁磁体中的磁感应强度与磁场强度的关系是一条闭合线，这条闭合线叫做磁滞回线。
28、基本磁化曲线：铁磁体的磁滞回线的形状是与磁感应强度（或磁场强度）的最大值有关，在画磁滞回线时，如果对磁感应强度（或磁场强度）最大值取不同的数值，就得到一系列的磁滞回线，连接这些回线顶点的曲线叫基本磁化曲线。
29、磁滞损耗：放在交变磁场中的铁磁体，因磁滞现象而产生一些功率损耗，从而使铁磁体发热，这种损耗叫磁滞损耗。
30、击穿：绝缘物质在电场的作用下发生剧烈放电或导电的现象叫击穿。
31、介电常数---又叫介质常数，介电系数或电容率，它是表示绝缘能力特性的一个系数，以字母ε表示，单位为法/米。
32、电磁感应：当环链着某一导体的磁通发生变化时，导体内就出现电动势，这种现象叫电磁感应。
33、趋肤效应：又叫集肤效应，当高频电流通过导体时，电流将集中在导体表面流通，这种现象叫趋肤效应。
34、一次电气设备：直接生产、输送、变换、分配和使用电能的主要设备。
35、二次电气设备：对一次电气设备的工作进行监测、操作控制和保护的辅助设备。
36、接线图：以专门图形符号表示电气设备实际组成及连接关系的图形。
37、电路图：以专门图形符号依次排列连接而成的图。
38、一次接线图：表示一次电气接线的图。
39、二次接线图：表示二次电气接线的图。
40、主保护：满足系统稳定和设备安全要求，能以最快速度有选择地切除被保护设备和线路故障的保护。
41、后备保护：主保护或断路器拒动时用来切除故障的保护。又分为远后备保护和近后备保护两种。
42、远后备保护：当主保护或断路器拒动时，由相邻电力设备或线路的保护来实现的后备保护。
43、近后备保护：当主保护拒动时，由本电力设备或线路的另一套保护来实现后备的保护；当断路器拒动时，由断路器失灵保护来实现后备保护。
44、辅助保护：为补充主保护和后备保护的性能或当主保护和后备保护退出运行而增设的简单保护。
45、标么值：系统各元件电气量的有名值与基准值之比。
以下对电力系统和实际工程应用中常用到的各种名词术语进行粗略的介绍，详细内容请参考最后部分所列的书目。
1．一次回路/主回路 与 一次设备/主设备： 是指电力输送和分配的回路，其主要任务是进行电能的输送和分配。与其相连的设备称为一次设备或主设备，例如：变压器、断路器、熔断器、接地刀开关、输变配线缆等；通常将终端的用电设备，如：电动机（马达），照明灯等也归在一次设备的范围。也可以把一次回路理解为由输变配线缆＋主设备（变压器、断路器等）＋用电设备（马达、照明灯等）构成。2．二次回路/控制回路 与 二次设备/控制设备： 指对一次设备进行控制、指示、测量（计量）、监视和保护的回路，其主要任务是对一次回路的运行状态、运行参数等进行监控，保证回路的正常运行。与其相连的设备称为二次设备或控制设备，也叫控制电器，包括： PT（电压互感器）、CT（电流互感器）、接触器、继电器、综合保护装置、断路器辅助接点、各种操作按钮、计量仪表、二次回路的控制线缆等。3．开关柜：
是指按一定的线路方案将一次设备、二次设备组装而成的成套配电装置，是用来对线路、设备实施控制、保护的，分固定式和手车式，而按进出线电压等级又可以分高压开关柜（固定
式和手车式）和低压开关柜（固定式和抽屉式）。开关柜的结构大体类似，主要分为母线室、断路器室、二次控制室（仪表室）、馈线室，各室之间一般有钢板隔离。内部元器件包括：母线（汇流排）、断路器、常规继电器、综合继电保护装置、计量仪表、隔离刀、指示灯、接地刀等。从应用角度划分：
进线柜：又叫受电柜，是用来从电网上接受电能的设备（从进线到母线），一般安装有断路器、CT、PT、隔离刀等元器件。
出线柜：也叫馈电柜或配电柜，是用来分配电能的设备（从母线到各个出线），一般也安装有断路器、CT、PT、隔离刀等元器件。
母线联络柜：也叫母线分断柜，是用来连接两段母线的设备（从母线到母线），在单母线分段、双母线系统中常常要用到母线联络，以满足用户选择不同运行方式的要求或保证故障情况下有选择的切除负荷。
PT柜：电压互感器柜，一般是直接装设到母线上，以检测母线电压和实现保护功能。内部主要安装电压互感器PT、隔离刀、熔断器和避雷器等。隔离柜：是用来隔离两端母线用的或者是隔离受电设备与供电设备用的，它可以给运行人员提供一个可见的端点，以方便维护和检修作业。由于隔离柜不具有分断、接通负荷电流的能力，所以在与其配合的断路器闭合的情况下，不能够推拉隔离柜的手车。在一般的应用中，都需要设置断路器辅助接点与隔离手车的联锁，防止运行人员的误操作。
电容器柜：也叫补偿柜，是用来作改善电网的功率因素用的，或者说作无功补偿，主要的器件就是并联在一起的成组的电容器组、投切控制回路和熔断器等保护用电器。一般与进线柜并列安装，可以一台或多台电容器柜并列运行。电容器柜从电网上断开后，由于电容器组需要一段时间来完成放电的过程，所以不能直接用手触摸柜内的元器件，尤其是电容器组；在断电后的一定时间内（根据电容器组的容量大小而定，如：1分钟），不允许重新合闸，以免产生过电压损坏电容器。作自动控制功能时，也要注意合理分配各组电容器组的投切次数，以免出现一组电容器损坏，而其他组却很少投切的情况。计量柜：主要用来作计量电能用的（千瓦时），又有高压、低压之分，一般安装有隔离开关、熔断器、CT、PT、有功电度表（传统仪表或数字电表）、无功电度表、继电器、以及一些其他的辅助二次设备（如负荷监控仪等）。
GIS柜：又叫封闭式组合电器柜（Gas-Insulated Metal-Enclosed Switchgear），它是将断路器、隔离开关、接地开关、CT、PT、避雷器、母线等封闭组合在金属壳体内，然后以绝缘性能和灭弧性能良好的气体（一般用六氟化硫SF6）作为相间和对地的绝缘措施，适用于高电压等级和高容量等级的电网中，用作受配电及控制。4．断路器：
正常工作情况下，断路器处于合闸状态（特殊应用除外），接通电路。当进行自动控制或保护控制操作时，断路器可以在综保装置控制下进行电路的分断或接通操作。断路器不仅可以通断正常的负荷电流，而且能够承受一定时间的短路电流（数倍甚至几十倍于正常工作电流），并可以分断短路电流，切除故障线路和设备。所以说，断路器的主要功能就是分断和接通电路（包括分断和接通正常电流、分断短路电流）。由于在分断和接通电路的过程中，断路器的动触头与静触头之间不可避免的要产生电弧。为了保护触头，减少触头材料的损耗和可靠分断电路，必须采取措施来尽快熄灭电弧，其中一种就是采用不同的灭弧介质填充到断路器的动、静触头间。按灭弧介质的不同断路器可以分为：油断路器（多油、少油）、六氟化硫（SF6）断路器、真空断路器、空气断路器等。我们在工程中经常接触到的高低压开关柜里的主要一次设备就是断路器。
由于断路器的动、静触头一般都是被包在充满灭弧介质的容器中，所以断路器的分、合状态
不可以直接判断，一般是通过断路器的辅助器件（如分合位指针等）来判别。5．隔离刀：
隔离刀（或称隔离开关）由于有明显的断口可以识别接通或分断，主要是用来隔离高压电源的，以保证线路和设备的安全检修，能分断的电流很小（一般只有几个安培）。由于没有专门的灭弧装置，所以它不能用来分断故障电流和正常工作电流，不允许带负荷进行分断操作。6．熔断器：
熔断器是一种简单的电路保护电器，其原理是当流经熔断器的电流达到或超过定值一定时间后，本身的熔体熔化，切断电路。其动作原理简单，安装方便，一般不单独使用，主要用来配合其他电器使用。主要动作特点：
一是电流要达到一定值，该值在熔断器出厂前已经做好，无法更改；
二是电流达到一定值后要经过一定的时间，该时间也是厂家做好的，无法更改，但是类型很多，包括延时动作、快速动作、超快速动作等； 三是动作后本体损坏，不能重复使用，必须更换；
熔断器是否熔断可以通过熔断指示器判别，也可通过熔体外观上判别；常用的保险丝、保险管都属于该类电器范围。7．负荷开关：
负荷开关具有简单的灭弧装置，灭弧介质一般采用空气，可以接通和分断一定的电流和过电流，但是不能分断短路电流，不能用来切断短路故障。所以绝对不允许单纯用负荷开关来替代断路器；如果要采用负荷开关，必须与前面提到的高压熔断器配合使用（实际上往往用熔断器和负荷开关串联使用，用作简单的过负荷保护，以降低工程造价）。负荷开关与隔离刀类似，都有明显的断开间隙，可以很容易的判别电路是处于接通还是断开状态。
8．变压器： 简单的说，变压器就是利用交变电磁场来实现不同电压等级转换的设备（实际上是电能的转换），其变换前后的电压不发生频率上的变化。按照其用途可以分很多种，如电力变压器、整流变压器、调压器、隔离变压器，以及CT、PT等。我们在工程现场经常遇到的是电力变压器。
与变压器相关的一些主要的技术参数包括：
额定容量：指额定工作条件下变压器的额定输出能力（等于U×I，单位为kVA）； 额定电压：空载、额定分接下，端电压的值（即一次、二次侧电压值）； 空载损耗：空载条件下，变压器的损耗（也叫铁耗）； 空载电流：空载条件下，一次侧线圈流过的电流值；
短路损耗：一次侧通额定电流，二次短路时所产生的损耗（主要是线圈电阻产生的）； 分接（抽头）的概念：为适合电网运行需要，一般的变压器高压侧都有抽头，这些抽头的电压值都是用额定电压的百分比表示的，即所谓的分接电压。例如，高压10kV的变压器具有±5%的抽头，就是说该变压器可以运行在三个电压等级：10.5kV(+5%)、10kV（额定）、9.5kV（-5%）。一般来说，有载调压变压器的抽头数（分接点）较多，如7分接点（±3×2.5%）和9分接点（±4×2%）等。由于不能够完全保证分接开关的同步切换，所以有载调压变压器一般不能够并联运行。9．PT（TV）/CT（AV）：
互感器实际上就是一种特殊的变压器，主要用来从电气上隔离一次回路与控制回路，从而扩大二次设备（仪表、综保等）的使用范围。
采用PT/CT可以避免一次回路的高电压/大电流直接进入到二次控制设备（如：仪表、综保
装置等），也可以防止由于控制设备故障影响一次回路的运行。
电流互感器（CT、AV）的特点是：一次侧绕组N1粗而少、二次侧绕组N2细而多，二次侧的额定电流I2一般为5A（根据N1I1＝N2I2可以近似算出一次侧电流I1，或者根据一次侧电流I1选择相应变比的电流互感器）。由于CT在工作时一次绕组和二次绕组都是分别串联在一次回路与二次控制回路中的，根据变压器的特性U1I1＝U2I2可以得出，二次侧在工作时的工作电压，该电压在开路时非常大，故CT是绝对不允许开路的。按照用途来划分，通常可以分为保护和测量用CT。测量CT在一次回路出现短路故障时，容易饱和，以限制二次电流（二次绕组侧电流I2）过大，达到保护综保装置的目的；而保护CT在一次回路出现短路故障时，不应出现保护现象，以保证综保装置可靠动作。
电压互感器（PT、AV）的特点是：一次绕组匝数N1多，二次绕组匝数N2少，相当于一个降压变压器（二次侧额定电压一般为100V）。由于PT在工作时一次绕组和二次绕组都是分别并联在一次回路和二次控制回路电压线圈的，而由于电压线圈的阻抗很大，所以PT二次侧的电流非常小，二次绕组近似于空负荷状态；但二次绕组本身的阻抗是很小的，所以如果二次绕组短路，则将会导致非常大的二次侧电流（N1I1＝N2I2）。故PT的二次绕组绝对不能够短路。10.手车/抽屉：
手车和抽屉分别是高压开关柜和低压开关柜的一部分，分别安装高压断路器和低压断路器及其继电器等元器件。由此划分出手车式开关柜（高压）和抽屉式开关柜（低压），他们与固定式开关柜的功能是基本相同的，主要区别是方便了维护和检修（手车和抽屉都可以通过机械操作机构摇把来推进、拉出）。手车和抽屉一般都有工作（正常运行时）、试验（试投运和现场试验时）和退出（维护、检修时）三种位置状态。11.接地刀：
接地刀（也叫接地开关）主要：一是用来在线路和设备检修时，为确保人员安全进行接地用的；二是可以用来人为地造成系统的接地短路，达到控制保护的目的。
第一个作用很好理解，不做介绍。第二个作用是这样的：接地刀通常是接在降压变压器的高压侧，当受电端发生故障或者变压器内部故障时，接地刀开关应自动闭合，造成接地短路故障，迫使送电端（上端）断路器迅速动作，切断故障，所以说这是个人为的接地短路故障，目的就是保证送电端的断路器能够快速动作。12.主令电器：
主令电器是一种机械操作的控制电器，对各种电气系统发出控制指令，用于系统内各种信号的转化和传输等，常用的转换开关、按钮、旋转开关、位置开关以及信号灯等都属于主令电器的范围。13.接触器：
接触器是一种用于远距离频繁接通和开断交直流主电路及大容量控制电路的电器，主要控制对象是电动机、照明、电容器组等，分交流接触器和直流接触器。与断路器相比，不同之处在于：动作频率非常高（因此要求其电气寿命和机械寿命足够长）；有较高的的开断和接通容量，但是一般用在1kV及以下的电压等级中，无法与断路器的几十千伏、几百千伏相比。14．继电器：
继电器是用来在控制回路中控制其他电器（一般是一次电气主设备）动作或在主电路中作为保护用以及作信号转换用的电器，只适用于远距离的分断、接通小容量控制回路，比如：交流/直流电流继电器、电压继电器、时间继电器、中间继电器、热继电器等。15.试验
常见试验包括： 型式试验：对按照某一设计要求而制造的一个或多个器件或设备所进行的试验，用以检验这
一设计要求是否符合一定的规范。
常规试验：也叫出厂试验，对每个器件或设备在制造中或完工后所进行的试验，用以判明器件或设备是否符合某项标准。
介质试验：是检验介质电气特性的各种试验的总称，包括：绝缘、静电、耐压等。抽样试验：对一批产品中随机抽取的若干样品进行试验，也是用来判明样品是否符合某项标准的。寿命试验：确定产品在规定条件下可能达到的寿命的试验，或者是为评价分析产品的寿命特征而进行的试验，属破坏性试验。耐受试验：在包括一定时间内为一定目的所采取的特定运行等规定条件下，对产品进行的试验，如反复操作、短路、过电压、振动、冲击等，属破坏性试验。
投运试验：在现场对产品所进行的试验，用以证明安装是正确的，产品运行是正常的。参考文献：
数字图书馆 >电工、电子自动化技术图书馆 >电工技术 >总论 1．《电力系统自动化原理与技术》 华北电力学院 2．《工业用电设备》 上海电力学院 罗廷璇编 3．《工厂配电》 美国电气和电子工程师协会 4．《配电自动化开关设备》 王章启等编 5．《电气设备选择 施工安装 设计应用手册 上、下册》 刘宝林主编 数字图书馆 >电工、电子自动化技术图书馆 >电工技术 >电器 1．《低压电器》：马镜澄 王书成等 2．《继电保护装置》 苏联 H.B.契尔诺布罗涅夫
数字图书馆 >电工、电子自动化技术图书馆 >电工技术 >发电、发电厂 >变电所 1．《配电设备》 马定林主编 数字图书馆 >电工、电子自动化技术图书馆 >电工技术 >输配电工程、电力网及电力系统 >输配电技术 1．《工厂供电》 黄明琪等编
转自工业电器网（www.xiexiebang.com）
在高压电器产品样本、图样、技术文件、出厂检验报告、型式试验报告、使用说明书及产品名牌中，常采用各种专业名词术语，它们表示产品的结构特征、技术性能和使用环境。了解和掌握这些名词术语可为工作带来许多便利，现将高压电器常用的名语术语作一介绍。
一、高压开关设备术语
1.高压开关――额定电压1kV及以上主要用于开断和关合导电回路的电器。
2.高压开关设备――高压开关与控制、测量、保护、调节装置以及辅件、外壳和支持件等部件及其电气和机械的联结组成的总称。
3.户内高压开关设备――不具有防风、雨、雪、冰和浓霜等性能，适于安装在建筑场所内使用的高压开关设备。
4.户外高压开关设备――能承受风、雨、雪、污秽、凝露、冰和浓霜等作用，适于安装在露天使用的高压开关设备。
5.金属封闭开关设备；开关柜――除进出线外，其余完全被接地金属外壳封闭的开关设备。
6.铠装式金属封闭开关设备――主要组成部件(例如断路器、互感器、母线等)分别装在接地的金属隔板隔开的隔室中的金属封闭开关设备。
7.间隔或金属封闭开关设备――与铠装式金属封闭开关设备一样，其某些元件也分装于单独的隔室内，但具有一个或多个符合一定防护等级的非金属隔板。
8.箱式金属封闭开关设备――除铠装式、间隔式金属封闭开关设备以外的金属封闭开关设备。
9.充气式金属封闭开关设备――金属封闭开关设备的隔室内具有下列压力系统之一用来保护气体压力的一种金属封闭开关设备。
a.可控压力系统；b.封闭压力系统；c.密封压力系统。
10.绝缘封闭开关设备――除进出线外，其余完全被绝缘外壳封闭的开关设备。
11.组合电器――将两种或两种以上的高压电器，按电力系统主接线要求组成一个有机的整体而名电器仍保持原规定功能的装置。
12.气体绝缘金属封闭开关设备――封闭式组合电器，至少有一部分采用高于大气压的气体作为绝缘介质的金属封闭开关设备。
13.断路器――能关合、承载、开断运行回路正常电流、也能在规定时间内关合、承载及开断规定的过载电流(包括短路电流)的开关设备。
14.六氟化硫断路器――触头在六氟化硫气体中关合、开断的断路器。
15.真空断路器――触头在真空中关合、断的断路器。
16.隔离开关――在分位置时，触头间符合规定要求的绝缘距离和明显的断开标志；在合位置时，能承载正常回路条件下的电流及规定时间内异常条件(例如短路)下的电流开关设备。
17.接地开关――用于将回路接地的一种机械式开关装置。在异常条件（如短路下，可在规定时间内承载规定的异常电流；在正常回路条件下，不要求承载电流。
18.负荷开关――能在正常回路条件下关合、承载和开断电流以及在规定的异常回路条件（如短路条件）下，在规定的时间内承载电流的开关装置。
19.接触器――手动操作除外，只有一个休止位置，能关合、承载及开断正常电流及规定的过载电流的开断和关合装置。
20.熔断器――当电流超规定值一定时间后，以它本身产生的热量使熔化而开断电路的开关装置。
21.限流式熔断器――在规定电流范围内动作时，以它本身所具备的功能将电流限制到低于预期电流峰值的一种熔断器。
22.喷射式熔断器――由电弧能量产生气体的喷射而熄灭电弧的熔断器。
23.跌落式熔断器――动作后载熔件自动跌落，形成断口的熔断器。
24.避雷器――一种限制过电压的保护电器，它用来保护设备的绝缘，免受过电压的危害。
25.无间隙金属氧化物避雷器――由非线性金属氧化物电阻片串联和(或)并联组成且无 或串联放电间隙的避雷器。
26.复合外套无间隙金属氧化物避雷器――由非线性金属氧化物电阻片和相应的零部件组成且其外套为复合绝缘材料的无间隙避雷器。电气术语
术语、电力、电网、供电、电气操作 AC(交流电)经发电机所发出的方向交替的电流。安全照明
用以确保处于潜在危险过程中的人们的安全而提供的那部分应急照明。安装高度
参考平面与灯具平面之间的距离。暗视觉
调节眼睛以适应几百分之一坎德拉每平方米的亮度水平时的视觉情况。在这种情况下，杆状细胞被认为是主要的活跃成分。光谱是无色的。凹形反光槽
安装在顶棚上具有开放溢出的长凹槽形灯具。白炽灯
由电流加热元件产生白热光的光源（经常被称为普泡或GLS灯）半透明媒质
主要通过漫射传输来传播可见辐射的媒质。因此物体不能通过此媒质被清晰的看到。薄层天窗
以不透明或者半透明材料制成的直条作为遮挡物的天窗。饱和度
判断单一颜色在总体感觉中所占比例的视觉属性。备用照明
使正常活动得以基本不变的继续进行的应急照明部分。被利用的光通
参考面上所接受到的光通量。波长（l）
在周期波传播方向上在同一时间连续两个相位相同的点之间的距离。不舒适眩光
可引起不适，而不一定破坏被照对象的视觉效果的眩光。不透明介质
在所需光谱范围内不能传递辐射的介质。CIE 国际照明委员会。法语为：Commission Internationale de l'Eclairage。CIE标准光度观测器 理想的光电观测器，其光谱灵敏度曲线符合明视觉下的V(l)或暗视觉下的V'(l)函数，并满足光通量定义中的积分定律。参考面
其上照度被测量或详细说明的某一表面。测角光度计
测量光源或灯具定向光线分布特性的光度计。常规照明
对某区域不提供特殊需求的充分均匀的照明方式。初始光通
荧光灯燃点100小时后的光通输出。出口照明
应急照明中为确保出口可以被有效辨认的照明。在正常照明系统中断时使用。触发器 见 启动器 传输
辐射通过媒质，其单色成分的频率不变。窗帘照明 见 帷幕照明
(道路的)有效宽度
通过灯具轴的垂面与距灯具最远的路边之间的水平距离。单侧布灯
灯具只被安放在车道一侧的道路照明布灯方式。单色辐射
辐射特性由单一频率决定。在实际中，非常小频率范围内的辐射可称之为单色辐射。挡屏
灯具中被设计用来防止光源在给定范围的角度内被直接看见的部分。实际应用中，挡屏也被用作光控制器。灯的寿命
当一组光源同时燃点时，其中一定比率的灯熄灭时的时间。灯杆 见 灯具 灯具
对光源发出的光进行分配、过滤、转换的装置，其中包括安装、保护光源的各种附件及连接电路所必需的各种装置。
在道路照明中经常用“灯杆”来表示“灯具”。灯丝
一般用钨（例如白炽灯）制成的金属丝。灯丝 见 电极 等光强曲线
在一个以光源为圆心的虚拟的球面上，将光源射向球体上光强相同的各方向的点用线连接起来，就成为等光强曲线。等光强图
一系列的等光强曲线的组合。等勒克斯曲线（图）
某一表面上具有相同勒克斯值的点的集合。等亮度曲线（图）
对于给定的观察者位置，和给定的光源位置或者与光源相关的发光表面来说，该表面或曲线上各点的亮度相同。等效适应亮度
当观测器前均匀亮度值与实际非均匀亮度分布具有相同的可辨性时，等效适应亮度即为该均匀亮度值。等效罩纱亮度
为使亮度差别域值在不存在失能眩光的情况下与存在失能眩光失具有相同的感受，分别在背景和被照物体上叠加的亮度。等照度曲线
某一表面上具有相同照度的点的集合。低压汞（蒸气）灯
涂有荧光粉或者没有涂有荧光粉的汞蒸气灯，其中光源工作时管内气压不超过100Pa。例如TL灯。
低压钠（蒸气）灯
工作时，灯内局部气压不超过5Pa的钠蒸气灯，例如SOX灯。点光源
尺寸很小，小到与光源和被照物体之间的距离相比，在计算或测量中其尺寸可以忽略的光源。电磁镇流器(电感镇流器)镇流器使用组装的铁芯和线圈组装而成，用于传输电流以启动和燃点荧光灯和高强度气体放电灯（HID）。电流峰值因数 见 峰值因数 电气效率
对于镇流器而言，定义为PL/Pin，其中PL为光源功率，Pin 为输入镇流器的功率。例如，如果10%的总功率由热传导损失掉，则镇流器效率为90%。相对于标准的电感镇流器而言，电子镇流器具有更高的电气效率。由于电子镇流器可以在光源输出与电感镇流器相同光通的情况下减少功率损失，所以它的使用则更加节能。电容
存储电能的器件，一般用于功率因数校正和光源稳定控制（见功率因数）。电子（高频）镇流器
通过电子组件的帮助把电流转换为高频燃点放电灯的镇流器。其频率一般高于或等于20000 Hz。
顶棚空间系数（见下空间系数）定向照明
工作面或被照物体上的光线主要由某一方向照射而来的照明方式。对比度
对同时或连续观察到的某一区域两个部分之间的表象差别所进行的主观评估。（见亮度对比度）
对比度域值 见域值对比 对称光强分布
对光源而言，至少有一轴对称或面对称的光强分布。EMI(电磁干扰)由电气或电子设备造成的电干扰。高频电子设备的干扰等级应服从联邦通信委员会(FCC)或国际电工委员会(IEC)的规定。发光 原子、分子或离子由于受能量的激发而产生的某一波长或波长范围内的光辐射，这种光辐射的能量超过了在相同温度下该材料产生的热辐射的能量。反射
在某一平面上，一定角宽范围谒 墓馇考 崆 呱系氖妇冻ざ染 笥谄渥畲笾档哪骋惶囟ū壤 庵智榭龆ㄒ逦 馐 姆⑸ⅰ? 特定比例一般使用的值为1/10(美国)和 1/2(欧洲)。发散也相应的被称作“十分之一峰值发散”或“二分之一峰值发散”。反射率（以前称作反射因子）
反射的辐射通量或光通量与入射通量之比。反射器
利用反射现象来改变光源光通量的空间分布的装置。泛光照明
为泛光照明设计的投光系统，一般可以投射任何方向并具有防水防风雨结构。防尘灯具
在灰尘较多的环境下，可以防止具有某些特定属性或特点的灰尘进入其中的灯具。防火灯具
见增强安全型灯具 防喷射灯具
防止来自各个方向水的喷射的灯具。防水灯具
当浸入水下特定深度时可以经得住水的渗透的灯具，但是不能在水下长久使用。见潜水灯具。防水滴灯具
当灯具安装在规定工作位置时，可以防止垂直方向上下落的水滴入灯具。防雨灯具
用于室外能够防止雨水渗透的灯具。防蒸气灯具
可防止一特定蒸汽或气体进入灯罩的灯具。放电
在气体或蒸气中，电流在电场的影响下使带电粒子产生和迁移并流经该气体或 蒸气区域的过程。
荧光灯中，电极是指发射或吸收电子的金属灯丝。负电极（阴极）产生带负电的自由电子而由正电极（阳极）吸收，并在两极间产生电流和弧光。放电灯
直接或间接地通过气体、金属蒸气或多种气体和蒸气的混合气的放电以得到光输出的光源。峰值强度
光源或灯具在给定方向上的最大光强。峰值因子（灯电流峰值因子）
灯电流峰值与RMS（均方根值）或平均工作电流的比值。辐射
能量以电磁波或粒子的形式进行的发射或转移。辐射功率
以辐射形式发射、转移，或接收的功率。单位：瓦特，W 辐射能量（Qe，Q）
以辐射形式发射、转移，或接收的能量。单位：焦耳，J 辐射通量 见辐射功率 辐射效率（ηe）
辐射源发射的辐射通量（功率）与消耗功率之比。辐照度（Ee , E）
在某一指定表面上单位面积上所接受的辐射能量。单位: W/m2 杆状细胞
视网膜上的感光细胞，包括能够启动暗视觉过程的光敏色素。杆状细胞可能不参与颜色刺激区分。感觉色
视觉感觉的一种，观察者可以在具有不同辐射的观察环境中对相同的大小、形状、结构等进
行分辨的能力。感知速度
物体被探测到所需的最小暴露时间的倒数。高功率因子镇流器
功率因子高于0.90的镇流器。高频工作
一般指电子镇流器以20到60 千赫(kHz), 即每秒20000 至 60000 次的工作状态。高压汞（蒸气）灯
涂或不涂荧光粉的汞蒸气放电灯，其燃点过程中汞蒸汽的分压强为105 Pa的量级。例如: HPL 和 HPL-N 型灯。高压钠（蒸气）灯
第二篇：PCB布板总结
我是在2006年的12月25号第一次接触到protel99se，这种接触当然是指利用protel99se来做实际的产品，关于PCB设计软件，我当时在研究所的时候还接受过目前最先进的PCB设计软件cadence 15.2的培训，可是并没有用来做实际的产品设计，所以，对该软件的理解也很有限。到现在位置，也一年多了，介于自身的原因，感觉对PCB设计的领悟还不够深刻，还好，从做EPS的ECU这部分的设计以来，得到刘老师的悉心指点，所以，终于有了那么一点点体会！
一．
布局和布线是PCB设计中的两个最重要的内容
所谓布局就是把电路图上所有的元器件都合理地安排到有限面积的PCB上。最关键的问题是：开关、按钮、旋钮等操作件，以及结构件（以下简称“特殊元件”）等，必须被安排在指定的位置上；其他元器件的位置安排，必须同时兼顾到布线的布通率和电气性能的最优化，以及今后的生产工艺和造价等多方面因素。这种“兼顾”往往是对硬件设计师水平和经验的挑战。
布线就是在布局之后，通过设计铜箔的走线图，按照原理图连通所有的走线。显然，布局的合理程度直接影响布线的成功率，往往在布线过程中还需要对布局作适当的调整。布线设计可以采用双层走线和单层走线，对于极其复杂的设计也可以考虑采用多层布线方案，但为了降低产品的造价，一般应尽量采用单层布线方案。结合自己做过双面板和四层板的设计。
二、ＰＣＢ设计的一般原则 1.ＰＣＢ尺寸大小和形状的确定
首先根据产品的机械结构确定。当空间位置较富余时，应尽量选择小面积的ＰＣＢ。因为面积太大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加，但还要充分考虑到元器件的散热和邻近走线易受干扰等因素。
就目前我们这个项目来说，我对机械设计对PCB设计的影响的体会是相当深的，不一般吧，这三块板子，那块是规规矩矩的，这都是由于我们产品自身的原因导致机械结构的特殊，而机械结构的特殊，就对电路板本身的外形结构进行的限制和规定。电路板之间的信号连接也有了相应的特性要求。但这些都是不能避免的，因为产品为市场所要求，市场的变化多端的，所以产品也是变化多端的，设计为产品而服务。
2.布局
· 特殊元件的布局原则
①尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。
②某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。
③重量超过１５ｇ的元器件、应当用支架加以固定，然后焊接。那些又大又重、发热量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散热问题。热敏元件应远离发热元件。
④对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。若是机内调节，应放在印制板上方便于调节的地方；若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。
⑤应留出PCB定位孔及固定支架所占用的位置。
以上各条都是需要做过对应的相关设计采用较深的体会，第二条我的体会最浅，因为没有做过这种元件和导线之间有较高电压差的这种PCB。其他几条都还是有所体会的，主要就是一个原则：做出来的板子要和它周围的结构兼容，要和放在它上面的元件兼容，要满足一些基本的电气要求。
· 普通元器件的布局原则
①按照电路的流程安排各个电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的流向。
这一条我体会很深，第一次做板子的时候，面对几百个花花绿绿的元件，完全不知道该这么去把它们组织都一起去，当时就奇怪凭什么这个元件要这样放，那个元件要那样放。就是因为心里没有这条原则，原来自己布局出来的板子，在利用自动布线时，布通率是很低的，后来，做多了，就慢慢的体会到了这一入门级的基本原则。
在首先满足机械结构的前提下，在给定的平面空间里，布局的基本原则就是按照电路的流程来安排各个电路单元的位置。
其实这一条解释了，如何对各个主要元件进行布局。
②以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在ＰＣＢ上．尽量减少和缩短各元器件之间的引线和连接。
这是在满足第一原则的前提下，尽一步的更细的解释了如何对电阻电容这些分离元件进行正确的布局。
③在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样，不但美观．而且装焊容易．易于批量生产。
我做过的高频电路最大的为270MHz，但是，由于当时的种种原因，导致了对这种理解不是很深刻，当时也是在有经验的人的指导下完成了，又因为只做过一种这样的高频板，所以对如何通过考虑元件的分布参数来布局不能理解。目前，我们异步电机ECU部分的信号最高频率为控制电机用的PWM信号，约为30KHz左右。（晶振为8MHz的晶振，都是在布局过程中，晶振和8346的距离很近，几乎直接输出到8346，而且只有这一个地方，所以可以不用考虑。）所以几乎完成可以不用考虑元件的高频特性。④位于电路板边缘的元器件，离电路板边缘一般不小于２ｍｍ。电路板的最佳形状为矩形。长宽比为３：２成４：３。电路板面尺寸大于２００ｘ１５０ｍｍ时．应考虑电路板所受的机械强度。
这一条通过最近的工作，我还是有较为深刻的体会的，元器件离电路板边缘一般不小于２ｍｍ，这主要是考虑了在对PCB装配进行外协大规模加工的时候，留给贴片机器的夹持距离。
3．布线
①相同信号的电路模块输入端与输出端的导线应尽量避免相邻平行。最好加线间地线，以免发生反馈藕合。
②印制铜铂导线的最小宽度主要由导线与绝缘基扳间的粘附强度和流过它们的电流值决定。当铜箔厚度为 ０．０５ｍｍ，导线宽度为１．５ｍｍ时，通过２Ａ的电流，温升不会高于３℃，可满足一般的设计要求，其他情况下的铜铂宽度选择可依次类推。对于集成电路，尤其是数字电路，通常选０．０２－０．３ｍｍ导线宽度就可以了。当然，只要允许，还是尽可能用宽线．尤其是电源线和地线。导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定。对于集成电路，尤其是数字电路，只要工艺允许，可使间距小至０．５ｍｍ。
③由于直角或锐角在高频电路中会影响电气性能，因此印制铜铂导线的拐弯处一般取圆弧形。此外，尽量避免使用大面积铜箔，否则．长时间受热时，易发生铜箔膨胀和脱落现象。必须用大面积铜箔时，最好用栅格状．这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。
其实原来我一直都没有想过为什么在PCB设计完成后，要对PCB进行敷铜，只是人家有经验的同事这样做，我自己也这样做，后来有了一点认识，以为敷铜就是用来连接各个地网络节点。在做我们这个项目的时候，刘老师要求在敷铜前，将所有的地网络都连接都一起，这才让我认识到：敷铜并不是仅仅把各个地网络节点连接到一起这么简单。查了一下资料，敷铜大概有以下几个理由：1.起屏蔽作用。2.PCB工艺要求。3.可以保证信号完整性，给高频数字信号一个完整的回流路径。4.散热。
三．
做四层板时，如何分割内电层
在protel99中，内电层采用反转显示的方法显示电源层上的图件。放置在内部电源层上的导线及填充等物件在实际生产出来的电路板上是没有铜箔的，而PCB电路板中没有填充的区域在实际的电路板上却是实心的铜箔。
如果需要多个电源网络共享一个内部电源层时，就需要对内部电源层进行分割，但是在分割内部电源层之前，用户必须对具有电源网络的焊盘和过孔进行重新布局，尽量将具有同一个电源网络的焊盘和过孔放置到一个相对集中的区域。上面的两段只是提了在进行内电层分割时的大原则和首要原则，但是，在实践中，分割内电层并不是如此的简单，我们还必须理解下面这个原则：
即：在进行内电层分割时，隔离带不要跨接在内电层连接焊盘上。
上图的这个分割方式是没有问题的，隔离带是不能跨接在内电层连接焊盘上，但是可以跨接在连接焊盘上。
第三篇：PCB板的绘制经验总结（模版）
PCB板的绘制经验总结:（1）：画原理图的时候管脚的标注一定要用网络 NET不要用文本TEXT否则导PCB设计的时候会出问题
（2）：画完原理图的时候一定要让所有的元件都有封装，否则导PCB的时候会找不到元件
有的元件在库里找不到是要自己画的，其实实际中还是自己画好，最后有一个自己的库，那才叫方便呢。画的过程是启动FILE/NEW——》选择SCH LIB——》这就进入了零件编辑库——》画完后在该元件上又键TOOLS—RENAME COMPONENT可重命名元件。
元件封装的画发跟这个也一样，但是选择的是PCB LIB，元件的边框是在是在TOPOverlay层，为黄色。
（3）：画完后要给元件按顺序重命名，选择TOOLS工具————》ANNOTATE注释然后选择顺序
（4）：在转化成PCB前，要生成报表，主要是网络表 选择DESIGN设计————》Creat Netlist创建网络表
（5）：还有就是要检查电器规则：选择TOOLS――.>ERC
（6）： 然后就可以生成PCB了生成的过程若有错误一定把原理图修改正确了再生成PCB（7）：PCB首先一定要步好局，应让线走的越短越好，过孔越少越好。
（8）：画线之前先设计规则：TOOLS―――Design Rules, Routing中的Clearance Constrain的GAP设计时可选10也可选12，ROUTING VIA STYLE中设置过孔，汉盘的最大外直径最小外直径，最大内直径，最小内直径的大小。Width Constraint 设置的是线的宽度，最大最小
（9）：画线的宽度一般普通的就12MIL，外围一圈电源和地线就120或100，片子的电源和地就50或40或30，晶镇线要粗，要放在单片机旁，公用线要粗，长距离线要粗，线不能拐直角要45度，电源和地还有其他的标志一定要在TOPLAY中标明，方便调试连线。若发现图不正确，一定要先改原理图，再用原理图更PCB.（10）：VIEW选项里最下边的选项可以选英制还是毫米。
（11）：为了提高板子的抗干扰性，最好最后敷铜，选择敷铜图标，出现 对话框，该图中Net Option选择连接的网络，其下的两个选项要选上，HATCHING STYLE，选择敷铜的形式，这个随便。GRID SIZE是敷铜格点间距，TRACK WIDTH设置线宽与我们画PCB的线宽要一致，LOCKPrimitives比选，其他的两项按图上做就可。
第四篇：PCB板作业指导书
篇一：电路板设计作业指导书
1、目的 规范产品的 pcb 工艺设计，规定 pcb 工艺设计的相关参数，使得 pcb 的设计满足电气性能、可生产性、可测试性等要求，在产品设计过程中构建产品的工艺、技术、质量、成本优势。
2、范围
本规范适用于所有公司产品的 pcb 设计和修改。
3、定义（无）
4、职责
4.1 r&d 硬件工程师负责所设计原理图能导入pcb网络表，原理上符合产品设计要求。4.2 r&d 结构工程师负责所设计pcb结构图符合产品设计要求。4.3 r&d pcb layout工程师负责所设计pcb符合产品设计要求。
5、作业办法/流程图(附后)5.1 pcb 板材要求
5.1.1 确定 pcb 所选用的板材、板厚等，例如pcb板材：fr-
1、fr-
4、cem-
1、cem-
3、纸 板等，pcb板厚：单面板常用1.6mm，双面板、多层板常用1.2mm或1.6mm，pcb的板材和厚度由结构和电子工程师共同确定。
5.1.2 确定 pcb 铜箔的表面处理方式，例如镀金、osp、喷锡、有无环保要求等。
注：目前应环保要求，单面、双面、多层pcb板均需采用osp表面处理工艺，即无铅工艺。（特殊工艺要求除外，如：轻触按键弹片板表面需镀金处理）5.1.3 确定pcb有关于防燃材料和等级要求，例如普通单面板要求：非阻燃板材xpc或fr-1 94hb和94v-0； tv产品单面板要求：fr-1 94v-0；tv电源板要求：cem1 94v-0；双面板及多层板要求：fr-4 94v-0。（特殊情况除外，如工作频率超过1g的，pcb不能用fr-4的板材）5.2 散热要求
5.2.1 pcb 在布局中考虑将高热器件放于出风口或利于空气对流的位置。
5.2.2 大面积铜箔要求用隔热带与焊盘相连，为了保证透锡良好，在大面积铜箔上的元件 的焊盘要求用隔热带与焊盘相连（对于需过1a以上大电流的焊盘不能采用隔热焊盘），如下图所示：
焊盘两端走线均匀 或热容量相当
焊盘与铜箔间以”米”字或”十”字形连接
5.2.3 大功率电源板上，变压器及带散热器的发热器件下面需开圆形直径为3.0mm-3.5mm 的散热孔。
5.2.4 解码板上，在主芯片的bottem层的大面积的地铜箔上需开斜条形绿油开窗，增加主 芯片的散热效果。
5.3 基本布局及pcb元件库选取要求
5.3.1 pcb布局选用的pcba组装流程应使生产效率最高：
设计者应考虑板形设计是否最大限度地减少组装流程的问题，如多层板或双面板的设计 能否用单面板代替？pcb每一面是否能用一种组装流程完成？能否最大限度的不用手工焊？使用的插件元件能否用贴片元件代替？
5.3.2 pcb上元器件尽可能整齐排列（x,y坐标），减少机器上下左右的行程变化频率，提高生产效率。
5.3.3 为了保证制成板过波峰焊或回流焊时，传送轨道的卡抓不碰到元器件，元器件的外 侧距板边距离应大于或等于 5mm，若达不到要求，则pcb应加工艺边。工艺边要求如下：
机插定位孔及不能机插的区域： 5 5.3.4 上图中左边直径4 mm的圆形机插定位孔的位置必须固定，距离相邻两条板边的距 离各5 mm；右边4x5mm的椭圆孔只要与下板边（轨道边）的距离保持5 mm，与右板边的距离可以适当移动，但不能小于5 mm，且不大于拼板尺寸的四分之一；没有机插元件的pcb，可以不用增加机插定位孔。
5.3.5 安装孔的禁布区内无机插元器件和走线。（不包括安装孔自身的走线和铜箔）5.3.6 考虑大功率器件的散热设计：元器件均匀分布，特别要把大功率的器件分散开，避免电路工作时pcb上局部过热产生应力，影响焊点的可靠性；大功率元件周围不应布置热敏感元器件，它们之间要留有足够的距离；电解电容不可触及发热元件，如大功率电阻、热敏电阻、变压器、散热器等；电解电容与热源（散热器、大功率电阻、变压器）的间隔最小为3.0mm，其它立插元器件到变压器的距离最小为2.5mm。5.3.7 器件和机箱的距离要求： 器件布局时要考虑尽量不要太靠近机箱壁，以避免将 pcb 安装到机箱时损坏器件。
特别注意安装在pcb边缘的，在冲击和振动时会产生轻微移动或没有坚固的外形的器件，如：立装电阻、变压器等。
5.3.8 布局时应考虑所有器件在焊接后易于检查和维护，小、低元件不要埋在大、高元 件群中，影响检修。
5.3.9 可调器件周围留有足够的空间供调试和维修：
应根据系统或模块的pcba安装布局以及可调器件的调测方式来综合考虑可调器件的排布方向、调测空间。
5.3.10 引脚在同一直线上的插件器件，象连接器、dip 封装器件，布局时应使其轴线和 波峰焊方向平行。
5.3.11 轻的插件器件如二级管和1/4w电阻等，布局时应使其轴线和波峰焊方向垂直, 这样能防止过波峰焊时因一端先焊接凝固而使器件产生浮高现象。
5.3.12 为了保证可维修性，bga器件周围需留有4mm禁布区，最佳为5mm禁布区。一般情 况下bga不允许放置在背面，当背面有bga器件时，不能在正面bga 5mm禁布区的投影范围内布器件。
5.3.13 0603以下、soj、plcc、bga、0.6mm pitch以下的sop、本体托起高度
（standoff）>0.15mm的器件不能放在波峰面；qfp器件在波峰面要成45度布局。5.3.14 两面回流再过波峰焊工艺的pcb板，焊接面的插件元件的焊盘边缘与贴片元件本 体的边缘距离应≥3.0mm。
5.3.15 易受干扰的元器件不能相互挨得太近，输入和输出元件尽量远离。
5.3.16 晶振放置位置尽量靠近主芯片相关引脚，晶振匹配电容等其它辅助件放置在晶 振和主芯片的间的连线上。
5.3.17 合理布置电磁滤波/退耦电容，此电容尽量靠近ic电源脚，rc回路靠近主ic。5.3.18 pcb元件库的选取，规定从研发部pcb组标准元件库mtc-lib中统一调用，此元
件库存档路径：ftp://研发部/4_pcb元件库/mtc-lib，此元件库会随着新元件库的增加随时刷新；如果在此元件库当中没有的元件，需提供元件规格书制作新的标准元件库。篇二：电路板 检验作业指导书
篇三：pcb印刷线路板作业指导书
质量管理体系文件-质量程序 受控发放
福建xxxx技术有限公司
pcb印刷线路板检验作业指导书 2007-04-29发布 wi00-001 批 准： 审 核： 编 订：xxx 上网发送：公司相关领导；公共技术部、计划储运部、生产管理部、商务部、品质管理部等部门的主管 及相关人员； 2007-04-29实施
书面发送：发文部门、iso专员、营运文控、研发文控
文件编订概况 收文：
福建xxxx技术有限公司2013-03-271/61、目的：
为了做到部品检验规范操作、有依据可寻；规范检验员规范作业提供文件依据；
2、适用范围：
本标准适用于福建xxxx技术有限公司iqc对pcb印制线路板部品受入检验的操作；
3、抽样检验标准：
gb/t2828.1-2003按接收质量限[aql]检索的逐批检验抽样计划,一次抽样方案,正常检验水准ii;
4、检验依据： 部品认定书;
5、检验规则：
5.1、检验规则分交收检验、定期确认检验及部品认定检验； 5.2、交收抽样检验合格可以作为每批材料判定入库的依据；
5.3、定期确认检验是为了保持产品性能的稳定性，产品经过一段时间[规定每半年]后，要要求供应商提供对该部品进行全面的性能检测报告；[或委托第三方进行检测]，规定每半年一次；
5.4、厂商每批进料是否需要提供检验报告 ■是 □否
5.5、aql标准：cr：0 ma:0.25mi:0.65，有规定的按照特殊规定抽样水准执行； 5.6、部品认定检验是开发新的pcb印制线路板、新的pcb印制线路板厂家或pcb印制线路板厂家改变设计、工艺、主要原材料等或pcb印制线路板停止使用一年以上及因质量问题停止使用并通过整改后恢复使用时需进行的试验。福建xxxx技术有限公司2013-03-27 2/6 福建xxxx技术有限公司2013-03-27 3/6 6.1、加?在受入检查时不要进行确认，其它的受入检验要按照检验项目执行； 6.2、部品认定检验no.1-10所有的项目都要进行确认；
6.3、定期确认检验no.1-10所有的项目都要进行确认，同时规定每半年进行一次管理试验； 福建xxxx技术有限公司2013-03-27 4/6 福建xxxx技术有限公司2013-03-27 5/6 篇四：pcb放板作业指导书 浙江讯诚光电科技有限公司
第五篇：手机RF射频PCB板布局布线经验总结
手机RF射频PCB板布局布线经验总结
随着手机功能的增加,对PCB板的设计要求日益曾高,伴随着一轮蓝牙设备、蜂窝电话和3G时代来临,使得工程师越来越关注RF电路的设计技巧。射频(RF)电路板设计由于在理论上还有很多不确定性，因此常被形容为一种“黑色艺术”，但这个观点只有部分正确，RF电路板设计也有许多可以遵循的准则和不应该被忽视的法则。不过，在实际设计时，真正实用的技巧是当这些准则和法则因各种设计约束而无法准确地实施时如何对它们进行折衷处理。当然，有许多重要的RF设计课题值得讨论，包括阻抗和阻抗匹配、绝缘层材料和层叠板以及波长和驻波，所以这些对手机的EMC、EMI影响都很大，下面就对手机PCB板的在设计RF布局时必须满足的条件加以总结：
3.1 尽可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔离开来，简单地说，就是让高功率RF发射电路远离低功率RF接收电路。手机功能比较多、元器件很多，但是PCB空间较小，同时考虑到布线的设计过程限定最高，所有的这一些对设计技巧的要求就比较高。这时候可能需要设计四层到六层PCB了，让它们交替工作，而不是同时工作。高功率电路有时还可包括RF缓冲器和压控制振荡器(VCO)。确保PCB板上高功率区至少有一整块地，最好上面没有过孔，当然，铜皮越多越好。敏感的模拟信号应该尽可能远离高速数字信号和RF信号。
3.2 设计分区可以分解为物理分区和电气分区。物理分区主要涉及元器件布局、朝向和屏蔽等问题；电气分区可以继续分解为电源分配、RF走线、敏感电路和信号以及接地等的分区。
3.2.1 我们讨论物理分区问题。元器件布局是实现一个优秀RF设计的关键，最有效的技术是首先固定位于RF路径上的元器件，并调整其朝向以将RF路径的长度减到最小，使输入远离输出，并尽可能远地分离高功率电路和低功率电路。
最有效的电路板堆叠方法是将主接地面(主地)安排在表层下的第二层，并尽可能将RF线走在表层上。将RF路径上的过孔尺寸减到最小不仅可以减少路径电感，而且还可以减少主地上的虚焊点，并可减少RF能量泄漏到层叠板内其他区域的机会。在物理空间上，像多级放大器这样的线性电路通常足以将多个RF区之间相互隔离开来，但是双工器、混频器和中频放大器/混频器总是有多个RF/IF信号相互干扰，因此必须小心地将这一影响减到最小。
3.2.2 RF与IF走线应尽可能走十字交叉，并尽可能在它们之间隔一块地。正确的RF路径对整块PCB板的性能而言非常重要，这也就是为什么元器件布局通常在手机PCB板设计中占大部分时间的原因。在手机PCB板设计上，通常可以将低噪音放大器电路放在PCB板的某一面，而高功率放大器放在另一面，并最终通过双工器把它们在同一面上连接到RF端和基带处理器端的天线上。需要一些技巧来确保直通过孔不会把RF能量从板的一面传递到另一面，常用的技术是在两面都使用盲孔。可以通过将直通过孔安排在PCB板两面都不受RF干扰的区域来将直通过孔的不利影响减到最小。有时不太可能在多个电路块之间保证足够的隔离，在这种情况下就必须考虑采用金属屏蔽罩将射频能量屏蔽在RF区域内，金属屏蔽罩必须焊在地上，必须与元器件保持一个适当距离，因此需要占用宝贵的PCB板空间。尽可能保证屏蔽罩的完整非常重要，进入金属屏蔽罩的数字信号线应该尽可能走内层，而且最好走线层的下面一层PCB是地层。RF信号线可以从金属屏蔽罩底部的小缺口和地缺口处的布线层上走出去，不过缺口处周围要尽可能地多布一些地，不同层上的地可通过多个过孔连在一起。
3.2.3 恰当和有效的芯片电源去耦也非常重要。许多集成了线性线路的RF芯片对电源的噪音非常敏感，通常每个芯片都需要采用高达四个电容和一个隔离电感来确保滤除所有的电源噪音。一块集成电路或放大器常常带有一个开漏极输出，因此需要一个上拉电感来提供一个高阻抗RF负载和一个低阻抗直流电源，同样的原则也适用于对这一电感端的电源进行去耦。有些芯片需要多个电源才能工作，因此你可能需要两到三套电容和电感来分别对它们进行去耦处理，电感极少并行靠在一起，因为这将形成一个空芯变压器并相互感应产生干扰信号，因此它们之间的距离至少要相当于其中一个器件的高度，或者成直角排列以将其互感减到最小。
3.2.4 电气分区原则大体上与物理分区相同，但还包含一些其它因素。手机的某些部分采用不同工作电压，并借助软件对其进行控制，以延长电池工作寿命。这意味着手机需要运行多种电源，而这给隔离带来了更多的问题。电源通常从连接器引入，并立即进行去耦处理以滤除任何来自线路板外部的噪声，然后再经过一组开关或稳压器之后对其进行分配。手机PCB板上大多数电路的直流电流都相当小，因此走线宽度通常不是问题，不过，必须为高功率放大器的电源单独走一条尽可能宽的大电流线，以将传输压降减到最低。为了避免太多电流损耗，需要采用多个过孔来将电流从某一层传递到另一层。此外，如果不能在高功率放大器的电源引脚端对它进行充分的去耦，那么高功率噪声将会辐射到整块板上，并带来各种各样的问题。高功率放大器的接地相当关键，并经常需要为其设计一个金属屏蔽罩。在大多数情况下，同样关键的是确保RF输出远离RF输入。这也适用于放大器、缓冲器和滤波器。在最坏情况下，如果放大器和缓冲器的输出以适当的相位和振幅反馈到它们的输入端，那么它们就有可能产生自激振荡。在最好情况下，它们将能在任何温度和电压条件下稳定地工作。实际上，它们可能会变得不稳定，并将噪音和互调信号添加到RF信号上。如果射频信号线不得不从滤波器的输入端绕回输出端，这可能会严重损害滤波器的带通特性。为了使输入和输出得到良好的隔离，首先必须在滤波器周围布一圈地，其次滤波器下层区域也要布一块地，并与围绕滤波器的主地连接起来。把需要穿过滤波器的信号线尽可能远离滤波器引脚也是个好方法。
此外，整块板上各个地方的接地都要十分小心，否则会在引入一条耦合通道。有时可以选择走单端或平衡RF信号线，有关交叉干扰和EMC/EMI的原则在这里同样适用。平衡RF信号线如果走线正确的话，可以减少噪声和交叉干扰，但是它们的阻抗通常比较高，而且要保持一个合理的线宽以得到一个匹配信号源、走线和负载的阻抗，实际布线可能会有一些困难。缓冲器可以用来提高隔离效果，因为它可把同一个信号分为两个部分，并用于驱动不同的电路，特别是本振可能需要缓冲器来驱动多个混频器。当混频器在RF频率处到达共模隔离状态时，它将无法正常工作。缓冲器可以很好地隔离不同频率处的阻抗变化，从而电路之间不会相互干扰。缓冲器对设计的帮助很大，它们可以紧跟在需要被驱动电路的后面，从而使高功率输出走线非常短，由于缓冲器的输入信号电平比较低，因此它们不易对板上的其它电路造成干扰。压控振荡器(VCO)可将变化的电压转换为变化的频率，这一特性被用于高速频道切换，但它们同样也将控制电压上的微量噪声转换为微小的频率变化，而这就给RF信号增加了噪声。
3.2.5 要保证不增加噪声必须从以下几个方面考虑：首先，控制线的期望频宽范围可能从DC直到2MHz，而通过滤波来去掉这么宽频带的噪声几乎是不可能的；其次，VCO控制线通常是一个控制频率的反馈回路的一部分，它在很多地方都有可能引入噪声，因此必须非常小心处理VCO控制线。要确保RF走线下层的地是实心的，而且所有的元器件都牢固地连到主地上，并与其它可能带来噪声的走线隔离开来。此外，要确保VCO的电源已得到充分去耦，由于VCO的RF输出往往是一个相对较高的电平，VCO输出信号很容易干扰其它电路，因此必须对VCO加以特别注意。事实上，VCO往往布放在RF区域的末端，有时它还需要一个金属屏蔽罩。谐振电路(一个用于发射机，另一个用于接收机)与VCO有关，但也有它自己的特点。简单地讲，谐振电路是一个带有容性二极管的并行谐振电路，它有助于设置VCO工作频率和将语音或数据调制到RF信号上。所有VCO的设计原则同样适用于谐振电路。由于谐振电路含有数量相当多的元器件、板上分布区域较宽以及通常运行在一个很高的RF频率下，因此谐振电路通常对噪声非常敏感。信号通常排列在芯片的相邻脚上，但这些信号引脚又需要与相对较大的电感和电容配合才能工作，这反过来要求这些电感和电容的位置必须靠得很近，并连回到一个对噪声很敏感的控制环路上。要做到这点是不容易的。
自动增益控制(AGC)放大器同样是一个容易出问题的地方，不管是发射还是接收电路都会有AGC放大器。AGC放大器通常能有效地滤掉噪声，不过由于手机具备处理发射和接收信号强度快速变化的能力，因此要求AGC电路有一个相当宽的带宽，而这使某些关键电路上的AGC放大器很容易引入噪声。设计AGC线路必须遵守良好的模拟电路设计技术，而这跟很短的运放输入引脚和很短的反馈路径有关，这两处都必须远离RF、IF或高速数字信号走线。同样，良好的接地也必不可少，而且芯片的电源必须得到良好的去耦。如果必须要在输入或输出端走一根长线，那么最好是在输出端，通常输出端的阻抗要低得多，而且也不容易感应噪声。通常信号电平越高，就越容易把噪声引入到其它电路。在所有PCB设计中，尽可能将数字电路远离模拟电路是一条总的原则，它同样也适用于RF PCB设计。公共模拟地和用于屏蔽和隔开信号线的地通常是同等重要的，因此在设计早期阶段，仔细的计划、考虑周全的元器件布局和彻底的布局评估都非常重要，同样应使RF线路远离模拟线路和一些很关键的数字信号，所有的RF走线、焊盘和元件周围应尽可能多填接地铜皮，并尽可能与主地相连。如果RF走线必须穿过信号线，那么尽量在它们之间沿着RF走线布一层与主地相连的地。如果不可能的话，一定要保证它们是十字交叉的，这可将容性耦合减到最小，同时尽可能在每根RF走线周围多布一些地，并把它们连到主地。此外，将并行RF走线之间的距离减到最小可以将感性耦合减到最小。一个实心的整块接地面直接放在表层下第一层时，隔离效果最好，尽管小心一点设计时其它的做法也管用。在PCB板的每一层，应布上尽可能多的地，并把它们连到主地面。尽可能把走线靠在一起以增加内部信号层和电源分配层的地块数量，并适当调整走线以便你能将地连接过孔布置到表层上的隔离地块。应当避免在PCB各层上生成游离地，因为它们会像一个小天线那样拾取或注入噪音。在大多数情况下，如果你不能把它们连到主地，那么你最好把它们去掉。
3.3 在手机PCB板设计时，应对以下几个方面给予极大的重视 3.3.1 电源、地线的处理
既使在整个PCB板中的布线完成得都很好，但由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因，现只对降低式抑制噪音作以表述：
(1)、众所周知的是在电源、地线之间加上去耦电容。
(2)、尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm。对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用)
(3)、用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。
3.3.2 数字电路与模拟电路的共地处理
现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。
3.3.3 信号线布在电（地）层上
在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电（地）层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地层的完整性。
3.3.4 大面积导体中连接腿的处理
在大面积的接地（电）中，常用元器件的腿与其连接，对连接腿的处理需要进行综合的考虑，就电气性能而言，元件腿的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：①焊接需要大功率加热器。②容易造成虚焊点。所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离（heat shield）俗称热焊盘（Thermal），这样，可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。多层板的接电（地）层腿的处理相同。
3.3.5 布线中网络系统的作用
在许多CAD系统中，布线是依据网络系统决定的。网格过密，通路虽然有所增加，但步进太小，图场的数据量过大，这必然对设备的存贮空间有更高的要求，同时也对象计算机类电子产品的运算速度有极大的影响。而有些通路是无效的，如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏，通路太少对布通率的影响极大。所以要有一个疏密合理的网格系统来支持布线的进行。标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54 mm)或小于0.1英寸的整倍数，如：0.05英寸、0.025英寸、0.02英寸等。
3.4 进行高频PCB设计的技巧和方法如下： 3.4.1 传输线拐角要采用45°角，以降低回损
3.4.2 要采用绝缘常数值按层次严格受控的高性能绝缘电路板。这种方法有利于对绝缘材料与邻近布线之间的电磁场进行有效管理。
3.4.3 要完善有关高精度蚀刻的PCB设计规范。要考虑规定线宽总误差为+/-0.0007英寸、对布线形状的下切(undercut)和横断面进行管理并指定布线侧壁电镀条件。对布线(导线)几何形状和涂层表面进行总体管理，对解决与微波频率相关的趋肤效应问题及实现这些规范相当重要。
3.4.4 突出引线存在抽头电感，要避免使用有引线的组件。高频环境下，最好使用表面安装组件。
3.4.5 对信号过孔而言，要避免在敏感板上使用过孔加工(pth)工艺，因为该工艺会导致过孔处产生引线电感。
3.4.6 要提供丰富的接地层。要采用模压孔将这些接地层连接起来防止3维电磁场对电路板的影响。
3.4.7 要选择非电解镀镍或浸镀金工艺，不要采用HASL法进行电镀。这种电镀表面能为高频电流提供更好的趋肤效应(图2)。此外，这种高可焊涂层所需引线较少，有助于减少环境污染。
3.4.8 阻焊层可防止焊锡膏的流动。但是，由于厚度不确定性和绝缘性能的未知性，整个板表面都覆盖阻焊材料将会导致微带设计中的电磁能量的较大变化。一般采用焊坝(solder dam)来作阻焊层。的电磁场。这种情况下，我们管理着微带到同轴电缆之间的转换。在同轴电缆中，地线层是环形交织的，并且间隔均匀。在微带中，接地层在有源线之下。这就引入了某些边缘效应，需在设计时了解、预测并加以考虑。当然，这种不匹配也会导致回损，必须最大程度减小这种不匹配以避免产生噪音和信号干扰。
3.5 电磁兼容性设计
电磁兼容性是指电子设备在各种电磁环境中仍能够协调、有效地进行工作的能力。电磁兼容性设计的目的是使电子设备既能抑制各种外来的干扰，使电子设备在特定的电磁环境中能够正常工作，同时又能减少电子设备本身对其它电子设备的电磁干扰。
3.5.1 选择合理的导线宽度
由于瞬变电流在印制线条上所产生的冲击干扰主要是由印制导线的电感成分造成的，因此应尽量减小印制导线的电感量。印制导线的电感量与其长度成正比，与其宽度成反比，因而短而精的导线对抑制干扰是有利的。时钟引线、行驱动器或总线驱动器的信号线常常载有大的瞬变电流，印制导线要尽可能地短。对于分立元件电路，印制导线宽度在1.5mm左右时，即可完全满足要求；对于集成电路，印制导线宽度可在0.2～1.0mm之间选择。
3.5.2 采用正确的布线策略
采用平等走线可以减少导线电感，但导线之间的互感和分布电容增加，如果布局允许，最好采用井字形网状布线结构，具体做法是印制板的一面横向布线，另一面纵向布线，然后在交叉孔处用金属化孔相连。
3.5.3 为了抑制印制板导线之间的串扰，在设计布线时应尽量避免长距离的平等走线，尽可能拉开线与线之间的距离，信号线与地线及电源线尽可能不交叉。在一些对干扰十分敏感的信号线之间设置一根接地的印制线，可以有效地抑制串扰。
3.5.4 为了避免高频信号通过印制导线时产生的电磁辐射，在印制电路板布线时，还应注意以下几点：
（1）尽量减少印制导线的不连续性，例如导线宽度不要突变，导线的拐角应大于90度禁止环状走线等。
（2）时钟信号引线最容易产生电磁辐射干扰，走线时应与地线回路相靠近，驱动器应紧挨着连接器。
（3）总线驱动器应紧挨其欲驱动的总线。对于那些离开印制电路板的引线，驱动器应紧紧挨着连接器。
（4）数据总线的布线应每两根信号线之间夹一根信号地线。最好是紧紧挨着最不重要的地址引线放置地回路，因为后者常载有高频电流。
（5）在印制板布置高速、中速和低速逻辑电路时，应按照图1的方式排列器件。
3.5.5 抑制反射干扰
为了抑制出现在印制线条终端的反射干扰，除了特殊需要之外，应尽可能缩短印制线的长度和采用慢速电路。必要时可加终端匹配，即在传输线的末端对地和电源端各加接一个相同阻值的匹配电阻。根据经验，对一般速度较快的TTL电路，其印制线条长于10cm以上时就应采用终端匹配措施。匹配电阻的阻值应根据集成电路的输出驱动电流及吸收电流的最大值来决定。
3.5.6 电路板设计过程中采用差分信号线布线策略
布线非常靠近的差分信号对相互之间也会互相紧密耦合，这种互相之间的耦合会减小EMI发射，通常(当然也有一些例外)差分信号也是高速信号，所以高速设计规则通常也都适用于差分信号的布线，特别是设计传输线的信号线时更是如此。这就意味着我们必须非常谨慎地设计信号线的布线，以确保信号线的特征阻抗沿信号线各处连续并且保持一个常数。在差分线对的布局布线过程中，我们希望差分线对中的两个PCB线完全一致。这就意味着，在实际应用中应该尽最大的努力来确保差分线对中的PCB线具有完全一样的阻抗并且布线的长度也完全一致。差分PCB线通常总是成对布线，而且它们之间的距离沿线对的方向在任意位置都保持为一个常数不变。通常情况下，差分线对的布局布线总是尽可能地靠近。
本文来自: DZ3W.COM 原http://
文网址：
点击咨询 