PCB制版经验总结

第一篇：PCB制版经验总结

Pcb制版经验：

1、线与孔以及线与线等之间的间距最小不得小于0.3mm，否则西安的工厂无法加工到位，一般我们可以把线与孔的间距设到0.4mm

2、元器件最好都放在板子内，如果有些元件管脚都在板子内而整体却有一部分在板子外，这时，需要将该元件的分装重新调整，使其全部都在板子内。否则厂商在制版时会不知道是需要将板子扩大还是元件怎么调整。

3、板子上的字要整体统一进行编排，一般，将字的高度设为1mm，宽度设为0.3mm。

4、在原理图中不同的网络标识不可以用线连到一块，否则在编译时会出错。需要时可以将要连在一起的线都用同一个网络标识，然后在pcb上用string标识出做不同用途的引脚。

5、自动布线的很多线需要重新调整。

6、走线后，如果发现线的中间有粉色或紫色的小点，那是应为线未删除干净的原因。其中，粉色小点是bottom 上的线点，紫色小点是toplayer上的线点。

7、元件、字都在topoverlay 这一层。

8、线宽的选择：一般40mil的线宽可以通过2A到3A的电流，40mil的间距可以耐200到300v的电压。我们在平时布板时，1-2A的电流至少需要布2-3mm宽的线；3-5A的电流至少要用3-4mm的线宽，7-8A的电流则要用大于4mm的线。而且大于3A的电流最好加上烫锡层（topsolder 或 bottomsolder）。

9、在pcb上，普通二级管的封装一般与电阻大小相同，或稍微小一点，用DIODE0.3或DIODE0.4就可以。

10、对元件的封装需要注意：a、电位器的脚与现实所用电位器的脚及原理图中电位器脚的顺序要确定对应；b、三极管的封装不仅要注意板子、原理图及元件真实管脚的对应，还要看三级的放置方向，尤其大三级管，需要考虑其散热；c、热敏电阻或采样电阻等部分元件需要考虑其管脚的粗细，一般比普通元件的退要粗，要跟据实际需要设置；有正负的元件，需要标出正极。总之，做pcb前先需要将元件库里的封装与元件的真实封装及原理图都要对应起来。

第二篇：PCB设计经验总结

--[PCB]PCB设计经验总结

[PCB]PCB设计经验总结布局:总体思想：在符合产品电气以及机械结构要求的基础上考虑整体美观，在一个PCB板上，元件的布局要求要均衡，疏密有序。1．印制板尺寸必须与加工图纸尺寸相符，符合PCB制造工艺要求，放置MARK点。2．元件在二维、三维空间上有无冲突？3．元件布局是否疏密有序，排列整齐？是否全部布完？4．需经常更换的元件能否方便的更换？插件板插入设备是否方便？ 5．热敏元件与发热元件之间是否有适当的距离？6．调整可调元件是否方便？7．在需要散热的地方，装了散热器没有？空气流是否通畅？布局:总体思想：在符合产品电气以及机械结构要求的基础上考虑整体美观，在一个PCB板上，元件的布局要求要均衡，疏密有序。1．印制板尺寸必须与加工图纸尺寸相符，符合PCB制造工艺要求，放置MARK点。2．元件在二维、三维空间上有无冲突？3．元件布局是否疏密有序，排列整齐？是否全部布完？4．需经常更换的元件能否方便的更换？插件板插入设备是否方便？ 5．热敏元件与发热元件之间是否有适当的距离？6．调整可调元件是否方便？7．在需要散热的地方，装了散热器没有？空气流是否通畅？8．信号流程是否顺畅且互连最短？9．插头、插座等与机械设计是否矛盾？10．蜂鸣器远离柱形电感，避免干扰声音失真。11．速度较快的器件如SRAM要尽量的离CPU近。12．由相同电源供电的器件尽量放在一起。布线：

1．走线要有合理的走向：如输入/输出，交流/直流，强/弱信号，高频/低频，高压/低压等...，它们的走向应该是呈线形的(或分离)，不得相互交融。其目的是防止相互干扰。最好的走向是按直线，但一般不易实现，避免环形走线。对于是直流，小信号，低电压PCB设计的要求可以低些。输入端与输出端的边，以免产生反射干扰线应避免相邻平行。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。2．选择好接地点：一般情况下要求共点地，数字地与模拟地在电源输入电容处相连。3．合理布置电源滤波/退耦电容：布置这些电容就应尽量靠近这些元部件，离得太远就没有作用了。在贴片器件的退耦电容最好在布在板子另一面的器件肚子位置，电源和地要先过电容，再进芯片。4．线条有讲究：有条件做宽的线决不做细；高压及高频线应园滑，不得有尖锐的倒角，拐弯也不得采用直角，一般采用135度角。地线应尽量宽，最好使用大面积敷铜，这对接地点问题有相当大的改善。设计中应尽量减少过线孔，减少并行的线条密度。5．尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线。6．数字电路与模拟电路的共地处理，现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接。7．信号线布在电（地）层上在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电（地）层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地层的完整性。8．关键信号的处理，关键信号如时钟线应该进行包地处理，避免产生干扰，同时在晶振器件边做一个焊点使晶振外壳接地。9．设计规则检查（DRC）

布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面：线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。

电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗）？在PCB中是否还有能让地线加宽的地方。

对于关键的信号线是否采取了最佳措施，如长度最短，加保护线，输入线及输出线被明显地分开。

模拟电路和数字电路部分，是否有各自独立的地线。

后加在PCB中的图形（如图标、注标）是否会造成信号短路。

对一些不理想的线形进行修改。在PCB上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装质量。

多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。10．关于EMC方面：a．尽可能选用信号斜率较慢的器件，以降低信号所产生的高频成分。b．注意高频器件摆放的位置，不要太靠近对外的连接器。c．注意高速信号的阻抗匹配，走线层及其回流电流路径，以减少高频的反射与辐射。d.在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。特别注意电容的频率响应与温度的特性是否符合设计所需。e电源层比地层内缩20H，H为电源层与地层之间的距离。11．GERBER输出检查检查输出的GERBER文件是否按层叠顺序要求输出，在CAM350里查看每一层数据以及DRILL表，同时注意特殊孔如方孔的输出。

--

印制电路板（PCB）是电子产品中电路元件和器件的支撑件。它提供电路元件和器件之间的电气连接。随着电子技术的飞速发展，PCB的密度越来越高。PCB设计的好坏对抗干扰能力影响很大。实践证明，即使电路原理图设计正确，印制电路板设计不当，也会对电子产品的可靠性产生不利影响。例如，如果印制板两条细平行线靠得很近，则会形成信号波形的延迟，在传输线的终端形成反射噪声。因此，在设计印制电路板的时候，应注意采用正确的方法，遵守PCB设计的一般原则，并应符合抗干扰设计的要求。

一、PCB设计的一般原则要使电子电路获得最佳性能，元器件的布局及导线的布设是很重要的。为了设计质量好、造价低的PCB，应遵循以下的一般性原则：1.布局首先，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。在确定PCB尺寸后，再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。在确定特殊元件的位置时要遵守以下原则：（1）尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。（2）某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。（3）重量超过15g的元器件，应当用支架加以固定，然后焊接。那些又大又重、发热量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散热问题。热敏元件应远离发热元件。（4）对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。若是机内调节，应放在印制板上方便调节的地方；若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。（5）应留出印制板定位孔及固定支架所占用的位置。根据电路的功能单元。对电路的全部元器件进行布局时，要符合以下原则：（1）按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。（2）以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在PCB上。尽量减少和缩短各元器件之间的引线和连接。（3）在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样，不但美观，而且装焊容易，易于批量生产。（4）位于电路板边缘的元器件，离电路板边缘一般不小于2mm。电路板的最佳形状为矩形。长宽双为3:2或4:3。电路板面尺寸大于200×150mm时，应考虑电路板所受的机械强度。2.布线布线的原则如下：（1）输入输出端用的导线应尽量避免相邻平行。最好加线间地线，以免发生反馈藕合。（2）印制板导线的最小宽度主要由导线与绝缘基板间的粘附强度和流过它们的电流值决定。当铜箔厚度为0.5mm、宽度为1～15mm时，通过2A的电流，温度不会高于3℃。因此，导线宽度为1.5mm可满足要求。对于集成电路，尤其是数字电路，通常选0.02～0.3mm导线宽度。当然，只要允许，还是尽可能用宽线，尤其是电源线和地线。导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定。对于集成电路，尤其是数字电路，只要工艺允许，可使间距小于5～8mil。（3）印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。此外，尽量避免使用大面积铜箔，否则，长时间受热时，易发生铜箔膨胀和脱落现象。必须用大面积铜箔时，最好用栅格状。这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。3.焊盘焊盘中心孔要比器件引线直径稍大一些。焊盘太大易形成虚焊。焊盘外径D一般不小于（d+1.2）mm，其中d为引线孔径。对高密度的数字电路，焊盘最小直径可取(d+1.0)mm。

二、PCB及电路抗干扰措施印制电路板的抗干扰设计与具体电路有着密切的关系，这里仅就PCB抗干扰设计的几项常用措施做一些说明。1.电源线设计根据印制线路板电流的大小，尽量加粗电源线宽度，减少环路电阻。同时，使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。2.地线设计在电子产品设计中，接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题。电子产品中地线结构大致有系统地、机壳地（屏蔽地）、数字地（逻辑地）和模拟地等。在地线设计中应注意以下几点：（1）正确选择单点接地与多点接地在低频电路中，信号的工作频率小于1MHz，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地的方式。当信号工作频率大于10MHz时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。当工作频率在1～10MHz时，如果采用一点接地，其地线长度不应超过波长的1/20，否则应采用多点接地法。（2）数字地与模拟地分开。电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，地线应短而粗，高频元件周围尽量用栅格状大面积地箔。要尽量加大线性电路的接地面积。（3）接地线应尽量加粗。若接地线用很细的线条，则接地电位则随电流的变化而变化，致使电子产品的定时信号电平不稳，抗噪声性能降低。因此应将接地线尽量加粗，使它能通过三倍于印制电路板的允许电流。如有可能，接地线的宽度应大于3mm。（4）接地线构成闭环路。设计只由数字电路组成的印制电路板的地线系统时，将接地线做成闭路可以明显地提高抗噪声能力。其原因在于：印制电路板上有很多集成电路元件，尤其遇有耗电多的元件时，因受接地线粗细的限制，会在地线上产生较大的电位差，引起抗噪能力下降，若将接地线构成环路，则会缩小电位差值，提高电子设备的抗噪声能力。3.退藕电容配置PCB设计的常规做法之一是在印制板的各个关键部位配置适当的退藕电容。退藕电容的一般配置原则是：（1）电源输入端跨接10～100uf的电解电容器。如有可能，接100uF以上的更好。（2）原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙不够，可每4～8个芯片布置一个1～10pF的钽电容。（3）对于抗噪能力弱、关断时电源变化大的器件，如RAM、ROM存储器件，应在芯片的电源线和地线之间直接接入退藕电容。（4）电容引线不能太长，尤其是高频旁路电容不能有引线。此外，还应注意以下两点：（1）在印制板中有接触器、继电器、按钮等元件时，操作它们时均会产生较大火花放电，必须采用RC电路来吸收放电电流。一般R取1～2K，C取2.2～47uF。（2）CMOS的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。

三、PowerPCB简介PowerPCB是美国Innoveda公司软件产品。PowerPCB能够使用户完成高质量的设计，生动地体现了电子设计工业界各方面的内容。其约束驱动的设计方法可以减少产品完成时间。你可以对每一个信号定义安全间距、布线规则以及高速电路的设计规则，并将这些规划层次化的应用到板上、每一层上、每一类网络上、每一个网络上、每一组网络上、每一个管脚对上，以确保布局布线设计的正确性。它包括了丰富多样的功能，包括簇布局工具、动态布线编辑、动态电性能检查、自动尺寸标注和强大的CAM输出能力。它还有集成第三方软件工具的能力，如SPECCTRA布线器。

四、PowerPCB使用技巧PowerPCB目前已在我所推广使用，它的基本使用技术已有培训教材进行了详细的讲解，而对于我所广大电子应用工程师来说，其问题在于已经熟练掌握了TANGO之类的布线工具之后，如何转到PowerPCB的应用上来。所以，本文就此类应用和培训教材上没有讲到，而我们应用较多的一些技术技巧作了论述。1.输入的规范问题对于大多数使用过TANGO的人来说，刚开始使用PowerPCB的时候，可能会觉得PowerPCB的限制太多。因为PowerPCB对原理图输入和原理图到PCB的规则传输上是以保证其正确性为前提的。所以，它的原理图中没有能够将一根电气连线断开的功能，也不能随意将一根电气连线在某个位置停止，它要保证每一根电气连线都要有起始管脚和终止管脚，或是接在软件提供的连接器上，以供不同页面间的信息传输。这是它防止错误发生的一种手段，其实，也是我们应该遵守的一种规范化的原理图输入方式。在PowerPCB设计中，凡是与原理图网表不一致的改动都要到ECO方式下进行，但它给用户提供了OLE链接，可以将原理图中的修改传到PCB中，也可以将PCB中的修改传回原理图。这样，既防止了由于疏忽引起的错误，又给真正需要进行修改提供了方便。但是，要注意的是，进入ECO方式时要选择“写ECO文件”选项，而只有退出ECO方式，才会进行写ECO文件操作。2.电源层和地层的选择PowerPCB中对电源层和地层的设置有两种选择，CAM Plane和Split/Mixed。Split/Mixed主要用于多个电源或地共用一个层的情况，但只有一个电源和地时也可以用。它的主要优点是输出时的图和光绘的一致，便于检查。而CAM Plane用于单个的电源或地，这种方式是负片输出，要注意输出时需加上第25层。第25层包含了地电信息，主要指电层的焊盘要比正常的焊盘大20mil左右的安全距离，保证金属化过孔之后，不会有信号与地电相连。这就需要每个焊盘都包含有第25层的信息。而我们自己建库时往往会忽略这个问题，造成使用Split/Mixed选项。3.推挤还是不推挤PowerPCB提供了一个很好用的功能就是自动推挤。当我们手动布线时，印制板在我们的完全控制之下，打开自动推挤的功能，会感到非常的方便。但是如果在你完成了预布线之后，要自动布线时，最好将预布好的线固定住，否则自动布线时，软件会认为此线段可移动，而将你的工作完全推翻，造成不必要的损失。4.定位孔的添加我们的印制板往往需要加一些安装定位孔，但是对于PowerPCB来说，这就属于与原理图不一样的器件摆放，需要在ECO方式下进行。但如果在最后的检查中，软件因此而给出我们许多的错误，就不大方便了。这种情况可以将定位孔器件设为非ECO注册的即可。在编辑器件窗口下，选中“编辑电气特性”按钮，在该窗口中，选中“普通”项，不选中“ECO注册”项。这样在检查时，PowerPCB不会认为这个器件是需要与网表比较的，不会出现不该有的错误。5.添加新的电源封装由于我们的国际与美国软件公司的标准不太一致，所以我们尽量配备了国际库供大家使用。但是电源和地的新符号，必须在软件自带的库中添加，否则它不会认为你建的符号是电源。所以当我们要建一个符合国标的电源符号时，需要先打开现有的电源符号组，选择“编辑电气连接”按钮，点按“添加”按钮，输入你新建的符号的名字等信息。然后，再选中“编辑门封装”按钮，选中你刚刚建立的符号名，绘制出你需要的形状，退出绘图状态，保存。这个新的符号就可以在原理图中调出了。6.空脚的设置我们用的器件中，有的管脚本身就是空脚，标志为NC。当我们建库的时候，就要注意，否则标志为NC的管脚会连在一起。这是由于你在建库时将NC管脚建在了“SINGAL_PINS“中，而PowerPCB认为“SINGAL_PINS”中的管脚是隐含的缺省管脚，是有用的管脚，如VCC和GND。所以，如果的NC管脚，必须将它们从“SINGAL_PINS"中删除掉，或者说，你根本无需理睬它，不用作任何特殊的定义。7.三极管的管脚对照三极管的封装变化很多，当自己建三极管的库时，我们往往会发现原理图的网表传到PCB中后，与自己希望的连接不一致。这个问题主要还是出在建库上。由于三极管的管脚往往用E，B，C来标志，所以在创建自己的三极管库时，要在“编辑电气连接”窗口中选中“包括文字数字管脚”复选框，这时，“文字数字管脚”标签被点亮，进入该标签，将三极管的相应管脚改为字母。这样，与PCB封装对应连线时会感到比较便于识别。8.表面贴器件的预处理现在，由于小型化的需求，表面贴器件得到越来越多的应用。在布图过程中，表面贴器件的处理很重要，尤其是在布多层板的时候。因为，表面贴器件只在一层上有电气连接，不象双列直插器件在板子上的放置是通孔，所以，当别的层需要与表面器件相连时就要从表面贴器件的管脚上拉出一条短线，打孔，再与其它器件连接，这就是所谓的扇入（FAN-IN），扇出（FAN-OUT）操作。如果需要的话，我们应该首先对表面贴器件进行扇入，扇出操作，然后再进行布线，这是因为如果我们只是在自动布线的设置文件中选择了要作扇入，扇出操作，软件会在布线的过程中进行这项操作，这时，拉出的线就会曲曲折折，而且比较长。所以，我们可以在布局完成后，先进入自动布线器，在设置文件中只选择扇入，扇出操作，不选择其它布线选项，这样从表面贴器件拉出来的线比较短，也比较整齐。9.将板图加入AUTOCAD有时我们需要将印制板图加入到结构图中，这时可以通过转换工具将PCB文件转换成AUTOCAD能够识别的格式。在PCB绘图框中，选中“文件”菜单中的“输出”菜单项，在弹出的文件输出窗口中将保存类型设为DXF文件，再保存。你就可以AUTOCAD中打开个这图了。当然，PADS中有自动标注功能，可以对画好的印制板进行尺寸标注，自动显示出板框或定位孔的位置。要注意的是，标注结果在Drill-Drawing层要想在其它的输出图上加上标注，需要在输出时，特别加上这一层才行。10.PowerPCB与ViewDraw的接口用ViewDraw的原理图，可以产生PowerPCB的表，而PowerPCB读入网表后，一样可以进行自动布线等功能，而且，PowerPCB中有链接工具，可以与VIEWDRAW的原理图动态链接、修改，保持电气连接的一致性。但是，由于软件修改升级的版本的差别，有时两个软件对器件名称的定义不一致，会造成网表传输错误。要避免这种错误的发生，最好专门建一个存放ViewDraw与PowerPCB对应器件的库，当然这只是针对于一部分不匹配的器件来说的。可以用PowerPCB中的拷贝功能，很方便地将已存在的PowerPCB中的其它库里的元件封装拷贝到这个库中，存成与VIEWDRAW中相对应的名字。11.生成光绘文件以前，我们做印制板时都是将印制板图拷在软盘上，直接给制版厂。这种做法保密性差，而且很烦琐，需要给制版厂另写很详细的说明文件。现在，我们用PowerPCB直接生产光绘文件给厂家就可以了。从光绘文件的名字上就可以看出这是第几层的走线，是丝印还是阻焊，十分方便，又安全。转光绘文件步骤：A．在PowerPCB的CAM输出窗口的DEVICE SETUP中将APERTURE改为999。B．转走线层时，将文档类型选为ROUTING，然后在LAYER中选择板框和你需要放在这一层上的东西。不注意的是，转走线时要将LINE,TEXT去掉（除非你要在线路上做铜字）。C．转阻焊时，将文档类型选为SOLD_MASK，在顶层阻焊中要将过孔选中。D．转丝印时，将文档类型选为SILK SCREEN，其余参照步骤B和C。E．转钻孔数据时，将文档类型选为NC DRILL，直接转换。注意，转光绘文件时要先预览一下，预览中的图形就是你要的光绘输出的图形，所以要看仔细，以防出错。有了对印制板设计的经验，如PowerPCB的强大功能，画复杂印制板已不是令人烦心的事情了。值得高兴的是，我们现在已经有了将TANGO的PCB转换成PowerPCB的工具，熟悉TANGO的广大科技人员可以更加方便的加入到PowerPCB绘图的行列中来，更加方便快捷地绘制出满意的印制板。

第三篇：PCB制板心得体会

PCB制板心得体会

在本学期的电路制图与制板实训中，我结合上学期学到的理论知识，通过Altium Designer 画图软件（dxp.exe）自己动手：画原理图（电子彩灯、单片机最小系统）——导入PCB——制版，在学习制板的过

程中遇到了一系列问题，通过查找资料、问老师、百度，然后一一解决，以下是我在学习当中遇到的一些问题，解决办法及一些心得体会：

（1）为使原理图美观，将相隔较远的两端连起来时，可用网络标号。

（2）在原理图中给组件取名字时，A、B、C、D不能作为区分的标准。如：给四个焊盘取名JP1A、JP1B、JP1C、JP1D，结果在生成PCB时只有一个焊盘，如果把名字改为JP1A、JP2B、JP3C、JP4D、在PCB中就有四个焊盘。

（3）在PCB中手动布线时，如果两个端点怎么

也连不上，则很可能是原理图中这两个端点没有连在一起。

（4）自己画PCB封装时，一定要和原理图相一致，特别是有极性的组件。一定要与实际的组件相一致，特别是周边的黄线，是

3D

图的丝印层，即最终给组件留的空间。如：二极管、电解电容。5）手动布线更加灵活，通过 Design-----Rules，弹出对话框，可以设置电源线、地线的粗细。（6）PCB自动布线时，先进行设置：线间距12mil 电源、地线宽度30mil 其他线宽 16mil。

（7）PCB图中如果组件变为警告色“绿色”，有（可能是组件之间靠得太近了，也有可能是封装不对，如：POWER的两个焊盘10、11。如果内孔直径为110mil，则这两个焊盘变为绿色，只要把内孔直径改为100 mil，则正常了。

（8）将几个焊盘交错的放置，则可以得到椭圆形的焊孔。

（9）在原理图中，双击组件，不仅可以看到此组件的封装，还可以修改原件的封装，当然前提是封装已经存在。

（10）在画封装图时，最好不要在封装图上写标注，否则，此标注将和封装连为一个整体，布线时，线不能通过此标注，给布线带来了麻烦，其实在中可以对组件标注。

（11）在PcbDoc

Schlib中画好图后，一定要修改名字，不能为默认的“*”，否则不能Update到PcbDoc中。

（12）可以通过把线加粗到一定程度，达到实心图的效果。如：按键的实心圆、发光二极管的实心三角形。（13）手动布线的时候，线只能有三种走法：水平的、垂直的、135度斜线的。

（14）通过这次作业，终于弄清楚了后在给它画封装，还是很有意思的。

（15）开始应该先做好准备工作。第一步，把要用到的元器件的图形，不管是自己亲手画的，还是调用别人的，都统一放到自己建立的DXP的大致功能，发现画图很好玩，特别是自己画一个元器件，然

Sch.Lib中，这样用起来就不用到到处找了。第二步，给每一个元器件封装，同样不管是自己亲手画的，还是调用别人的，都统一放到自己建PCB.Lib中。在这个过程中有几个细节问题不能忽视，比如，在Sch.Lib中引脚的序号 Designator非常重要，它与PCB.Lib封装中的焊盘序号是一一对应的，在Sch.Lib中引脚的名称Display Name只是描绘这个引脚的功能而已，可有可无。在Sch.Lib对话框Library Component Properties中，Designator的内容显示在Sch.Doc中的标号，是可以单独移动的，Library Ref 的内容显示在Sch.Lib中的标号。当然，在Sch.Lib中图形必须要放在中心。在PCB.Lib中画封装时也必须要把封装画在中心，重立的点是尺寸问题，必须与实际的尺寸一致，通常，焊盘间距100mil，芯片两侧对称的焊盘间距为300mil。丝印层（黄线）图形代表的是元器件焊在板子上时所占用的空间大小。

（16）原理图的绘制，最好是每个功能模块单独画，从库里调出元器件后，应该给它取个名字，在Designator中给它命名，如果是芯片就写上芯片的名字，不要用U1，U2等来标注，那样很容易弄混，出现重名的情况，重名的后果是只有一个导入到PCB中，用芯片的名字命名的另一个好处是，如果有错误可以直接找到芯片。网络标号必须写在引脚上，则无效。

（17）由原理图导入到

wire线上，如果偷懒放在PCB有时候很难一次成功，遇到的问题可能是由于原理图与封装没有很好的对应。比如：有时候引脚序号需要隐藏，就可能忽视了引脚序号，结果是引脚序号并不是所要求的，当然与焊盘上的序号无法对应起来；原理图中不同封装的元器件重名也会报错。只要保证每一个元器件的封装都是对的（元器件多了，就需要细心仔细了），最后都能导入到

PCB。

PCB（18）重头戏就在PCB中了。首先说一下在只要在原理图中修改好了，在中修改的问题，如果发现线连错了，就是原理图的问题，PCB

中

Import changes from即可。如果发现要更换封装，可以在PCB.Lib中修改封装后Update with PCB即可，也可以在原理图中重新给元器件封装，然后在PCB中Import changes from即可（这种方法可能更好）。再说一下在PCB

中元器件的摆放问题，首先摆放有特定位置要求的元器件，需要手动操作的元器件都应该放在板子的边缘，比如：电源、串口、按键、排针等，能显示的元器件如数码管也要放在板子的最上面，便于观察；再摆放主要的芯片，然后把每个芯片电路的电容电阻都放在这个芯片的周围（要对照原理图来找电容电阻），对各个芯片电路进行合理摆放，要求尽量是直线式的走线，没有交错的走线；最后就是布线的问题，先自动布线看一下效果，如果元器件摆放的合理，自动布线的效果非常好，然后进行DRC检测，有时候是走线有问题，(走线变绿)撤销变绿的布线，手动给它布线，遵从顶层走横线，底层走纵线的原则。有时候是焊盘大小的问题，将焊孔改小一点就好了。（19）PCB

布线完成后，接下来就是制板了，制

Altium Designer生成的PCB，在制板时要另存为PCB 4.0 Binary File（*.pcb），打开时要用protel99打开。（20）新建Gerber文件时要注意设置属性。（21）PCB打孔完毕后，接着进行以下步骤：放入曝光机——抽真空——曝光（100s）——显影()——版过程中也有许多的学问，由于我们是使用蚀刻——冲洗——显影——冲洗——干燥；注意：如果布线密集时要适量增加曝光时间。

（22）动手做之前以为很简单的，无非就是元器件多了，原理图复杂了，元器件摆放要讲究一些，虽然很多细节问题都知道了，但是还是犯了错，软件还是要多用，养成良好的习惯后，就不会再犯这样或那样的细节错误了。最欣慰的是在元器件的摆放问题上有了深刻的见解，这一次因为元器件摆放得合理，在布线这一环节走得很顺利，基本上是自动布线，只是稍微修改了一根线和一个焊盘的大小。好像越是复杂的电路，就越是能发挥出自动布线的优势，在自动布线的基础上进行手动布线，效果非常好！

PCB制板心得体会

学院：物信学院 班级：11级电信（2）班姓名：张 文 瑞

学号：20111060238 时间：2013.12.18

第四篇：PCB图布线的经验总结

PCB图布线的经验总结

1.组件布置

组件布置合理是设计出优质的PCB图的基本前提。关于组件布置的要求主要有安装、受力、受热、信号、美观六方面的要求。1.1.安装

指在具体的应用场合下，为了将电路板顺利安装进机箱、外壳、插槽，不致发生空间干涉、短路等事故，并使指定接插件处于机箱或外壳上的指定位置而提出的一系列基本要求。这里不再赘述。1.2.受力

电路板应能承受安装和工作中所受的各种外力和震动。为此电路板应具有合理的形状，板上的各种孔（螺钉孔、异型孔）的位置要合理安排。一般孔与板边距离至少要大于孔的直径。同时还要注意异型孔造成的板的最薄弱截面也应具有足够的抗弯强度。板上直接“伸”出设备外壳的接插件尤其要合理固定，保证长期使用的可靠性。1.3.受热

对于大功率的、发热严重的器件，除保证散热条件外，还要注意放置在适当的位置。尤其在精密的模拟系统中，要格外注意这些器件产生的温度场对脆弱的前级放大电路的不利影响。一般功率非常大的部分应单独做成一个模块，并与信号处理电路间采取一定的热隔离措施。

1.4.信号

信号的干扰PCB版图设计中所要考虑的最重要的因素。几个最基本的方面是：弱信号电路与强信号电路分开甚至隔离；交流部分与直流部分分开；高频部分与低频部分分开；注意信号线的走向；地线的布置；适当的屏蔽、滤波等措施。这些都是大量的论着反复强调过的，这里不再重复。1.5.美观

不仅要考虑组件放置的整齐有序，更要考虑走线的优美流畅。由于一般外行人有时更强调前者，以此来片面评价电路设计的优劣，为了产品的形象，在性能要求不苛刻时要优先考虑前者。但是，在高性能的场合，如果不得不采用双面板，而且电路板也封装在里面，平时看不见，就应该优先强调走线的美观。下一小节将会具体讨论布线的“美学”。

2.布线原则

下面详细介绍一些文献中不常见的抗干扰措施。考虑到实际应用中，尤其是产品试制中，仍大量采用双面板，以下内容主要针对双面板。2.1.布线“美学” 转弯时要避免直角，尽量用斜线或圆弧过渡。

走线要整齐有序，分门别类集中排列，不仅可以避免不同性质信号的相互干扰，也便于检查和修改。对于数字系统，同一阵营的信号线（如数据线、地址线）之间不必担心干扰的问题，但类似读、写、时钟这样的控制性信号，就应该独来独往，最好用地线保护起来。

大面积铺地（下面会进一步论述）时，地线（其实应该是地“面”）与信号线间尽量保持合理的相等距离，在防止短路、漏电的前提下尽量靠近。

对于弱电系统，地线与电源线要尽量靠近。

使用表贴组件的系统，信号线尽量全走正面。2.2.地线布置

文献中对地线的重要性及布置原则有很多论述，但关于实际PCB中的地线排布仍然缺乏详细准确的介绍。我的经验是，为了提高系统的可靠性（而不只是做出一个实验样机），对地线无论怎样强调都不为过，尤其是在微弱信号处理中。为此，必须不遗余力地贯彻“大面积铺地”的原则。

铺地时，一般必须是网格状地，除非那些被其它线路分割出来的零星地盘。网格状地的受热性能和高频导电性能都要大大优于整块的地线。在双面板布线中，有时为了走信号线，不得不将地线分割开，这对于保持足够低的地电阻是极为不利的。为此，必须采用一系列的“小聪明”手段来保证地电流的“通畅”。这些技巧包括：

大量使用表面贴装组件，省去焊孔所占用的“本来”应属于地线的空间。

充分利用正面空间：在大量使用表面贴装组件的场合下，设法使信号线尽量走顶层，将底层“无私”地让给地线，这其中又涉及到无数细碎的小窍门，本人拙作《PCB技巧之一：交换管脚》中就有一招，还有很多类似的法术，以后会陆续写出。

合理安排信号线，将板上的重要地带，尤其是“腹地”（这里关系到整个板地线的沟通）“让”给地线，只要精心设计，这一点还是能做到的。

正面与反面的配合：有时在板的某一面，地线实在是“走投无路”了，这时可设法使两面的布线相互协调，“此处不留爷，自有留爷处”，在反面的相对应位置空出一块足够的地盘铺设地线，再通过数量足够、位置合理的过孔（考虑到过孔有较大的电阻），通过这?quot;桥梁“将被横行而过的信号线强行分割却又恋恋不舍、盼望统一的两岸连成一个导电性能足够的整体。

狗急跳墙的着数：实在滕不出地方而又不甘心庞大的地线被区区一根信号线拦腰切断时，就让这个信号委屈一点，走跨接线吧。有时，我不甘心仅仅拉一根光秃秃的导线，这个信号恰好又要经过一个电阻或其它”长脚“的器件，我就可以名正言顺的延长这个器件的管脚，使之兼任跨接线的职务，既通过了信号，又避免了跨接线这个不体面的称呼:-(当然，在大多数情况下，我总可以让这样的信号从合适的地方通过而避免与地线的交叉，唯一需要的是观察力和想象力。

起码的原则：地电流的路径要合理，大电流与微弱的信号电流决不能并肩前进。有时，选择合理的路径，一个排的地线抵得上不合理配置的一个集团军。

最后，顺便说明一点，有一句名言：”你可以相信你的母亲，但永远不要相信你的地“。在极微弱信号处理的场合（微伏以下），即使不择手段保证了地电位的一致，电路上关键点的地电位差别仍然要超过被处理信号的幅度，至少是同一量级，即使静态电位合适了，瞬时的电位差仍然可能很大。对于这样的场合，首先要在原理上使电路的工作尽可能的不依赖于地电位。2.3.电源线布置与电源滤波

一般的文献都认为电源线应尽可能粗，对此我不敢完全苟同。只有在大功率（1秒内平均电源电流可能达到1A）的场合，才必须保证足够的电源线宽度（我的经验，每1A电流对应50mil能够满足大多数场合的需求）。如果只为了防止信号的窜扰的话，电源线的宽度不是关键。甚至，有时细一些的电源线更有利！电源的质量一般主要不在于其绝对值，而在于电源的波动和迭加的干扰。解决电源干扰的关键在于滤波电容！如果你的应用场合对电源质量的确有苛刻的要求，就不要吝啬滤波电容的钱！使用滤波电容时要注意以下几条：

整个电路的电源输入端应该有”总“的滤波措施，而且各种类型的电容要互相搭配，”一样都不能少“，至少不会坏事的J对于数字系统至少要有100uF电解＋10uF片钽＋0.1uF贴片＋1nF贴片。较高频（100kHz）100uF电解＋10uF片钽＋0.47uF贴片＋0.1uF贴片。交流模拟系统：对于直流及低频模拟系统：1000uF｜1000uF电解＋10uF片钽＋1uF贴片＋0.1uF贴片。

每个重要芯片身边都应该有”一套"滤波电容。对于数字系统，一个0.1uF贴片一般就够了，重要的或工作电流较大的芯片还应并上一个10uF片钽或1uF贴片，工作频率最高的芯片（CPU、晶振）还要并10nF|470pF或一个1nF。该电容应尽可能接近芯片的电源管脚并尽可能直接连接，越小的应越靠近。

对于芯片滤波电容，以内（滤波电容至芯片电源管脚）的一段应尽可能粗，如能采用多根细线并排就更好。有了滤波电容提供低（交流）阻抗电压源并抑制交流耦合干扰，电容管脚以外（指从总电源至滤波电容的一段）的电源线就不那幺重要了，线宽不必太粗，至少不必为此占用大量的板面积。某些模拟系统中还要求电源输入采用RC滤波网络以进一步抑制干扰，而较细的电源线有时恰好就兼具RC滤波器中电阻的作用，反而有利。

对于工作温度变化范围较大的系统，要注意铝电解电容在低温下性能会降低甚至丧失滤波作用，此时要用适当的钽电容代替之。例如，用100uF钽|1000uF铝代替470uF铝，或用22uF片钽代100uF铝。

注意铝电解电容不要离大功率发热器件太近。

PCB设计过程中的注意事项

PCB设计过程中的注意事项：

1、电源线最好要比其它的走线粗很多，因为导线粗会使得导线上的电阻变小，这样电源的功率在导线上的消耗就会变小，减少了功率的浪费；

2、当走线在转弯处应该有一个过渡，最好是45或者135度角过渡，而不应该采用直角转弯，因为这样会减少信号受到干扰；

3、电源电路部分最好放在板子的边缘部分，因为电源会产生热量，这样可以避免电源部分对其它各部分电路造成干扰；

4、数字电路与模拟电路部分要分开，这样可以避免相互之间的干扰；

5、高频部分要与低频部分严格分开，这样可以避免低频信号对高频部分产生干扰；

6、有高频的地方，对这部分要单独敷铜，其它部分可以一起敷铜，这样可以避免其它部分对高频部分产生影响，进而减少干扰；

7、有对称的电路，尽量布置在一起，这样既方便了走线，也会给人以美观的感觉；

8、尽量使走线能够平行，这样会减少信号间的相互干扰，也会使布线变的容易，还会使效果更加美观；

9、走线的时候，尽量先别连地线，因为地的网络线一般情况下很多，先连起来以后可能会

使其它走线变得不容易；

10、尽量在布线的时候，在板子上面多加一些地的过孔，这样会使得地的网络能够自动的连接在一起；

11、每一块电路部分要使得元器件放置在一起，这样的话，走线也会很容易；

12、元件的封装大小一定要按照合理的参数进行设置。PCB设计过程中容易犯的错误和解决的方法：

1、电源部分放置的位置不合理，使其它电路部分的信号受到的干扰大，影响电路的正常工作。重新合理的把电源部分进行布置，最好放置在板子的最边缘地方，并且把容易受到干扰的部分远离电源部分；

2、每个独立电路部分的元器件放置不合理或者没有放置在一起，给布线带来了很大的麻烦，增加了布线的工作量。重新合理的分配放置、布置，这样既减少了工作量，也降低了因连线不合理造成的电路的干扰；

3、高频和低频部分没有分开敷铜，使得高频信号在接收时非常容易的受到低频部分的干扰。重新合理的把高频的地与低频部分的地分开敷铜，以减少低频信号对高频信号的干扰；

4、元件的封装大小与实物的封装不匹配，所以在设计时一定要合理的选择参数，如果需要自己设计的话，在测量实物的时候，务必使测量的参数精确度很高，这样可以避免参数不匹配的错误；

5、由于元件任意放置，导致很不容易走线。所以，在放置元件时，一定要对照原理图中各个元件所在的位置，合理的分配，同时要兼顾走线是否合理、是否美观等等。

PCB布线要横平竖直?

提起PCB布线,许多工程技术人员都知道一个传统的经验：正面横向走线、反面纵向走线,横平竖直,既美观又短捷;还有个传统经验是：只要空间允许,走线越粗越好。可以明确地说,这些经验在注重EMC的今天已经过时。

要使单片机系统有良好的EMC性能,PCB设计十分关键。一个具有良好的EMC性能的PCB,必须按高频电路来设计——这是反传统的。单片机系统按高频电路来设计PCB的理由在于：尽管单片机系统大部分电路的工作频率并不高,但是EMI的频率是高的,EMC测试的模拟干扰频率也是高的[5]。要有效抑制EMI,顺利通过EMC测试,PCB的设计必须考虑高频电路的特点。PCB按高频电路设计的要点是：

（1）要有良好的地线层。良好的地线层处处等电位,不会产生共模电阻偶合,也不会经地线形成环流产生天线效应;良好的地线层能使EMI以最短的路径进入地线而消失。建立良好的地线层最好的方法是采用多层板,一层专门用作线地层;如果只能用双面板,应当尽量从正面走线,反面用作地线层,不得已才从反面过线。

（2）保持足够的距离。对于可能出现有害耦合或幅射的两根线或两组或要保持足够的距离,如滤波器的输入与输出、光偶的输入与输出、交流电源线与弱信号线等。（3）长线加低通滤波器。走线尽量短捷,不得已走的长线应当在合理的位置插入C、RC或LC低通滤波器。

（4）除了地线,能用细线的不要用粗线。因为PCB上的每一根走线既是有用信号的载体,又是接收幅射干扰的干线,走线越长、越粗,天线效应越强。

元件排列规则

1).在通常条件下,所有的元件均应布置在印制电路的同一面上，只有在顶层元件过密时，才能将一些高度有限并且发热量小的器件，如贴片电阻、贴片电容、贴IC等放在底层。

2).在保证电气性能的前提下，元件应放置在栅格上且相互平行或垂直排列，以求整齐、美观，一般情况下不允许元件重叠；元件排列要紧凑，输入和输出元件尽量远离。

3).某元器件或导线之间可能存在较高的电位差，应加大它们的距离，以免因放电、击穿而引起意外短路。

4).带高电压的元件应尽量布置在调试时手不易触及的地方。

5).位于板边缘的元件，离板边缘至少有2个板厚的距离

6).元件在整个板面上应分布均匀、疏密一致。

2.按照信号走向布局原则

1).通常按照信号的流程逐个安排各个功能电路单元的位置，以每个功能电路的核心元件为中心，围绕它进行布局。

2).元件的布局应便于信号流通，使信号尽可能保持一致的方向。多数情况下，信号的流向安排为从左到右或从上到下，与输入、输出端直接相连的元件应当放在靠近输入、输出接插件或连接器的地方。

3.防止电磁干扰

1).对辐射电磁场较强的元件，以及对电磁感应较灵敏的元件，应加大它们相互之间的距离或加以屏蔽，元件放置的方向应与相邻的印制导线交叉。2).尽量避免高低电压器件相互混杂、强弱信号的器件交错在一起。

3).对于会产生磁场的元件，如变压器、扬声器、电感等，布局时应注意减少磁力线对印制导线的切割，相邻元件磁场方向应相互垂直，减少彼此之间的耦合。

4).对干扰源进行屏蔽，屏蔽罩应有良好的接地。

5).在高频工作的电路，要考虑元件之间的分布参数的影响。

4.抑制热干扰

1).对于发热元件，应优先安排在利于散热的位置，必要时可以单独设置散热器或小风扇，以降低温度，减少对邻近元件的影响。

2).一些功耗大的集成块、大或中功率管、电阻等元件，要布置在容易散热的地方，并与其它元件隔开一定距离。

3).热敏元件应紧贴被测元件并远离高温区域，以免受到其它发热功当量元件影响，引起误动作。

4).双面放置元件时，底层一般不放置发热元件。

5.可调元件的布局

对于电位器、可变电容器、可调电感线圈或微动开关等可调元件的布局应考虑整机的结构要求，若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应；若是机内调节，则应放置在印制电路板于调节的地方。

印刷电路板的设计

SMT线路板是表面贴装设计中不可缺少的组成之一。SMT线路板是电子产品中电路元件与器件的支撑件，它实现了电路元件和器件之间的电气连接。随着电子技术发展，pcb板的体积越来越小，密度也越来越高，并且PCB板层不断地增加，因此，要求PCB在整体布局、抗干扰能力、工艺上和可制造性上要求越来越高。

印刷电路板设计的主要步骤；

..1：绘制原理图。

..2：元件库的创建。

..3：建立原理图与印制板上元件的网络连接关系。..4：布线和布局。

..5：创建印制板生产使用数据和贴装生产使用数据。

..PCB上的元件位置和外形确定后，再考虑PCB的布线。

..有了元件的位置，根据元件位置进行布线，印制板上的走线尽可能短是一个原则。走线短，占用通道和面积都小，这样直通率会高一些。在PCB板上的输入端和输出端的导线应尽量避开相邻平行，最好在二线间放有地线。以免发生电路反馈藕合。印制板如果为多层板，每个层的信号线走线方向与相邻板层的走线方向要不同。对于一些重要的信号线应和线路设计人员达成一致意见，特别差分信号线，应该成对地走线，尽力使它们平行、靠近一些，并且长短相差不大。PCB板上所有元件尽量减少和缩短元器件之间的引线和连接，PCB板中的导线最小宽度主要由导线与绝缘层基板间的粘附强度和流过它们的电流值决定。当铜箔厚度为0.05mm，宽度为1-1.5mm时，通过2A的电流，温度不会高于3度。导线宽度1.5mm时可满足要求，对于集成电路，尤其是数字电路，通常选用0.02-0.03mm。当然，只要允许，我们尽可能的用宽线，特别是PCB板上的电源线和地线，导线的最小间距主要是由最不坏情况下的线间绝缘电阻和击穿电压决定。对于一些集成电路（IC）以工艺角度考虑可使间距小于5-8mm。印制导线的弯曲处一般用圆弧最小，避免使用小于90度弯的走线。而直角和夹角在高频电路中会影响电性能，总之，印制板的布线要均匀，疏密适当，一致性好。电路中尽量避开使用大面积铜箔，否则，在使用过程中时间过长产生热量时，易发生铜箔膨胀和脱落现象，如必须使用大面积铜箔时，可采用栅格状导线。导线的端口则是焊盘。焊盘中心孔要比器件引线直径大一些。焊盘太大在焊接中易形成虚焊，焊盘外径D一般不小于（d＋1.2）mm，其中d为孔径，对于一些密度比较大的元件的焊盘最小直径可取（d+1.0）mm，焊盘设计完成后，要在印制板的焊盘周围画上器件的外形框，同时标注文字和字符。一般文字或外框的高度应该在0.9mm左右，线宽应该在0.2mm左右。并且标注文字和字符等线不要压在焊盘上。如果为双层板，则底层字符应该镜像标注。

..二、为了使所设计的产品更好有效地工作，PCB在设计中不得不考虑它的抗干扰能力，并且与具体的电路有着密切的关系。

..线路板中的电源线、地线等设计尤为重要，根据不同的电路板流过电流的大小，尽量加大电源线的宽度，从而来减小环路电阻，同时电源线与地线走向以及数据传送方向保持一致。有助于电路的抗噪声能力的增强。PCB上即有逻辑电路又有线性电路，使它们尽量分开，低频电路可采用单点并联接地，实际布线可把部分串联后再并联接地，高频电路采用多点串连接地。地线应短而粗，对于高频元件周围可采用栅格大面积地箔，地线应尽量加粗，如果地线很细的导线，接地电位随电流的变化，使抗噪性能降低。因此应加粗接地线，使其能达到三位于电路板上的允许电流。如果设计上允许可以使接地线在2-3mm以上的直径宽度，在数字电路中，其接地线路布成环路大多能提高抗噪声能力。PCB的设计中一般常规在印制板的关键部位配置适当的退藕电容。在电源入端跨线接10-100uF的电解电容，一般在20-30管脚的附近，都应布置一个0.01PF的瓷片电容，一般在20-30管脚的集成电路芯片的电源管脚附近，都应布置一个0.01PF的磁片电容，对于较大的芯片，电源引脚会有几个，最好在它们附近都加一个退藕电容，超过200脚的芯片，则在它四边上都加上至少二个退藕电容。如果空隙不足，也可4-8个芯片布置一个1-10PF钽电容，对于抗干扰能力弱、关断电源变化大的元件应在该元件的电源线和地线之间直接接入退藕电容，以上无论那种接入电容的引线不易过长。

..三、线路板的元件和线路设计完成后，接上来要考虑它的工艺设计，目的将各种不良因素消灭在生产开始之前，同时又要兼顾线路板的可制造性，以便生产出优质的产品和批量进行生产。

..前面在说元件得定位及布线时已经把线路板的工艺方面涉及到一些。线路板的工艺设计主要是把我们设计出的线路板与元件通过SMT生产线有机的组装在一起，从而实现良好电气连接达到我们设计产品的位置布局。焊盘设计，布线以抗干扰性等还要考虑我们设计出的板子是不是便于生产，能不能用现代组装技术－SMT技术进行组装，同时要在生产中达到不让产生不良品的条件产生设计高度。具体有以下几个方面：

..1：不同的SMT生产线有各自不同的生产条件，但就PCB的大小，pcb的单板尺寸不小于200*150mm。如果长边过小可以采用拼版，同时长与宽之比为3：2或4：3电路板面尺寸大于200×150mm时，应考虑电路板所受的机械强度。

..2：当电路板尺寸过小，对于SMT整线生产工艺很难，更不易于批量生产，最好方法采用拼板形式，就是根据单板尺寸，把2块、4块、6块等单板组合到一起，构成一个适合批量生产的整板，整板尺寸要适合可贴范围大小。

..3：为了适应生产线的贴装，单板要留有3-5mm的范围不放任何元件，拼板留有3-8mm的工艺边，工艺边与PCB的连接有三种形式：A无搭边，有分离槽，B有搭边，又有分离槽，C有搭边，无分离槽。设有冲裁用工艺搭国。根据PCB板的外形，有途等适用不同的拼板形式。对PCB的工艺边根据不同机型的定位方式不同，有的要在工艺边上设有定位孔，孔的直径在4-5厘米，相对比而言，要比边定位精度高，因此有定位孔定位的机型在进行PCB加工时，要设有定位孔，并且孔设计的要标准，以免给生产带来不便。

..4：为了更好的定位和实现更高的贴装精度，要为PCB设上基准点，有无基准点和设的好与坏直接影响到SMT生产线的批量生产。基准点的外形可为方形、圆形、三角形等。并且直径大约在1-2mm范围之内，在基准点的周围要在3-5mm的范围之内，不放任何元件和引线。同时基准点要光滑、平整，不要任何污染。基准点的设计不要太靠近板边，要有3-5mm的距离。

..5：从整体生产工艺来说，其板的外形最好为距形，特别对于波峰焊。采用矩形便于传送。如果PCB板有缺槽要用工艺边的形式补齐缺槽，对于单一的SMT板允许有缺槽。但缺槽不易过大应小于有边长长度的1/3。

第五篇：PCB布板经验总结

PCB供电系统..................................................................................................................................1 PCB电源供电系统设计概览..................................................................................................1 直流IR压降.............................................................................................................................2 交流电源地阻抗分析...............................................................................................................3 协同设计概念...........................................................................................................................5 硬件布板经验谈...............................................................................................................................6 时钟线走线...............................................................................................................................6 接口走线要求...........................................................................................................................7 LVDS布板指导...............................................................................................................................7 选择LVDS电缆时应遵循的原则：......................................................................................8 PCB Layout中的走线策略..............................................................................................................9 晶振与匹配电容的总结.................................................................................................................11 晶振旁的电阻（并联与串联）.............................................................................................12

一、石英晶体振荡器的基本原理.........................................................................................13

二、石英晶体振荡器类型特点.............................................................................................20

三、石英晶体振荡器的主要参数.........................................................................................20

四、石英晶体振荡器的发展趋势.........................................................................................21

五、石英晶体振荡器的应用.................................................................................................21 晶振的负载电容.....................................................................................................................22 电力系统电压名称术语.................................................................................................................23 PCB 50问.......................................................................................................................................13

PCB供电系统

当今，在没有透彻掌握芯片、封装结构及PCB的电源供电系统特性时，高速电子系统的设计是很难成功的。事实上，为了满足更低的供电电压、更快的信号翻转速度、更高的集成度和许多越来越具有挑战性的要求，很多走在电子设计前沿的公司在产品设计过程中为了确保电源和信号的完整性，对电源供电系统的分析投入了大量的资金，人力和物力。

电源供电系统(PDS)的分析与设计在高速电路设计领域，特别是在计算机、半导体、通信、网络和消费电子产业中正变得越来越重要。随着超大规模集成电路技术不可避免的进一步等比缩小，集成电路的供电电压将会持续降低。随着越来越多的生产厂家从130nm技术转向90nm技术，可以预见供电电压会降到1.2V，甚至更低，而同时电流也会显著地增加。从直流IR压降到交流动态电压波动控制来看，由于允许的噪声范围越来越小，这种发展趋势给电源供电系统的设计带来了巨大的挑战。

PCB电源供电系统设计概览

通常在交流分析中，电源地之间的输入阻抗是用来衡量电源供电系统特性的一个重要的观测量。对这个观测量的确定在直流分析中则演变成为IR压降的计算。无论在直流或交流的分析中，影响电源供电系统特性的因素有：PCB的分层、电源板层平面的形状、元器件的布局、过孔和管脚的分布等等。

图1：PCB上一些常见的会增加电流路径阻性的物理结构设计。

电源地之间的输入阻抗概念就可以应用在对上述因素的仿真和分析中。比如，电源地输入阻抗的一个非常广泛的应用是用来评估板上去耦电容的放置问题。随着一定数量的去耦电容被放置在板上，电路板本身特有的谐振可以被抑制掉，从而减少噪声的产生，还可以降低电路板边缘辐射以缓解电磁兼容问题。为了提高电源供电系统的可靠性和降级系统的制造成本，系统设计工程师必须经常考虑如何经济有效地选择去耦电容的系统布局。

高速电路系统中的电源供电系统通常可以分成芯片、集成电路封装结构和PCB三个物理子系统。芯片上的电源栅格由交替放置的几层金属层构成，每层金属由X或Y方向的金属细条构成电源或地栅格，过孔则将不同层的金属细条连接起来。

对于一些高性能的芯片，无论内核或是IO的电源供电都集成了很多去耦单元。集成电路封

装结构，如同一个缩小了的PCB，有几层形状复杂的电源或地平板。在封装结构的上表面，通常留有去耦电容的安装位置。PCB则通常含有连续的面积较大的电源和地平板，以及一些大大小小的分立去耦电容元件，及电源整流模块(VRM)。邦定线、C4凸点、焊球则把芯片、封装和PCB连接在了一起。

整个电源供电系统要保证给各个集成电路器件提供在正常范围内稳定的电压。然而，开关电流和那些电源供电系统中寄生的高频效应总是会引入电压噪声。其电压变化可以由下式计算得到：

这里ΔV是在器件处观测到的电压波动，ΔI是开关电流。Z是在器件处观测到的整个电源供电系统电源与地之间的输入阻抗。为了减小电压波动，电源与地之间要保持低阻。在直流情况下，由于Z变成了纯电阻，低阻就对应了低的电源供电IR压降。在交流情况下，低阻能使开关电流产生的瞬态噪声也变小。当然，这就需要Z在很宽的频带上都要保持很小。

图2：Sigrity PowerDC计算得到电源板层上的电流分布。

注意到电源和地通常用来作为信号回路和参考平面，因此电源供电系统与信号分布系统之间有着很紧密的关系。然而，由于篇幅的限制，同步开关噪声(IO SSO)引入的电源供电系统的噪声现象和电流回路控制问题将不在这里讨论。以下几节将忽略信号系统，而单纯注重电源供电系统的分析。

直流IR压降

由于芯片的电源栅格(Power Grid)的特征尺寸很小(几微米甚至更小)，芯片内的电阻损耗严重，因此芯片内的IR压降已经被广泛地研究。而在下面几种情况下，PCB上的IR压降(在几十到几百毫伏的范围内)对高速系统设计同样会有较大的影响。

电源板层上有Swiss-Chess结构、Neck-Down结构和动态布线造成的板平面被分割等情况(图1)；电源板层上电流通过的器件管脚、过孔、焊球、C4凸点的数量不够，电源平板厚度不足，电流通路不均衡等；系统设计需要低电压、大电流，又有较紧的电压浮动的范围。

图3：包括和不包括电源整流模块的平板对输入阻抗。

例如，一个高密度和高管脚数的器件由于有大量的过孔和反焊盘，在芯片封装结构及PCB的电源分配层上往往会形成所谓的Swiss-Chess结构效应。Swiss-Chess结构会产生很多高阻性的微小金属区域。根据，由于电源供电系统中有这样的高阻电流通路，送到PCB上元器件的电压或电流有可能会低于设计要求。因此一个好的直流IR压降仿真模拟是估计电源供电系统允许压降范围的关键。通过各种各样可能性的分析为布局布线前后提供设计方案或规则。

布线工程师、系统工程师、信号完整性工程师和电源设计工程师还可以将IR压降分析结合在约束管理器(constraint manager)中，作为对PCB上每一个电源和地网表进行设计规则核查的最终检验工具(DRC)。这种通过自动化软件分析的设计流程可以避免靠目测，甚至经验所不能发现的复杂电源供电系统结构上的布局布线问题。图2展示了IR压降分析可以准确地指出一高性能PCB上电源供电系统中关键电压电流的分布。

交流电源地阻抗分析

很多人知道一对金属板构成一个平板电容器，于是认为电源板层的特性就是提供平板电容以确保供电电压的稳定。在频率较低，信号波长远远大于平板尺寸时，电源板层与地板的确构成了一个电容。

然而，当频率升高时，电源板层的特性开始变得复杂了。更确切地说，一对平板构成了一个平板传输线系统。电源与地之间的噪声，或与之对应的电磁场遵循传输线原理在板之间传播。当噪声信号传播到平板的边缘时，一部分高频能量会辐射出去，但更大一部分能量会反射回

去。来自平板不同边界的多重反射构成了PCB中的谐振现象。

图4：三种设置情况下 PowerSI计算得到的PCB输入阻抗曲线。(a)不包含电源整流模块；(b)包含电源整流模块；(c)包含电源整流模块和一些去耦电容。

在交流分析中，PCB的电源地阻抗谐振是个特有的现象。图3展示了一对电源板层的输入阻抗。为了比较，图中还画了一个纯电容和一个纯电感的阻抗特性。板的尺寸是30cm×20cm，板间间距是100um，填充介质是FR4材料。板上的电源整流模块用一个3nH的电感来代替。显示纯电容阻抗特性的是一个20nF的电容。从图上可以看出，在板上没有电源整流模块时，在几十兆的频率范围内，平板的阻抗特性(红线)和电容(蓝线)一样。在100MHz以上，平板的阻抗特性呈感性(沿着绿线)。到了几百兆的频率范围后，几个谐振峰的出现显示了平板的谐振特性，这时平板就不再是纯感性的了。

至此，很明显，一个低阻的电源供电系统(从直流到交流)是获得低电压波动的关键：减少电感作用，增加电容作用，消除或降低那些谐振峰是设计目标。为了降低电源供电系统的阻抗，应遵循以下一些设计准则： 1.降低电源和地板层之间的间距； 2.增大平板的尺寸；

3.提高填充介质的介电常数； 4.采用多对电源和地板层。然而，由于制造或一些其他的设计考虑，设计工程师还需要用一些较为灵活的有效的方法来改变电源供电系统的阻抗。为了减小阻抗并且消除那些谐振峰，在PCB上放置分立的去耦电容便成为常用的方法。

图4显示了在三种不同设置下，用Sigrity PowerSI计算得到的电源供电系统的输入阻抗： a.没有电源整流模块，没有去耦电容放置在板上。

b.电源整流模块用短路来模拟，没有去耦电容放置在板上。c.电源整流模块用短路来模拟，去耦电容放置在板上。从图中可见，例子a蓝线，在集成电路芯片的位置处观测到的电源供电系统的输入阻抗在低频时呈现出容性。随着频率的增加，第一个自然谐振峰出现在800MHz的频率处。此频率的波长正对应了电源地平板的尺寸。

例子b的绿线，输入阻抗在低频时呈现出感性。这正好对应了从集成电路芯片的位置到电源整流模块处的环路电感。这个环路电感和平板电容一起引入了在200MHz的谐振峰。例子c的红线，在板上放置了一些去耦电容后，那个200MHz的谐振峰被移到了很低的频率处(<20MHz)，并且谐振峰的峰值也降低了很多。第一个较强的谐振峰则出现在大约1GHz处。由此可见，通过在PCB上放置分立的去耦电容，电源供电系统在主要的工作频率范围内可以实现较低的并且是平滑的交流阻抗响应。因此，电源供电系统的噪声也会很低。

图5：针对不同结构仿真计算得到的输入阻抗。不考虑芯片和封装结构(红线)；考虑封装结构(蓝线)；考虑芯片、封装和电路板(绿线)。

在板上放置分立的去耦电容使得设计师可以灵活地调整电源供电系统的阻抗，实现较低的电源地噪声。然而，如何选择放置位置、选用多少以及选用什么样的去耦电容仍旧是一系列的设计问题。因此，对一个特定的设计寻求最佳的去耦解决方案，并使用合适的设计软件以及进行大量的电源供电系统的仿真模拟往往是必须的。

协同设计概念

图4实际上还揭示了另一个非常重要的事实，即PCB上放置分立的去耦电容的作用频率范围仅仅能达到几百兆赫兹。频率再高，每个分立去耦电容的寄生电感以及板层和过孔的环路电感(电容至芯片)将会极大地降低去耦效果，仅仅通过PCB上放置分立的去耦电容是无法进一步降低电源供电系统的输入阻抗的。从几百兆赫兹到更高的频率范围，封装结构的电源供电系统的板间电容，以及封装结构上放置的分立去耦电容将会开始起作用。到了GHz频率范围，芯片内电源栅格之间的电容以及芯片内的去耦电容是唯一的去耦解决方案。

图5显示了一个例子，红线是一个PCB上放置一些分立的去耦电容后得到的输入阻抗。第一个谐振峰出现在600MHz到700MHz。在考虑了封装结构后，附加的封装结构的电感将谐振峰移到了大约450MHz处，见蓝线。在包括了芯片电源供电系统后，芯片内的去耦电容将那些高频的谐振峰都去掉了，但同时却引入了一个很弱的30MHz谐振峰，见绿线。这个

30MHz的谐振在时域中会体现为高频翻转信号的中频包络上的一个电压波谷。芯片内的去耦是很有效的，但代价却是要用去芯片内宝贵的空间和消耗更多的漏电流。将芯片内的去耦电容挪到封装结构上也许是一个很好的折衷方案，但要求设计师拥有从芯片、封装结构到PCB的整个系统的知识。但通常，PCB的设计师无法获得芯片和封装结构的设计数据以及相应的仿真软件包。对于集成电路设计师，他们通常不关心下端的封装和电路板的设计。但显然采用协同设计概念对整个系统、芯片-封装-电路板的电源供电系统进行优化分析设计是将来发展的趋势。一些走在电子设计前沿的公司事实上已经这样做了。

硬件布板经验谈

时钟线走线

1.表面层无时钟布线或布线长度=<500mil(关键时钟表层布线=<200mil)；并且要要完整地平面作回

流，未跨分割或跨分割位置已作桥接处理

2.晶振及时钟驱动电路区域TOP层无其它布线穿过；（这条有时比较难满足）

3.信号线周围避免有其它信号线，在必要时满足3W原则（两线中心距为线宽的3倍），这点在布

数据线或地址线排线时，一般不作此种方案考虑，而重点考虑时序（等长）。

4.在可能的情况下，电原层应尽量满足20h原则：即电源层边界相对于地层边界内缩板厚度的20倍

**20H规则：由于电源层与地层之间的电场是变化的，在板的边缘会向外辐射电磁干扰。称为边缘效应。可以将电源层内缩，使得电场只在接地层的范围内传导。以一个H（电源和地之间的介质厚度）为单位，若内缩20H则可以将70%的电场限制在接地边沿内；内缩100H则可以将98%的电场限制在内。

5.不同频率时钟之间满足3W原则

**3W规则：为了减少线间窜扰，应保证线间距足够大，当线中心距不少于3倍线宽时，则可保持70%的电场不互相干扰，称为3W规则。如要达到98%的电场不互相干扰，可使用10W规则。

6.当时钟信号换层且回流参考平面也改变时，一般在时钟线换层过孔旁布一接地孔

7.时钟布线与I/O接口、拉手条的间距>=1000mil

8.时钟线与相邻平面层布线的平等长度<=1000mil

9.多负载时钟结构尽量采用星形，在实际实现中一般采用在走到多负载点相对中心位置进行等长

分叉方式，10.SDRAM布线中，SDCLK与DATA的长度相差<=800mil

11.带状线（中间层走线）的典型传输速度为180ps/inch，微带线(表层走线)为140ps/inch 6

接口走线要求

1.差分布线规则：并行且等距、同层、等长

接口变压器与接口连接器之间的网络长度小于1000mil

3.跨分割的复位线在跨分割处加桥接措施

4.接口电路的布线应遵循先防护、后滤波的原则

5.接口变压器、光耦等隔离器件初、次级互相隔离，无相邻平面等耦合通路，对相应的参考平面隔离宽度大于100mil 板的堆叠：

1.元件层的临近层为地平面，提供器件屏蔽层以及为定层布线层提供参考平面

2.所有信号层尽可能与地平面相邻

3.尽量避免2信号层直接相邻

4.主电源尽可能与其对应地相邻

5.兼顾层压结构对称性 其他布线注意点：

1.电源层和地层之间的EMC环境较差，应避免布置对干扰敏感的信号

2.信号线必须无直角

3.布线尽可能靠近一个平面，并避免跨分割，若必须跨分割或者无法靠近电源地平面，这些情况仅允许在低速信号线中存在

LVDS布板指导

LVDS布局&布线应该考虑的因素： 1．差分走线； 2.阻抗匹配； 3.串扰(crosstalk)：4.电磁干扰（EMI）；

一：差分走线：

1.使反射尽量最小，并使共模噪声反射尽可能存在；差分走线越近越好；避免差分走线阻抗不均匀（阻抗变化，直角线）；整个走线工程应该保持差分线的宽度保持不变。

2.为了减少倾斜(skew)，两差分线的长度应该保持一致，否则导致终端相位有差异，降低系统的性能。

3.尽量减少信号路径中的过孔(Via)的数量＆阻抗的不均匀。

4.任何寄生负载（比如：寄生电容）应该在同一差分对中保持一致。5.应用45°角走线代替90°脚走线。

二： 阻抗匹配：

阻抗不匹配将导致共模噪声的增加并且产生电磁干扰（EMI），所以应该选择一匹配电阻＆差分线的阻抗相一致。（100Ohm）.1.在原理发送端的地方放一匹配电阻（100Ohm）;2.应用0603或者0805尺寸的芯片电阻；

3.终端阻抗＆终端的距离应小于7mm，尽可能那的靠近接收端；

三：差分信号＆单端信号的串扰：

1.为了避免单端信号＆LVDS信号产生串扰，应尽量使二者分层。如果单端信号＆差分信号走的太近，将会产生共模噪声，从而造成接收端的假出发，降低信号的质量，减少信号的噪声冗余量。

2.如果两者在同一层，应使两者至少相距12mm.VCC＆GND也应该分开。

四：电磁干扰（EMI）：

走线的电磁辐射可以产生横向电磁波，这种波如果逃脱屏蔽就会导致电磁兼容（EMC）的失败。单端传输（比如：CMOS，TTL）所有暴露的线都能产生辐射，横向波伴随在这些走线的周围，一旦逃脱系统就会产生电磁干扰的问题。LVDS走线彼此能相互消弱电磁波，成对出现，只有在边缘区域才能产生逃逸的现象，因此LVDS走线作为传输系统对单端传输（COMS，TTL）电磁干扰较少。电磁干扰方面微带线＆带状线的优点： 微带线差分对下面的地平面的能有效地降低EMI，带状线上下均是地平面，能获得叫好的电磁干扰性能，但是有如下缺点： 1． 较长的传输时间（1.5倍于微带线）； 2． 需要较多的过孔； 3． 要求较多的层； 4． 需要的精确的100欧姆的匹配电阻较难实现； 为了更好的耦合电磁波，微带线＆带状线的尺寸应该满足如下： 图2： 差分对想要较好的耦合需要的条件： S<2W;S2S: 总 的 指 导 原 则（电源＆布局）

1)在低频（500－600MHz）时，选用FR－4材料制造；在更高速度的时候选用G－FEK或者Teflon来设计生产。2)用旁路电容旁路所有的电源平面，旁路电容的大小由电源噪声的频谱决定，所选用的电容应该能虑去最大功率的部分（通常在100－300MHz）。典型的利用10UF，3V的Ta电容。

3)所有的电源的VCC?DCKLK＆VCC－CKOUT管脚应该用0.1、0.01、0.001UF的mica(云母)、Ceramic(磁珠)或者0805尺寸的贴片电容并行连接进行旁路，这些电容应该放在管脚的下面，另外还要加一个2.7UF的电容。

4)尽量使LVDS收发端靠近接线器（Connector）;5)发端输出脚和连接器之间的走线物理长度应该小于5mm,以此来降低偏斜(Skew);6)LVDS信号线＆TTL信号线分层，降低串扰 7)LVDS的电源＆地分层；

8)应用高阻抗低电容的宽带SCOPE探针； 9)使stub的长度尽可能短；

10)如干过孔用来连接电源＆地平面； LVDS电缆（Cable）: 板和板之间的LVDS信号通过电缆线传输，由于阻抗匹配＆低延时的要求，一般电缆线不能满足，选择LVDS电缆时应遵循的原则：

1.电缆应满足LVDS阻抗匹配的要求； 2.电缆线应具有较低的延时（Skew）;3.两路应该平衡（两路的延时应该相同）； 低速，短距时带状线可以应用；高速，长距时应用双绞线。应用带状线的时候应该注意： 差分对之间应该用地隔开，且边缘的两路不传送信号。图3： LVDS也可以用同轴电缆＆双轴电缆传输，双轴电缆比同轴电缆具有较好的平衡性，因此产生较少的电磁干扰。图4： 最合适的选择是双绞线，短距离（大约0.5m），选用CAT3平衡双绞线，更长的距离（超过0.5m，速度超过500MHz）用CAT5平衡双绞线。LVDS连接器： 连接器（Connector）用来连接不同的板之间的LVDS信号，此时连接器的选择有如下规则： 1.连接器必须是低倾斜，阻抗匹配； 2.必须有相同长度的导线； 3.连接器中，差分对应在相邻的接口中； 4.地管脚应放在差分对之间； 5.连接器的末端脚应

该接地，不能做高

PCB Layout中的走线策略

布线（Layout）是PCB设计工程师最基本的工作技能之一。走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过Layout得以实现并验证，由此可见，布线在高速PCB设计中是至关重要的。下面将针对实际布线中可能遇到的一些情况，分析其合理性，并给出一些比较优化的走线策略。主要从直角走线，差分走线，蛇形线等三个方面来阐述。

1． 直角走线

直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容性负载，减缓上升时间；二是阻抗不连续会造成信号的反射；三是直角尖端产生的EMI。

传输线的直角带来的寄生电容可以由下面这个经验公式来计算： C=61W(Er)1/2/Z0 在上式中，C就是指拐角的等效电容（单位：pF），W指走线的宽度（单位：inch），εr指介质的介电常数，Z0就是传输线的特征阻抗。举个例子，对于一个4Mils的50欧姆传输线（εr为4.3）来说，一个直角带来的电容量大概为0.0101pF，进而可以估算由此引起的上升时间变化量：

T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps 通过计算可以看出，直角走线带来的电容效应是极其微小的。

由于直角走线的线宽增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗，然后根据经验公式计算反射系数：ρ=(Zs-Z0)/(Zs+Z0)，一般直角走线导致的阻抗变化在7%-20%之间，因而反射系数最大为0.1左右。而且，从下图可以看到，在W/2线长的时间内传输线阻抗变化到最小，再经过W/2时间又恢复到正常的阻抗，整个发生阻抗变化的时间极短，往往在10ps之内，这样快而且微小的变化对一般的信号传输来说几乎是可以忽略的。

很多人对直角走线都有这样的理解，认为尖端容易发射或接收电磁波，产生EMI，这也成为许多人认为不能直角走线的理由之一。然而很多实际测试的结果显示，直角走线并不会比直线产生很明显的EMI。也许目前的仪器性能，测试水平制约了测试的精确性，但至少说明了一个问题，直角走线的辐射已经小于仪器本身的测量误差。

总的说来，直角走线并不是想象中的那么可怕。至少在GHz以下的应用中，其产生的任何诸如电容，反射，EMI等效应在TDR测试中几乎体现不出来，高速PCB设计工程师的重点还是应该放在布局，电源/地设计，走线设计，过孔等其他方面。当然，尽管直角走线带来的影响不是很严重，但并不是说我们以后都可以走直角线，注意细节是每个优秀工程师必备的基本素质，而且，随着数字电路的飞速发展，PCB工程师处理的信号频率也会不断提高，到10GHz以上的RF设计领域，这些小小的直角都可能成为高速问题的重点对象。

2． 差分走线

差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在PCB设计中又如何能保证其良好的性能呢？带着这两个问题，我们进行下一部分的讨论。何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。

差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：

a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。

b.能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。

c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。目前流行的LVDS（low voltage differential signaling）就是指这种小振幅差分信号技术。

对于PCB工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。也许只要是接触过Layout的人都会了解差分走线的一般要求，那就是“等长、等距”。等长是为了保证两个差分信号时刻保持相反极性，减少共模分量；等距则主要是为了保证两者差分阻抗一致，减少反射。“尽量靠近原则”有时候也是差分走线的要求之一。但所有这些规则都不是用来生搬硬套的，不少工程师似乎还不了解高速差分信号传输的本质。下面重点讨论一下PCB差分信号设计中几个常见的误区。误区一：认为差分信号不需要地平面作为回流路径，或者认为差分走线彼此为对方提供回流途径。造成这种误区的原因是被表面现象迷惑，或者对高速信号传输的机理认识还不够深入。差分电路对于类似地弹以及其它可能存在于电源和地平面上的噪音信号是不敏感的。地平面的部分回流抵消并不代表差分电路就不以参考平面作为信号返回路径，其实在信号回流分析上，差分走线和普通的单端走线的机理是一致的，即高频信号总是沿着电感最小的回路进行回流，最大的区别在于差分线除了有对地的耦合之外，还存在相互之间的耦合，哪一种耦合强，那一种就成为主要的回流通路.在PCB电路设计中，一般差分走线之间的耦合较小，往往只占10~20%的耦合度，更多的还是对地的耦合，所以差分走线的主要回流路径还是存在于地平面。当地平面发生不连续的时候，无参考平面的区域，差分走线之间的耦合才会提供主要的回流通路，尽管参考平面的不连续对差分走线的影响没有对普通的单端走线来的严重，但还是会降低差分信号的质量，增加EMI，要尽量避免。也有些设计人员认为，可以去掉差分走线下方的参考平面，以抑制差分传输中的部分共模信号，但从理论上看这种做法是不可取的，阻抗如何控制？不给共模信号提供地阻抗回路，势必会造成EMI辐射，这种做法弊大于利。

误区二：认为保持等间距比匹配线长更重要。在实际的PCB布线中，往往不能同时满足差分设计的要求。由于管脚分布，过孔，以及走线空间等因素存在，必须通过适当的绕线才能达到线长匹配的目的，但带来的结果必然是差分对的部分区域无法平行.PCB差分走线的设计中最重要的规则就是匹配线长，其它的规则都可以根据设计要求和实际应用进行灵活处理。

误区三：认为差分走线一定要靠的很近。让差分走线靠近无非是为了增强他们的耦合，既可以提高对噪声的免疫力，还能充分利用磁场的相反极性来抵消对外界的电磁干扰。虽说这种

做法在大多数情况下是非常有利的，但不是绝对的，如果能保证让它们得到充分的屏蔽，不受外界干扰，那么我们也就不需要再让通过彼此的强耦合达到抗干扰和抑制EMI的目的了。如何才能保证差分走线具有良好的隔离和屏蔽呢？增大与其它信号走线的间距是最基本的途径之一，电磁场能量是随着距离呈平方关系递减的，一般线间距超过4倍线宽时，它们之间的干扰就极其微弱了，基本可以忽略。此外，通过地平面的隔离也可以起到很好的屏蔽作用，这种结构在高频的（10G以上）IC封装PCB设计中经常会用采用，被称为CPW结构，可以保证严格的差分阻抗控制（2Z0）.差分走线也可以走在不同的信号层中，但一般不建议这种走法，因为不同的层产生的诸如阻抗、过孔的差别会破坏差模传输的效果，引入共模噪声。此外，如果相邻两层耦合不够紧密的话，会降低差分走线抵抗噪声的能力，但如果能保持和周围走线适当的间距，串扰就不是个问题。在一般频率（GHz以下），EMI也不会是很严重的问题，实验表明，相距500Mils的差分走线，在3米之外的辐射能量衰减已经达到60dB，足以满足FCC的电磁辐射标准，所以设计者根本不用过分担心差分线耦合不够而造成电磁不兼容问题。

3． 蛇形线

蛇形线是Layout中经常使用的一类走线方式。其主要目的就是为了调节延时，满足系统时序设计要求。设计者首先要有这样的认识：蛇形线会破坏信号质量，改变传输延时，布线时要尽量避免使用。但实际设计中，为了保证信号有足够的保持时间，或者减小同组信号之间的时间偏移，往往不得不故意进行绕线。那么，蛇形线对信号传输有什么影响呢？走线时要注意些什么呢？其中最关键的两个参数就是平行耦合长度（Lp）和耦合距离（S），很明显，信号在蛇形走线上传输时，相互平行的线段之间会发生耦合，呈差模形式，S越小，Lp越大，则耦合程度也越大。可能会导致传输延时减小，以及由于串扰而大大降低信号的质量，其机理可以参考第三章对共模和差模串扰的分析。下面是给Layout工程师处理蛇形线时的几点建议：

1． 尽量增加平行线段的距离（S），至少大于3H，H指信号走线到参考平面的距离。通俗的说就是绕大弯走线，只要S足够大，就几乎能完全避免相互的耦合效应。

2． 减小耦合长度Lp，当两倍的Lp延时接近或超过信号上升时间时，产生的串扰将达到饱和。

3． 带状线（Strip-Line）或者埋式微带线（Embedded Micro-strip）的蛇形线引起的信号传输延时小于微带走线（Micro-strip）。理论上，带状线不会因为差模串扰影响传输速率。4． 高速以及对时序要求较为严格的信号线，尽量不要走蛇形线，尤其不能在小范围内蜿蜒走线。

5． 可以经常采用任意角度的蛇形走线，能有效的减少相互间的耦合。

6． 高速PCB设计中，蛇形线没有所谓滤波或抗干扰的能力，只可能降低信号质量，所以只作时序匹配之用而无其它目的。

7． 有时可以考虑螺旋走线的方式进行绕线，仿真表明，其效果要优于正常的蛇形走线。

晶振与匹配电容的总结

匹配电容-----负载电容是指晶振要正常震荡所需要的电容。一般外接电容，是为了使晶振两端的等效电容等于或接近负载电容。要求高的场合还要考虑ic输入端的对地电容。一般晶振两端所接电容是所要求的负载电容的两倍。这样并联起来就接近负载电容了。

2．负载电容是指在电路中跨接晶体两端的总的外界有效电容。他是一个测试条件，也是一

个使用条件。应用时一般在给出负载电容值附近调整可以得到精确频率。此电容的大小主要影响负载谐振频率和等效负载谐振电阻。

3．一般情况下，增大负载电容会使振荡频率下降，而减小负载电容会使振荡频率升高 4．负载电容是指晶振的两条引线连接IC块内部及外部所有有效电容之和，可看作晶振片在电路中串接电容。负载频率不同决定振荡器的振荡频率不同。标称频率相同的晶振，负载电容不一定相同。因为石英晶体振荡器有两个谐振频率，一个是串联揩振晶振的低负载电容晶振：另一个为并联揩振晶振的高负载电容晶振。所以，标称频率相同的晶振互换时还必须要求负载电容一至，不能冒然互换，否则会造成电器工作不正常。

晶振旁的电阻（并联与串联）

一份电路在其输出端串接了一个22K的电阻，在其输出端和输入端之间接了一个10M的电阻，这是由于连接晶振的芯片端内部是一个线性运算放大器，将输入进行反向180度输出，晶振处的负载电容电阻组成的网络提供另外180度的相移，整个环路的相移360度，满足振荡的相位条件，同时还要求闭环增益大于等于1，晶体才正常工作。晶振输入输出连接的电阻作用是产生负反馈，保证放大器工作在高增益的线性区，一般在M欧级，输出端的电阻与负载电容组成网络，提供180度相移，同时起到限流的作用，防止反向器输出对晶振过驱动，损坏晶振。

和晶振串联的电阻常用来预防晶振被过分驱动。晶振过分驱动的后果是将逐渐损耗减少晶振的接触电镀，这将引起频率的上升，并导致晶振的早期失效，又可以讲drive level调整用。用来调整drive level和发振余裕度。

Xin和Xout的内部一般是一个施密特反相器,反相器是不能驱动晶体震荡的.因此,在反相器的两端并联一个电阻,由电阻完成将输出的信号反向 180度反馈到输入端形成负反馈,构成负反馈放大电路.晶体并在电阻上,电阻与晶体的等效阻抗是并联关系,自己想一下是电阻大还是电阻小对晶体的阻抗影响小大? 电阻的作用是将电路内部的反向器加一个反馈回路，形成放大器，当晶体并在其中会使反馈回路的交流等效按照晶体频率谐振，由于晶体的Q值非常高，因此电阻在很大的范围变化都不会影响输出频率。过去，曾经试验此电路的稳定性时，试过从100K～20M都可以正常启振，但会影响脉宽比的。

晶体的Q值非常高, Q值是什么意思呢？ 晶体的串联等效阻抗是 Ze = Re + jXe, Re<< |jXe|, 晶体一般等效于一个Q很高很高的电感，相当于电感的导线电阻很小很小。Q一般达到10^-4量级。

避免信号太强打坏晶体的。电阻一般比较大，一般是几百K。

串进去的电阻是用来限制振荡幅度的，并进去的两颗电容根据LZ的晶振为几十MHZ一般是在20~30P左右，主要用与微调频率和波形，并影响幅度，并进去的电阻就要看 IC

spec了，有的是用来反馈的，有的是为过EMI的对策

可是转化为 并联等效阻抗后，Re越小，Rp就越大，这是有现成的公式的。晶体的等效Rp很大很大。外面并的电阻是并到这个Rp上的，于是，降低了Rp值-----＞ 增大了Re-----＞ 降低了Q 关于晶振

石英晶体振荡器是高精度和高稳定度的振荡器，被广泛应用于彩电、计算机、遥控器等各类振荡电路中，以及通信系统中用于频率发生器、为数据处理设备产生时钟信号和为特定系统提供基准信号。

PCB 50问

1、如何选择PCB板材？

选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的PCB板子(大于GHz的频率)时这材质问题会比较重要。例如，现在常用的FR-4材质，在几个GHz的频率时的介质损(dielectric loss)会对信号衰减有很大的影响，可能就不合用。就电气而言，要注意介电常数(dielectric constant)和介质损在所设计的频率是否合用。

2、如何避免高频干扰？

避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加ground guard/shunt traces在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。

3、在高速设计中，如何解决信号的完整性问题？

信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。

4、差分布线方式是如何实现的？

差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间距(此间距由差分阻抗决定)要一直保持不变，也就是要保持平行。平行的方式有两种，一为两条线走在同一走线层(side-by-side)，一为两条线走在上下相邻两层(over-under)。一般以前者side-by-side实现的方式较多。

5、对于只有一个输出端的时钟信号线，如何实现差分布线？ 要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端的时钟信号是无法使用差分布线的。

6、接收端差分线对之间可否加一匹配电阻？

接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。这样信号品质会好些。

7、为何差分对的布线要靠近且平行？

对差分对的布线方式应该要适当的靠近且平行。所谓适当的靠近是因为这间距会影响到差分阻抗(differential impedance)的值, 此值是设计差分对的重要参数。需要平行也是因为要保持差分阻抗的一致性。若两线忽远忽近, 差分阻抗就会不一致, 就会影响信号完整性(signal integrity)及时间延迟(timing delay)。

8、如何处理实际布线中的一些理论冲突的问题

1.基本上, 将模/数地分割隔离是对的。要注意的是信号走线尽量不要跨过有分割的地方(moat), 还有不要让电源和信号的回流电流路径(returning current path)变太大。2.晶振是模拟的正反馈振荡电路, 要有稳定的振荡信号, 必须满足loop gain与phase的规范, 而这模拟信号的振荡规范很容易受到干扰, 即使加ground guard traces可能也无法完全隔离干扰。而且离的太远, 地平面上的噪声也会影响正反馈振荡电路。所以, 一定要将晶振和芯片的距离进可能靠近。3.确实高速布线与EMI的要求有很多冲突。但基本原则是因EMI所加的电阻电容或ferrite bead, 不能造成信号的一些电气特性不符合规范。所以, 最好先用安排走线和PCB叠层的技巧来解决或减少EMI的问题, 如高速信号走内层。最后才用电阻电容或ferrite bead的方式, 以降低对信号的伤害。

9、如何解决高速信号的手工布线和自动布线之间的矛盾？

现在较强的布线软件的自动布线器大部分都有设定约束条件来控制绕线方式及过孔数目。

各家EDA公司的绕线引擎能力和约束条件的设定项目有时相差甚远。例如, 是否有足够的约束条件控制蛇行线(serpentine)蜿蜒的方式, 能否控制差分对的走线间距等。这会影响到自动布线出来的走线方式是否能符合设计者的想法。另外, 手动调整布线的难易也与绕线引擎的能力有绝对的关系。例如, 走线的推挤能力, 过孔的推挤能力, 甚至走线对敷铜的推挤能力等等。所以, 选择一个绕线引擎能力强的布线器, 才是解决之道。

10、关于test coupon。

test coupon是用来以TDR(Time Domain Reflectometer)测量所生产的PCB板的特性阻抗是否满足设计需求。一般要控制的阻抗有单根线和差分对两种情况。所以，test coupon上的走线线宽和线距(有差分对时)要与所要控制的线一样。最重要的是测量时接地点的位置。为了减少接地引线(ground lead)的电感值，TDR探棒(probe)接地的地方通常非常接近量信号的地方(probe tip)，所以，test coupon上量测信号的点跟接地点的距离和方式要符合所用的探棒。详情参考如下链接1.http://developer.intel.com/design/chipsets/applnots/pcd_pres399.pdf2.http://(点选Application notes)

11、在高速PCB设计中，信号层的空白区域可以敷铜，而多个信号层的敷铜在接地和接电源上应如何分配？

一般在空白区域的敷铜绝大部分情况是接地。只是在高速信号线旁敷铜时要注意敷铜与信号线的距离，因为所敷的铜会降低一点走线的特性阻抗。也要注意不要影响到它层的特性阻抗，例如在dual stripline的结构时。

12、是否可以把电源平面上面的信号线使用微带线模型计算特性阻抗？电源和地平面之间的信号是否可以使用带状线模型计算？

是的，在计算特性阻抗时电源平面跟地平面都必须视为参考平面。例如四层板: 顶层-电源层-地层-底层，这时顶层走线特性阻抗的模型是以电源平面为参考平面的微带线模型。

13、在高密度印制板上通过软件自动产生测试点一般情况下能满足大批量生产的测试要求吗？

一般软件自动产生测试点是否满足测试需求必须看对加测试点的规范是否符合测试机具的要求。另外，如果走线太密且加测试点的规范比较严，则有可能没办法自动对每段线都加上测试点，当然，需要手动补齐所要测试的地方。

14、添加测试点会不会影响高速信号的质量？

至于会不会影响信号质量就要看加测试点的方式和信号到底多快而定。基本上外加的测试点(不用线上既有的穿孔(via or DIP pin)当测试点)可能加在线上或是从线上拉一小段线出来。前者相当于是加上一个很小的电容在线上，后者则是多了一段分支。这两个情况都会对高速信号多多少少会有点影响，影响的程度就跟信号的频率速度和信号缘变化率(edge rate)有关。影响大小可透过仿真得知。原则上测试点越小越好(当然还要满足测试机具的要求)分支越短越好。

15、若干PCB组成系统，各板之间的地线应如何连接？ 各个PCB板子相互连接之间的信号或电源在动作时，例如A板子有电源或信号送到B板子，一定会有等量的电流从地层流回到A板子(此为Kirchoff current law)。这地层上的电流会找阻抗最小的地方流回去。所以，在各个不管是电源或信号相互连接的接口处，分配给地层的管脚数不能太少，以降低阻抗，这样可以降低地层上的噪声。另外，也可以分析整个电流环路，尤其是电流较大的部分，调整地层或地线的接法，来控制电流的走法(例如，在某处制造低阻抗，让大部分的电流从这个地方走)，降低对其它较敏感信号的影响。

16、能介绍一些国外关于高速PCB设计的技术书籍和资料吗？

现在高速数字电路的应用有通信网路和计算机等相关领域。在通信网路方面，PCB板的工

作频率已达GHz上下，迭层数就我所知有到40层之多。计算机相关应用也因为芯片的进步，无论是一般的PC或服务器(Server)，板子上的最高工作频率也已经达到400MHz(如Rambus)以上。因应这高速高密度走线需求，盲埋孔(blind/buried vias)、mircrovias及build-up制程工艺的需求也渐渐越来越多。这些设计需求都有厂商可大量生产。以下提供几本不错的技术书籍： 1.Howard W.Johnson，“High-Speed Digital Design – A Handbook of Black Magic”； 2.Stephen H.Hall，“High-Speed Digital System Design”； 3.Brian Yang，“Digital Signal Integrity”；4.Dooglas Brook，“Integrity Issues and printed Circuit Board Design”。

17、两个常被参考的特性阻抗公式：

a.微带线(microstrip)Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W为线宽，T为走线的铜皮厚度，H为走线到参考平面的距离，Er是PCB板材质的介电常数(dielectric constant)。此公式必须在0.1<(W/H)<2.0及1<(Er)<15的情况才能应用。b.带状线(stripline)Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中，H为两参考平面的距离，并且走线位于两参考平面的中间。此公式必须在W/H<0.35及T/H<0.25的情况才能应用。

18、差分信号线中间可否加地线？ 差分信号中间一般是不能加地线。因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦合(coupling)所带来的好处，如flux cancellation，抗噪声(noise immunity)能力等。若在中间加地线，便会破坏耦合效应。

19、刚柔板设计是否需要专用设计软件与规范？国内何处可以承接该类电路板加工？ 可以用一般设计PCB的软件来设计柔性电路板(Flexible Printed Circuit)。一样用Gerber格式给FPC厂商生产。由于制造的工艺和一般PCB不同，各个厂商会依据他们的制造能力会对最小线宽、最小线距、最小孔径(via)有其限制。除此之外，可在柔性电路板的转折处铺些铜皮加以补强。至于生产的厂商可上网“FPC”当关键词查询应该可以找到。20、适当选择PCB与外壳接地的点的原则是什么？

选择PCB与外壳接地点选择的原则是利用chassis ground提供低阻抗的路径给回流电流(returning current)及控制此回流电流的路径。例如，通常在高频器件或时钟产生器附近可以借固定用的螺丝将PCB的地层与chassis ground做连接，以尽量缩小整个电流回路面积，也就减少电磁辐射。

21、电路板DEBUG应从那几个方面着手？

就数字电路而言，首先先依序确定三件事情： 1.确认所有电源值的大小均达到设计所需。有些多重电源的系统可能会要求某些电源之间起来的顺序与快慢有某种规范。2.确认所有时钟信号频率都工作正常且信号边缘上没有非单调(non-monotonic)的问题。3.确认reset信号是否达到规范要求。这些都正常的话，芯片应该要发出第一个周期(cycle)的信号。接下来依照系统运作原理与bus protocol来debug。

22、在电路板尺寸固定的情况下，如果设计中需要容纳更多的功能，就往往需要提高PCB的走线密度，但是这样有可能导致走线的相互干扰增强，同时走线过细也使阻抗无法档停胱医樯茉诟咚伲?gt;100MHz）高密度PCB设计中的技巧? 在设计高速高密度PCB时，串扰(crosstalk interference)确实是要特别注意的，因为它对时序(timing)与信号完整性(signal integrity)有很大的影响。以下提供几个注意的地方： 1.控制走线特性阻抗的连续与匹配。2.走线间距的大小。一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信号完整性的影响，找出可容忍的最小间距。不同芯片信号的结果可能不同。3.选择适当的端接方式。4.避免上下相邻两层的走线方向相同，甚至有走线正好上下重迭在一起，因为这种串扰比同层相邻走线的情形还大。5.利用盲埋孔(blind/buried via)来增加走线面积。但是PCB板的制作成本会增加。在实际执行时确实很难达到完全平行与等长，不过还是要尽量做到。除此以外，可以预留差分端接和共模端接，以

缓和对时序与信号完整性的影响。

23、模拟电源处的滤波经常是用LC电路。但是为什么有时LC比RC滤波效果差？

LC与RC滤波效果的比较必须考虑所要滤掉的频带与电感值的选择是否恰当。因为电感的感抗(reactance)大小与电感值和频率有关。如果电源的噪声频率较低，而电感值又不够大，这时滤波效果可能不如RC。但是，使用RC滤波要付出的代价是电阻本身会耗能，效率较差，且要注意所选电阻能承受的功率。

24、滤波时选用电感，电容值的方法是什么？

电感值的选用除了考虑所想滤掉的噪声频率外，还要考虑瞬时电流的反应能力。如果LC的输出端会有机会需要瞬间输出大电流，则电感值太大会阻碍此大电流流经此电感的速度，增加纹波噪声(ripple noise)。电容值则和所能容忍的纹波噪声规范值的大小有关。纹波噪声值要求越小，电容值会较大。而电容的ESR/ESL也会有影响。另外，如果这LC是放在开关式电源(switching regulation power)的输出端时，还要注意此LC所产生的极点零点(pole/zero)对负反馈控制(negative feedback control)回路稳定度的影响。

25、如何尽可能的达到EMC要求，又不致造成太大的成本压力？

PCB板上会因EMC而增加的成本通常是因增加地层数目以增强屏蔽效应及增加了ferrite bead、choke等抑制高频谐波器件的缘故。除此之外，通常还是需搭配其它机构上的屏蔽结构才能使整个系统通过EMC的要求。以下仅就PCB板的设计技巧提供几个降低电路产生的电磁辐射效应。

1、尽可能选用信号斜率(slew rate)较慢的器件，以降低信号所产生的高频成分。

2、注意高频器件摆放的位置，不要太靠近对外的连接器。

3、注意高速信号的阻抗匹配，走线层及其回流电流路径(return current path)，以减少高频的反射与辐射。

4、在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。特别注意电容的频率响应与温度的特性是否符合设计所需。

5、对外的连接器附近的地可与地层做适当分割，并将连接器的地就近接到chassis ground。

6、可适当运用ground guard/shunt traces在一些特别高速的信号旁。但要注意guard/shunt traces对走线特性阻抗的影响。

7、电源层比地层内缩20H，H为电源层与地层之间的距离。

26、当一块PCB板中有多个数/模功能块时，常规做法是要将数/模地分开，原因何在？ 将数/模地分开的原因是因为数字电路在高低电位切换时会在电源和地产生噪声，噪声的大小跟信号的速度及电流大小有关。如果地平面上不分割且由数字区域电路所产生的噪声较大而模拟区域的电路又非常接近，则即使数模信号不交叉，模拟的信号依然会被地噪声干扰。也就是说数模地不分割的方式只能在模拟电路区域距产生大噪声的数字电路区域较远时使用。

27、另一种作法是在确保数/模分开布局，且数/模信号走线相互不交叉的情况下，整个PCB板地不做分割，数/模地都连到这个地平面上。道理何在？

数模信号走线不能交叉的要求是因为速度稍快的数字信号其返回电流路径(return current path)会尽量沿着走线的下方附近的地流回数字信号的源头，若数模信号走线交叉，则返回电流所产生的噪声便会出现在模拟电路区域内。

28、在高速PCB设计原理图设计时，如何考虑阻抗匹配问题？

在设计高速PCB电路时，阻抗匹配是设计的要素之一。而阻抗值跟走线方式有绝对的关系，例如是走在表面层(microstrip)或内层(stripline/double stripline)，与参考层(电源层或地层)的距离，走线宽度，PCB材质等均会影响走线的特性阻抗值。也就是说要在布线后才能确定阻抗值。一般仿真软件会因线路模型或所使用的数学算法的限制而无法考虑到一些阻抗不连续的布线情况，这时候在原理图上只能预留一些terminators(端接)，如串联电阻等，来缓和走线阻抗不连续的效应。真正根本解决问题的方法还是布线时尽量注意避免阻抗不连续的发生。

29、哪里能提供比较准确的IBIS模型库？ IBIS模型的准确性直接影响到仿真的结果。基本上IBIS可看成是实际芯片I/O buffer等效电路的电气特性资料，一般可由SPICE模型转换而得(亦可采用测量，但限制较多)，而SPICE的资料与芯片制造有绝对的关系，所以同样一个器件不同芯片厂商提供，其SPICE的资料是不同的，进而转换后的IBIS模型内之资料也会随之而异。也就是说，如果用了A厂商的器件，只有他们有能力提供他们器件准确模型资料，因为没有其它人会比他们更清楚他们的器件是由何种工艺做出来的。如果厂商所提供的IBIS不准确，只能不断要求该厂商改进才是根本解决之道。

30、在高速PCB设计时，设计者应该从那些方面去考虑EMC、EMI的规则呢？

一般EMI/EMC设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面.前者归属于频率较高的部分(>30MHz)后者则是较低频的部分(<30MHz).所以不能只注意高频而忽略低频的部分.一个好的EMI/EMC设计必须一开始布局时就要考虑到器件的位置, PCB迭层的安排, 重要联机的走法, 器件的选择等, 如果这些没有事前有较佳的安排, 事后解决则会事倍功半, 增加成本.例如时钟产生器的位置尽量不要靠近对外的连接器, 高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射, 器件所推的信号之斜率(slew rate)尽量小以减低高频成分, 选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声.另外, 注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loop impedance尽量小)以减少辐射.还可以用分割地层的方式以控制高频噪声的范围.最后, 适当的选择PCB与外壳的接地点(chassis ground)。

31、如何选择EDA工具？

目前的pcb设计软件中，热分析都不是强项，所以并不建议选用，其它的功能1.3.4可以选择PADS或Cadence性能价格比都不错。PLD的设计的初学者可以采用PLD芯片厂家提供的集成环境，在做到百万门以上的设计时可以选用单点工具。

32、请推荐一种适合于高速信号处理和传输的EDA软件。

常规的电路设计，INNOVEDA 的 PADS 就非常不错，且有配合用的仿真软件，而这类设计往往占据了70%的应用场合。在做高速电路设计，模拟和数字混合电路，采用Cadence的解决方案应该属于性能价格比较好的软件，当然Mentor的性能还是非常不错的，特别是它的设计流程管理方面应该是最为优秀的。（大唐电信技术专家 王升）

33、对PCB板各层含义的解释

Topoverlay----顶层器件名称，也叫 top silkscreen 或者 top component legend, 比如 R1 C5, IC10.bottomoverlay----同理multilayer-----如果你设计一个4层板，你放置一个 free pad or via, 定义它作为multilay 那么它的pad就会自动出现在4个层 上，如果你只定义它是top layer, 那么它的pad就会只出现在顶层上。34、2G以上高频PCB设计，走线,排版,应重点注意哪些方面？

2G以上高频PCB属于射频电路设计，不在高速数字电路设计讨论范围内。而射频电路的布局（layout)和布线（routing)应该和原理图一起考虑的，因为布局布线都会造成分布效应。而且，射频电路设计一些无源器件是通过参数化定义，特殊形状铜箔实现，因此要求EDA工具能够提供参数化器件，能够编辑特殊形状铜箔。Mentor公司的boardstation中有专门的RF设计模块，能够满足这些要求。而且，一般射频设计要求有专门射频电路分析工具，业界最著名的是agilent的eesoft，和Mentor的工具有很好的接口。35、2G以上高频PCB设计，微带的设计应遵循哪些规则? 射频微带线设计，需要用三维场分析工具提取传输线参数。所有的规则应该在这个场提取工具中规定。

36、对于全数字信号的PCB，板上有一个80MHz的钟源。除了采用丝网（接地）外，为了

保证有足够的驱动能力，还应该采用什么样的电路进行保护？

确保时钟的驱动能力，不应该通过保护实现，一般采用时钟驱动芯片。一般担心时钟驱动能力，是因为多个时钟负载造成。采用时钟驱动芯片，将一个时钟信号变成几个，采用点到点的连接。选择驱动芯片，除了保证与负载基本匹配，信号沿满足要求（一般时钟为沿有效信号），在计算系统时序时，要算上时钟在驱动芯片内时延。

37、如果用单独的时钟信号板，一般采用什么样的接口，来保证时钟信号的传输受到的影响小？

时钟信号越短，传输线效应越小。采用单独的时钟信号板，会增加信号布线长度。而且单板的接地供电也是问题。如果要长距离传输，建议采用差分信号。LVDS信号可以满足驱动能力要求，不过您的时钟不是太快，没有必要。38、27M,SDRAM时钟线（80M-90M），这些时钟线二三次谐波刚好在VHF波段，从接收端高频窜入后干扰很大。除了缩短线长以外，还有那些好办法？

如果是三次谐波大，二次谐波小，可能因为信号占空比为50%，因为这种情况下，信号没有偶次谐波。这时需要修改一下信号占空比。此外，对于如果是单向的时钟信号，一般采用源端串联匹配。这样可以抑制二次反射，但不会影响时钟沿速率。源端匹配值，可以采用下图公式得到。

39、什么是走线的拓扑架构？

Topology,有的也叫routing order.对于多端口连接的网络的布线次序。40、怎样调整走线的拓扑架构来提高信号的完整性？

这种网络信号方向比较复杂，因为对单向，双向信号，不同电平种类信号，拓朴影响都不一样，很难说哪种拓朴对信号质量有利。而且作前仿真时，采用何种拓朴对工程师要求很高，要求对电路原理，信号类型，甚至布线难度等都要了解。

41、怎样通过安排迭层来减少EMI问题？

首先，EMI要从系统考虑，单凭PCB无法解决问题。层叠对EMI来讲，我认为主要是提供信号最短回流路径，减小耦合面积，抑制差模干扰。另外地层与电源层紧耦合，适当比电源层外延，对抑制共模干扰有好处。

42、为何要铺铜？

一般铺铜有几个方面原因。１，EMC.对于大面积的地或电源铺铜，会起到屏蔽作用，有些特殊地，如PGND起到防护作用。２，PCB工艺要求。一般为了保证电镀效果，或者层压不变形，对于布线较少的PCB板层铺铜。３，信号完整性要求，给高频数字信号一个完整的回流路径，并减少直流网络的布线。当然还有散热，特殊器件安装要求铺铜等等原因。

43、在一个系统中，包含了dsp和pld，请问布线时要注意哪些问题呢？

看你的信号速率和布线长度的比值。如果信号在传输线上的时延和信号变化沿时间可比的话，就要考虑信号完整性问题。另外对于多个DSP，时钟，数据信号走线拓普也会影响信号质量和时序，需要关注。

44、除protel工具布线外，还有其他好的工具吗？

至于工具，除了PROTEL，还有很多布线工具，如MENTOR的WG2000,EN2000系列和powerpcb，Cadence的allegro，zuken的cadstar,cr5000等，各有所长。

45、什么是“信号回流路径”？

信号回流路径,即return current。高速数字信号在传输时，信号的流向是从驱动器沿PCB传输线到负载，再由负载沿着地或电源通过最短路径返回驱动器端。这个在地或电源上的返回信号就称信号回流路径。Dr.Johson在他的书中解释，高频信号传输，实际上是对传输线与直流层之间包夹的介质电容充电的过程。SI分析的就是这个围场的电磁特性，以及他们之间的耦合。

46、如何对接插件进行SI分析？

在IBIS3.2规范中，有关于接插件模型的描述。一般使用EBD模型。如果是特殊板，如背板，需要SPICE模型。也可以使用多板仿真软件（HYPERLYNX或IS_multiboard），建立多板系统时，输入接插件的分布参数，一般从接插件手册中得到。当然这种方式会不够精确，但只要在可接受范围内即可。

47、请问端接的方式有哪些？

端接（terminal）,也称匹配。一般按照匹配位置分有源端匹配和终端匹配。其中源端匹配一般为电阻串联匹配，终端匹配一般为并联匹配，方式比较多，有电阻上拉，电阻下拉，戴维南匹配，AC匹配，肖特基二极管匹配。

48、采用端接（匹配）的方式是由什么因素决定的？

匹配采用方式一般由BUFFER特性，拓普情况，电平种类和判决方式来决定，也要考虑信号占空比，系统功耗等。

49、采用端接（匹配）的方式有什么规则？ 数字电路最关键的是时序问题，加匹配的目的是改善信号质量，在判决时刻得到可以确定的信号。对于电平有效信号，在保证建立、保持时间的前提下，信号质量稳定；对延有效信号，在保证信号延单调性前提下，信号变化延速度满足要求。Mentor ICX产品教材中有关于匹配的一些资料。另外《High Speed Digital design a hand book of blackmagic》有一章专门对terminal的讲述，从电磁波原理上讲述匹配对信号完整性的作用，可供参考。

50、能否利用器件的IBIS模型对器件的逻辑功能进行仿真？如果不能，那么如何进行电路的板级和系统级仿真？

IBIS模型是行为级模型，不能用于功能仿真。功能仿真，需要用SPICE模型，或者其他结构级模型

一、石英晶体振荡器的基本原理

1、石英晶体振荡器的结构

石英晶体振荡器是利用石英晶体（二氧化硅的结晶体）的压电效应制成的一种谐振器件，它的基本构成大致是：从一块石英晶体上按一定方位角切下薄片（简称为晶片，它可以是正方形、矩形或圆形等），在它的两个对应面上涂敷银层作为电极，在每个电极上各焊一根引线接到管脚上，再加上封装外壳就构成了石英晶体谐振器，简称为石英晶体或晶体、晶振。其产品一般用金属外壳封装，也有用玻璃壳、陶瓷或塑料封装的。

2、压电效应

若在石英晶体的两个电极上加一电场，晶片就会产生机械变形。反之，若在晶片的两侧施加机械压力，则在晶片相应的方向上将产生电场，这种物理现象称为压电效应。如果在晶片的两极上加交变电压，晶片就会产生机械振动，同时晶片的机械振动又会产生交变电场。在一般情况下，晶片机械振动的振幅和交变电场的振幅非常微小，但当外加交变电压的频率为某一特定值时，振幅明显加大，比其他频率下的振幅大得多，这种现象称为压电谐振，它与LC回路的谐振现象十分相似。它的谐振频率与晶片的切割方式、几何形状、尺寸等有关。

3、符号和等效电路

当晶体不振动时，可把它看成一个平板电容器称为静电电容C，它的大小与晶片的几何尺寸、电极面积有关，一般约几个PF到几十PF。当晶体振荡时，机械振动的惯性可用电

感L来等效。一般L的值为几十mH 到几百mH。晶片的弹性可用电容C来等效，C的值很小，一般只有0.0002～0.1pF。晶片振动时因摩擦而造成的损耗用R来等效，它的数值约为100Ω。由于晶片的等效电感很大，而C很小，R也小，因此回路的品质因数Q很大，可达1000～10000。加上晶片本身的谐振频率基本上只与晶片的切割方式、几何形状、尺寸有关，而且可以做得精确，因此利用石英谐振器组成的振荡电路可获得很高的频率稳定度。

4、谐振频率

从石英晶体谐振器的等效电路可知，它有两个谐振频率，即（1）当L、C、R支路发生串联谐振时，它的等效阻抗最小（等于R）。串联揩振频率用fs表示，石英晶体对于串联揩振频率fs呈纯阻性，（2）当频率高于fs时L、C、R支路呈感性，可与电容C。发生并联谐振，其并联频率用fd表示。根据石英晶体的等效电路，可定性画出它的电抗—频率特性曲线。可见当频率低于串联谐振频率fs或者频率高于并联揩振频率fd时，石英晶体呈容性。仅在fs＜f＜fd极窄的范围内，石英晶体呈感性。

二、石英晶体振荡器类型特点

石英晶体振荡器是由品质因素极高的石英晶体振子（即谐振器和振荡电路组成。晶体的品质、切割取向、晶体振子的结构及电路形式等，共同决定振荡器的性能。国际电工委员会（IEC）将石英晶体振荡器分为4类：普通晶体振荡（TCXO），电压控制式晶体振荡器（VCXO），温度补偿式晶体振荡（TCXO），恒温控制式晶体振荡（OCXO）。目前发展中的还有数字补偿式晶体损振荡（DCXO）等。

普通晶体振荡器（SPXO）可产生10^(-5)～10^(-4)量级的频率精度，标准频率1—100MHZ，频率稳定度是±100ppm。SPXO没有采用任何温度频率补偿措施，价格低廉，通常用作微处理器的时钟器件。封装尺寸范围从21×14×6mm及5×3.2×1.5mm。

电压控制式晶体振荡器（VCXO）的精度是10^(-6)～10^(-5)量级，频率范围1~30MHz。低容差振荡器的频率稳定度是±50ppm。通常用于锁相环路。封装尺寸14×10×3mm。

温度补偿式晶体振荡器（TCXO）采用温度敏感器件进行温度频率补偿，频率精度达到10^(-7)～10^(-6)量级，频率范围1—60MHz，频率稳定度为±1～±2.5ppm，封装尺寸从30×30×15mm至11.4×9.6×3.9mm。通常用于手持电话、蜂窝电话、双向无线通信设备等。

恒温控制式晶体振荡器（OCXO）将晶体和振荡电路置于恒温箱中，以消除环境温度变化对频率的影响。OCXO频率精度是10^(-10)至10^(-8)量级，对某些特殊应用甚至达到更高。频率稳定度在四种类型振荡器中最高。

三、石英晶体振荡器的主要参数

晶振的主要参数有标称频率，负载电容、频率精度、频率稳定度等。不同的晶振标称频率不同，标称频率大都标明在晶振外壳上。如常用普通晶振标称频率有：48kHz、500 kHz、503.5 kHz、1MHz～40.50 MHz等，对于特殊要求的晶振频率可达到1000 MHz以上，也有的没有标称频率，如CRB、ZTB、Ja等系列。负载电容是指晶振的两条引线连接IC块内部及外部所有有效电容之和，可看作晶振片在电路中串接电容。负载频率不同决定振荡器的振荡频率不同。标称频率相同的晶振，负载电容不一定相同。因为石英晶体振荡器有两个谐振频率，一个是串联揩振晶振的低负载电容晶振：另一个为并联揩振晶振的高负载电容晶振。所以，标称频率相同的晶振互换时还必须要求负载电容一至，不能冒然互换，否则会造成电

器工作不正常。频率精度和频率稳定度：由于普通晶振的性能基本都能达到一般电器的要求，对于高档设备还需要有一定的频率精度和频率稳定度。频率精度从10^(-4)量级到10^(-10)量级不等。稳定度从±1到±100ppm不等。这要根据具体的设备需要而选择合适的晶振，如通信网络，无线数据传输等系统就需要更高要求的石英晶体振荡器。因此，晶振的参数决定了晶振的品质和性能。在实际应用中要根据具体要求选择适当的晶振，因不同性能的晶振其价格不同，要求越高价格也越贵，一般选择只要满足要求即可。

四、石英晶体振荡器的发展趋势

1、小型化、薄片化和片式化：为满足移动电话为代表的便携式产品轻、薄、短小的要求，石英晶体振荡器的封装由传统的裸金属外壳覆塑料金属向陶瓷封装转变。例如TCXO这类器件的体积缩小了30～100倍。采用SMD封装的TCXO厚度不足2mm，目前5×3mm尺寸的器件已经上市。

2、高精度与高稳定度，目前无补偿式晶体振荡器总精度也能达到±25ppm，VCXO的频率稳定度在10～7℃范围内一般可达±20～100ppm，而OCXO在同一温度范围内频率稳定度一般为±0.0001～5ppm，VCXO控制在±25ppm以下。

3、低噪声，高频化，在GPS通信系统中是不允许频率颤抖的，相位噪声是表征振荡器频率颤抖的一个重要参数。目前OCXO主流产品的相位噪声性能有很大改善。除VCXO外，其它类型的晶体振荡器最高输出频率不超过200MHz。例如用于GSM等移动电话的UCV4系列压控振荡器，其频率为650～1700 MHz，电源电压2.2～3.3V，工作电流8～10mA。

4、低功能，快速启动，低电压工作，低电平驱动和低电流消耗已成为一个趋势。电源电压一般为3.3V。目前许多TCXO和VCXO产品，电流损耗不超过2 mA。石英晶体振荡器的快速启动技术也取得突破性进展。例如日本精工生产的VG—2320SC型VCXO，在±0.1ppm规定值范围条件下，频率稳定时间小于4ms。日本东京陶瓷公司生产的SMD TCXO，在振荡启动4ms后则可达到额定值的90%。OAK公司的10～25 MHz的OCXO产品，在预热5分钟后，则能达到±0.01 ppm的稳定度。

五、石英晶体振荡器的应用

1、石英钟走时准、耗电省、经久耐用为其最大优点。不论是老式石英钟或是新式多功能石英钟都是以石英晶体振荡器为核心电路，其频率精度决定了电子钟表的走时精度。从石英晶体振荡器原理的示意图中，其中V1和V2构成CMOS反相器石英晶体Q与振荡电容C1及微调电容C2构成振荡系统，这里石英晶体相当于电感。振荡系统的元件参数确定了振频率。一般Q、C1及C2均为外接元件。另外R1为反馈电阻，R2为振荡的稳定电阻，它们都集成在电路内部。故无法通过改变C1或C2的数值来调整走时精度。但此时我们仍可用加接一只电容C有方法，来改变振荡系统参数，以调整走时精度。根据电子钟表走时的快慢，调整电容有两种接法：若走时偏快，则可在石英晶体两端并接电容C，如图4所示。此时系统总电容加大，振荡频率变低，走时减慢。若走时偏慢，则可在晶体支路中串接电容C。如图5所示。此时系统的总电容减小，振荡频率变高，走时增快。只要经过耐心的反复试验，就可以调整走时精度。因此，晶振可用于时钟信号发生器。

2、随着电视技术的发展，近来彩电多采用500kHz或503 kHz的晶体振荡器作为行、场电路的振荡源，经1/3的分频得到 15625Hz的行频，其稳定性和可靠性大为提高。面且晶振价格便宜，更换容易。

3、在通信系统产品中，石英晶体振荡器的价值得到了更广泛的体现，同时也得到了更快的发展。许多高性能的石英晶振主要应用于通信网络、无线数据传输、高速数字数据传输等

晶振的负载电容

晶体元件的负载电容是指在电路中跨接晶体两端的总的外界有效电容。是指晶振要正常震荡所需要的电容。一般外接电容，是为了使晶振两端的等效电容等于或接近负载电容。要求高的场合还要考虑ic输入端的对地电容。应用时一般在给出负载电容值附近调整可以得到精确频率。此电容的大小主要影响负载谐振频率和等效负载谐振电阻。

晶振的负载电容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd,Cg为分别接在晶振的两个脚上和对地的电容,Cic（集成电路内部电容）+△C（PCB上电容).就是说负载电容15pf的话，两边个接27pf的差不多了，一般a为6.5～13.5pF

各种逻辑芯片的晶振引脚可以等效为电容三点式振荡器.晶振引脚的内部通常是一个反相器, 或者是奇数个反相器串联.在晶振输出引脚 XO 和晶振输入引脚 XI 之间用一个电阻连接, 对于 CMOS 芯片通常是数 M 到数十 M 欧之间.很多芯片的引脚内部已经包含了这个电阻, 引脚外部就不用接了.这个电阻是为了使反相器在振荡初始时处与线性状态, 反相器就如同一个有很大增益的放大器, 以便于起振.石英晶体也连接在晶振引脚的输入和输出之间, 等效为一个并联谐振回路, 振荡频率应该是石英晶体的并联谐振频率.晶体旁边的两个电容接地, 实际上就是电容三点式电路的分压电容, 接地点就是分压点.以接地点即分压点为参考点, 振荡引脚的输入和输出是反相的, 但从并联谐振回路即石英晶体两端来看, 形成一个正反馈以保证电路持续振荡.在芯片设计时, 这两个电容就已经形成了, 一般是两个的容量相等, 容量大小依工艺和版图而不同, 但终归是比较小, 不一定适合很宽的频率范围.外接时大约是数 PF 到数十 PF, 依频率和石英晶体的特性而定.需要注意的是: 这两个电容串联的值是并联在谐振回路上的, 会影响振荡频率.当两个电容量相等时, 反馈系数是 0.5, 一般是可以满足振荡条件的, 但如果不易起振或振荡不稳定可以减小输入端对地电容量, 而增加输出端的值以提高反馈量.设计考虑事项：

1.使晶振、外部电容器（如果有）与 IC之间的信号线尽可能保持最短。当非常低的电流通过IC晶振振荡器时，如果线路太长，会使它对 EMC、ESD 与串扰产生非常敏感的影响。而且长线路还会给振荡器增加寄生电容。

2.尽可能将其它时钟线路与频繁切换的信号线路布置在远离晶振连接的位置。3.当心晶振和地的走线 4.将晶振外壳接地

如果实际的负载电容配置不当,第一会引起线路参考频率的误差.另外如在发射接收电路上会使晶振的振荡幅度下降(不在峰点),影响混频信号的信号强度与信噪.当波形出现削峰,畸变时,可增加负载电阻调整(几十K到几百K).要稳定波形是并联一个1M左右的反馈电阻.22

电力系统电压名称术语

1．电压

当电荷在电场力作用下，从一个点移动到另一点时，电场力对移动电荷所做的功与电荷量的比值即为该两点间的电压。换句话说，两点间的电压就是在两点间电场力移动单位电荷量的电荷对电荷所做的功，工程上常用千伏(kV)。2．三相交流系统的相电压和线电压 在三相交流系统中，发电机或变压器绕组两端电压称为相电压，而三相导线的两线之间的电压称为线电压。

3．电力系统标称电压

系统被指定的电压称为标称电压。系统是指在一个共同标称电压下工作相互联接的导线（线路）和设备的组合。

4、电气设备额定电压

根据规定的电气设备工作条件，通常由制造厂确定电气设 备电压。

5、电力系统最高电压

当系统正常运行时，任何时间、任何一点出现的电压最高值称系统最高电压。

6、设备最高电压

对于1000V以上的电气设备，考虑到设备的长期绝缘性能及与最高电压有关的其他性能（如变压器的励磁电流、电容器损耗等）所确定的最高运行电压。

7、逆调压

控制点供电电压的调整使其在高峰负荷时的电压高于低谷负荷时的电压。一般高峰负荷保持电压比系统标称电压高5%，低谷负荷保持电压为标称电压。

8、顺调压

是指控制点的电压为，在高峰负荷时的电压低于低谷负荷时的电压。一般高峰负荷不低于标称电压高102.5%，低谷负荷不高于标称电压高107.5%。

9、恒调压

任何负荷时控制点的电压基本保持不变的调压方式，一般保持电压高于保持电压的2%~5%。

10、负荷的自然功率因数

没有采取任何补偿措施时的负荷的功率因数。

1、电阻率：又叫电阻系数或叫比电阻。是衡量物质导电性能好坏的一个物理量，以字母ρ表示，单位为欧姆*毫米平方/米。在数值 上等于用那种物质做的长1米,截面积为1平方毫米的导线，在温度20℃时的电阻值，电阻率越大，导电性能越低。则物质的电阻率随温度而变化的物理量，其数值等于温度每升高1℃时，电阻率的增加与原来的电阻电阻率的比值，通常以字母α表示，单位为1/℃。

2、电阻的温度系数：表示物质的电阻率随温度而变化的物理量，其数值等于温度每升高1℃时，电阻率的增加量与原来的电阻率的比值，通常以字母α表示，单位为1/℃。

3、电导：物体传导电流的本领叫做电导。在直流电路里，电导的数值就是电阻值的倒数，以字母ɡ表示，单位为欧姆。

4、电导率：又叫电导系数，也是衡量物质导电性能好坏的一个物理量。大小在数值上是电阻的倒数，以字母γ表示，单位为米/欧姆*毫米平方。

5、电动势：电路中因其他形式的能量转换为电能所引起的电位差，叫做电动势或者简称电势。用字母E表示，单位为伏特。

6、自感：当闭合回路中的电流发生变化时，则由这电流所产生的穿过回路本身磁通也发生

变化，因此在回路中也将感应电动势，这现象称为自感现象，这种感应电动势叫自感电动势。

7、互感：如果有两只线圈互相靠近，则其中第一只线圈中电流所产生的磁通有一部分与第二只线圈相环链。当第一线圈中电流发生变化时，则其与第二只线圈环链的磁通也发生变化，在第二只线圈中产生感应电动势。这种现象叫做互感现象。

8、电感：自感与互感的统称。

9、感抗：交流电流过具有电感的电路时，电感有阻碍交流电流过的作用，这种作用叫做感抗，以Lx表示，Lx=2πfL.10、容抗：交流电流过具有电容的电路时，电容有阻碍交流电流过的作用，这种作用叫做容抗，以Cx表示，Cx=1/2πfc。

11、脉动电流：大小随时间变化而方向不变的电流，叫做脉动电流。

12、振幅：交变电流在一个周期内出现的最大值叫振幅。

13、平均值----交变电流的平均值是指在某段时间内流过电路的总电荷与该段时间的比值。正弦量的平均值通常指正半周内的平均值，它与振幅值的关系：平均值=0.637*振幅值。

14、有效值：在两个相同的电阻器件中，分别通过直流电和交流电，如果经过同一时间，它们发出的热量相等，那么就把此直流电的大小作为此交流电的有效值。正弦电流的有效值等于其最大值的0.707倍。

15、有功功率：又叫平均功率。交流电的瞬时功率不是一个恒定值，功率在一个周期内的平均值叫做有功功率，它是指在电路中电阻部分所消耗的功率，以字母P表示，单位瓦特。

16、视在功率：在具有电阻和电抗的电路内，电压与电流的乘积叫做视在功率，用字母Ps来表示，单位为瓦特。

17、无功功率：在具有电感和电容的电路里，这些储能元件在半周期的时间里把电源能量变成磁场（或电场）的能量存起来，在另半周期的时间里对已存的磁场（或电场）能量送还给电源。它们只是与电源进行能量交换，并没有真正消耗能量。我们把与电源交换能量的速率的振幅值叫做无功功率。用字母Q表示，单位为芝。

18、功率因数：在直流电路里，电压乘电流就是有功功率。但在交流电路里，电压乘电流是视在功率，而能起到作功的一部分功率（即有功功率）将小于视在功率。有功功率与视在功率之比叫做功率因数，以COSφ表示。

19、相电压：三相输电线（火线）与中性线间的电压叫相电压。

20、线电压：三相输电线各线（火线）间的电压叫线电压，线电压的大小为相电压的1.73倍。

21、相量：在电工学中，用以表示正弦量大小和相位的矢量叫相量，也叫做向量。

22、磁通：磁感应强度与垂直于磁场方向的面积的乘积叫做磁通，以字母φ表示，单位为麦克斯韦。

23、磁通密度：单位面积上所通过的磁通大小叫磁通密度，以字母B表示，磁通密度和磁场感应强度在数值上是相等的。

24、磁阻：与电阻的含义相仿，磁阻是表示磁路对磁通所起的阻碍作用，以符号Rm表示，单位为1/亨。

25、导磁率：又称导磁系数，是衡量物质的导磁性能的一个系数，以字母μ表示，单位是亨/米。

26、磁滞：铁磁体在反复磁化的过程中，它的磁感应强度的变化总是滞后于它的磁场强度，这种现象叫磁滞。

27、磁滞回线：在磁场中，铁磁体的磁感应强度与磁场强度的关系可用曲线来表示，当磁化磁场作周期的变化时，铁磁体中的磁感应强度与磁场强度的关系是一条闭合线，这条闭合线叫做磁滞回线。

28、基本磁化曲线：铁磁体的磁滞回线的形状是与磁感应强度（或磁场强度）的最大值有关，在画磁滞回线时，如果对磁感应强度（或磁场强度）最大值取不同的数值，就得到一系列的磁滞回线，连接这些回线顶点的曲线叫基本磁化曲线。

29、磁滞损耗：放在交变磁场中的铁磁体，因磁滞现象而产生一些功率损耗，从而使铁磁体发热，这种损耗叫磁滞损耗。

30、击穿：绝缘物质在电场的作用下发生剧烈放电或导电的现象叫击穿。

31、介电常数---又叫介质常数，介电系数或电容率，它是表示绝缘能力特性的一个系数，以字母ε表示，单位为法/米。

32、电磁感应：当环链着某一导体的磁通发生变化时，导体内就出现电动势，这种现象叫电磁感应。

33、趋肤效应：又叫集肤效应，当高频电流通过导体时，电流将集中在导体表面流通，这种现象叫趋肤效应。

34、一次电气设备：直接生产、输送、变换、分配和使用电能的主要设备。

35、二次电气设备：对一次电气设备的工作进行监测、操作控制和保护的辅助设备。

36、接线图：以专门图形符号表示电气设备实际组成及连接关系的图形。

37、电路图：以专门图形符号依次排列连接而成的图。

38、一次接线图：表示一次电气接线的图。

39、二次接线图：表示二次电气接线的图。

40、主保护：满足系统稳定和设备安全要求，能以最快速度有选择地切除被保护设备和线路故障的保护。

41、后备保护：主保护或断路器拒动时用来切除故障的保护。又分为远后备保护和近后备保护两种。

42、远后备保护：当主保护或断路器拒动时，由相邻电力设备或线路的保护来实现的后备保护。

43、近后备保护：当主保护拒动时，由本电力设备或线路的另一套保护来实现后备的保护；当断路器拒动时，由断路器失灵保护来实现后备保护。

44、辅助保护：为补充主保护和后备保护的性能或当主保护和后备保护退出运行而增设的简单保护。

45、标么值：系统各元件电气量的有名值与基准值之比。

以下对电力系统和实际工程应用中常用到的各种名词术语进行粗略的介绍，详细内容请参考最后部分所列的书目。

1．一次回路/主回路 与 一次设备/主设备： 是指电力输送和分配的回路，其主要任务是进行电能的输送和分配。与其相连的设备称为一次设备或主设备，例如：变压器、断路器、熔断器、接地刀开关、输变配线缆等；通常将终端的用电设备，如：电动机（马达），照明灯等也归在一次设备的范围。也可以把一次回路理解为由输变配线缆＋主设备（变压器、断路器等）＋用电设备（马达、照明灯等）构成。2．二次回路/控制回路 与 二次设备/控制设备： 指对一次设备进行控制、指示、测量（计量）、监视和保护的回路，其主要任务是对一次回路的运行状态、运行参数等进行监控，保证回路的正常运行。与其相连的设备称为二次设备或控制设备，也叫控制电器，包括： PT（电压互感器）、CT（电流互感器）、接触器、继电器、综合保护装置、断路器辅助接点、各种操作按钮、计量仪表、二次回路的控制线缆等。3．开关柜：

是指按一定的线路方案将一次设备、二次设备组装而成的成套配电装置，是用来对线路、设备实施控制、保护的，分固定式和手车式，而按进出线电压等级又可以分高压开关柜（固定

式和手车式）和低压开关柜（固定式和抽屉式）。开关柜的结构大体类似，主要分为母线室、断路器室、二次控制室（仪表室）、馈线室，各室之间一般有钢板隔离。内部元器件包括：母线（汇流排）、断路器、常规继电器、综合继电保护装置、计量仪表、隔离刀、指示灯、接地刀等。从应用角度划分：

进线柜：又叫受电柜，是用来从电网上接受电能的设备（从进线到母线），一般安装有断路器、CT、PT、隔离刀等元器件。

出线柜：也叫馈电柜或配电柜，是用来分配电能的设备（从母线到各个出线），一般也安装有断路器、CT、PT、隔离刀等元器件。

母线联络柜：也叫母线分断柜，是用来连接两段母线的设备（从母线到母线），在单母线分段、双母线系统中常常要用到母线联络，以满足用户选择不同运行方式的要求或保证故障情况下有选择的切除负荷。

PT柜：电压互感器柜，一般是直接装设到母线上，以检测母线电压和实现保护功能。内部主要安装电压互感器PT、隔离刀、熔断器和避雷器等。隔离柜：是用来隔离两端母线用的或者是隔离受电设备与供电设备用的，它可以给运行人员提供一个可见的端点，以方便维护和检修作业。由于隔离柜不具有分断、接通负荷电流的能力，所以在与其配合的断路器闭合的情况下，不能够推拉隔离柜的手车。在一般的应用中，都需要设置断路器辅助接点与隔离手车的联锁，防止运行人员的误操作。

电容器柜：也叫补偿柜，是用来作改善电网的功率因素用的，或者说作无功补偿，主要的器件就是并联在一起的成组的电容器组、投切控制回路和熔断器等保护用电器。一般与进线柜并列安装，可以一台或多台电容器柜并列运行。电容器柜从电网上断开后，由于电容器组需要一段时间来完成放电的过程，所以不能直接用手触摸柜内的元器件，尤其是电容器组；在断电后的一定时间内（根据电容器组的容量大小而定，如：1分钟），不允许重新合闸，以免产生过电压损坏电容器。作自动控制功能时，也要注意合理分配各组电容器组的投切次数，以免出现一组电容器损坏，而其他组却很少投切的情况。计量柜：主要用来作计量电能用的（千瓦时），又有高压、低压之分，一般安装有隔离开关、熔断器、CT、PT、有功电度表（传统仪表或数字电表）、无功电度表、继电器、以及一些其他的辅助二次设备（如负荷监控仪等）。

GIS柜：又叫封闭式组合电器柜（Gas-Insulated Metal-Enclosed Switchgear），它是将断路器、隔离开关、接地开关、CT、PT、避雷器、母线等封闭组合在金属壳体内，然后以绝缘性能和灭弧性能良好的气体（一般用六氟化硫SF6）作为相间和对地的绝缘措施，适用于高电压等级和高容量等级的电网中，用作受配电及控制。4．断路器：

正常工作情况下，断路器处于合闸状态（特殊应用除外），接通电路。当进行自动控制或保护控制操作时，断路器可以在综保装置控制下进行电路的分断或接通操作。断路器不仅可以通断正常的负荷电流，而且能够承受一定时间的短路电流（数倍甚至几十倍于正常工作电流），并可以分断短路电流，切除故障线路和设备。所以说，断路器的主要功能就是分断和接通电路（包括分断和接通正常电流、分断短路电流）。由于在分断和接通电路的过程中，断路器的动触头与静触头之间不可避免的要产生电弧。为了保护触头，减少触头材料的损耗和可靠分断电路，必须采取措施来尽快熄灭电弧，其中一种就是采用不同的灭弧介质填充到断路器的动、静触头间。按灭弧介质的不同断路器可以分为：油断路器（多油、少油）、六氟化硫（SF6）断路器、真空断路器、空气断路器等。我们在工程中经常接触到的高低压开关柜里的主要一次设备就是断路器。

由于断路器的动、静触头一般都是被包在充满灭弧介质的容器中，所以断路器的分、合状态

不可以直接判断，一般是通过断路器的辅助器件（如分合位指针等）来判别。5．隔离刀：

隔离刀（或称隔离开关）由于有明显的断口可以识别接通或分断，主要是用来隔离高压电源的，以保证线路和设备的安全检修，能分断的电流很小（一般只有几个安培）。由于没有专门的灭弧装置，所以它不能用来分断故障电流和正常工作电流，不允许带负荷进行分断操作。6．熔断器：

熔断器是一种简单的电路保护电器，其原理是当流经熔断器的电流达到或超过定值一定时间后，本身的熔体熔化，切断电路。其动作原理简单，安装方便，一般不单独使用，主要用来配合其他电器使用。主要动作特点：

一是电流要达到一定值，该值在熔断器出厂前已经做好，无法更改；

二是电流达到一定值后要经过一定的时间，该时间也是厂家做好的，无法更改，但是类型很多，包括延时动作、快速动作、超快速动作等； 三是动作后本体损坏，不能重复使用，必须更换；

熔断器是否熔断可以通过熔断指示器判别，也可通过熔体外观上判别；常用的保险丝、保险管都属于该类电器范围。7．负荷开关：

负荷开关具有简单的灭弧装置，灭弧介质一般采用空气，可以接通和分断一定的电流和过电流，但是不能分断短路电流，不能用来切断短路故障。所以绝对不允许单纯用负荷开关来替代断路器；如果要采用负荷开关，必须与前面提到的高压熔断器配合使用（实际上往往用熔断器和负荷开关串联使用，用作简单的过负荷保护，以降低工程造价）。负荷开关与隔离刀类似，都有明显的断开间隙，可以很容易的判别电路是处于接通还是断开状态。

8．变压器： 简单的说，变压器就是利用交变电磁场来实现不同电压等级转换的设备（实际上是电能的转换），其变换前后的电压不发生频率上的变化。按照其用途可以分很多种，如电力变压器、整流变压器、调压器、隔离变压器，以及CT、PT等。我们在工程现场经常遇到的是电力变压器。

与变压器相关的一些主要的技术参数包括：

额定容量：指额定工作条件下变压器的额定输出能力（等于U×I，单位为kVA）； 额定电压：空载、额定分接下，端电压的值（即一次、二次侧电压值）； 空载损耗：空载条件下，变压器的损耗（也叫铁耗）； 空载电流：空载条件下，一次侧线圈流过的电流值；

短路损耗：一次侧通额定电流，二次短路时所产生的损耗（主要是线圈电阻产生的）； 分接（抽头）的概念：为适合电网运行需要，一般的变压器高压侧都有抽头，这些抽头的电压值都是用额定电压的百分比表示的，即所谓的分接电压。例如，高压10kV的变压器具有±5%的抽头，就是说该变压器可以运行在三个电压等级：10.5kV(+5%)、10kV（额定）、9.5kV（-5%）。一般来说，有载调压变压器的抽头数（分接点）较多，如7分接点（±3×2.5%）和9分接点（±4×2%）等。由于不能够完全保证分接开关的同步切换，所以有载调压变压器一般不能够并联运行。9．PT（TV）/CT（AV）：

互感器实际上就是一种特殊的变压器，主要用来从电气上隔离一次回路与控制回路，从而扩大二次设备（仪表、综保等）的使用范围。

采用PT/CT可以避免一次回路的高电压/大电流直接进入到二次控制设备（如：仪表、综保

装置等），也可以防止由于控制设备故障影响一次回路的运行。

电流互感器（CT、AV）的特点是：一次侧绕组N1粗而少、二次侧绕组N2细而多，二次侧的额定电流I2一般为5A（根据N1I1＝N2I2可以近似算出一次侧电流I1，或者根据一次侧电流I1选择相应变比的电流互感器）。由于CT在工作时一次绕组和二次绕组都是分别串联在一次回路与二次控制回路中的，根据变压器的特性U1I1＝U2I2可以得出，二次侧在工作时的工作电压，该电压在开路时非常大，故CT是绝对不允许开路的。按照用途来划分，通常可以分为保护和测量用CT。测量CT在一次回路出现短路故障时，容易饱和，以限制二次电流（二次绕组侧电流I2）过大，达到保护综保装置的目的；而保护CT在一次回路出现短路故障时，不应出现保护现象，以保证综保装置可靠动作。

电压互感器（PT、AV）的特点是：一次绕组匝数N1多，二次绕组匝数N2少，相当于一个降压变压器（二次侧额定电压一般为100V）。由于PT在工作时一次绕组和二次绕组都是分别并联在一次回路和二次控制回路电压线圈的，而由于电压线圈的阻抗很大，所以PT二次侧的电流非常小，二次绕组近似于空负荷状态；但二次绕组本身的阻抗是很小的，所以如果二次绕组短路，则将会导致非常大的二次侧电流（N1I1＝N2I2）。故PT的二次绕组绝对不能够短路。10.手车/抽屉：

手车和抽屉分别是高压开关柜和低压开关柜的一部分，分别安装高压断路器和低压断路器及其继电器等元器件。由此划分出手车式开关柜（高压）和抽屉式开关柜（低压），他们与固定式开关柜的功能是基本相同的，主要区别是方便了维护和检修（手车和抽屉都可以通过机械操作机构摇把来推进、拉出）。手车和抽屉一般都有工作（正常运行时）、试验（试投运和现场试验时）和退出（维护、检修时）三种位置状态。11.接地刀：

接地刀（也叫接地开关）主要：一是用来在线路和设备检修时，为确保人员安全进行接地用的；二是可以用来人为地造成系统的接地短路，达到控制保护的目的。

第一个作用很好理解，不做介绍。第二个作用是这样的：接地刀通常是接在降压变压器的高压侧，当受电端发生故障或者变压器内部故障时，接地刀开关应自动闭合，造成接地短路故障，迫使送电端（上端）断路器迅速动作，切断故障，所以说这是个人为的接地短路故障，目的就是保证送电端的断路器能够快速动作。12.主令电器：

主令电器是一种机械操作的控制电器，对各种电气系统发出控制指令，用于系统内各种信号的转化和传输等，常用的转换开关、按钮、旋转开关、位置开关以及信号灯等都属于主令电器的范围。13.接触器：

接触器是一种用于远距离频繁接通和开断交直流主电路及大容量控制电路的电器，主要控制对象是电动机、照明、电容器组等，分交流接触器和直流接触器。与断路器相比，不同之处在于：动作频率非常高（因此要求其电气寿命和机械寿命足够长）；有较高的的开断和接通容量，但是一般用在1kV及以下的电压等级中，无法与断路器的几十千伏、几百千伏相比。14．继电器：

继电器是用来在控制回路中控制其他电器（一般是一次电气主设备）动作或在主电路中作为保护用以及作信号转换用的电器，只适用于远距离的分断、接通小容量控制回路，比如：交流/直流电流继电器、电压继电器、时间继电器、中间继电器、热继电器等。15.试验

常见试验包括： 型式试验：对按照某一设计要求而制造的一个或多个器件或设备所进行的试验，用以检验这

一设计要求是否符合一定的规范。

常规试验：也叫出厂试验，对每个器件或设备在制造中或完工后所进行的试验，用以判明器件或设备是否符合某项标准。

介质试验：是检验介质电气特性的各种试验的总称，包括：绝缘、静电、耐压等。抽样试验：对一批产品中随机抽取的若干样品进行试验，也是用来判明样品是否符合某项标准的。寿命试验：确定产品在规定条件下可能达到的寿命的试验，或者是为评价分析产品的寿命特征而进行的试验，属破坏性试验。耐受试验：在包括一定时间内为一定目的所采取的特定运行等规定条件下，对产品进行的试验，如反复操作、短路、过电压、振动、冲击等，属破坏性试验。

投运试验：在现场对产品所进行的试验，用以证明安装是正确的，产品运行是正常的。参考文献：

数字图书馆 >电工、电子自动化技术图书馆 >电工技术 >总论 1．《电力系统自动化原理与技术》 华北电力学院 2．《工业用电设备》 上海电力学院 罗廷璇编 3．《工厂配电》 美国电气和电子工程师协会 4．《配电自动化开关设备》 王章启等编 5．《电气设备选择 施工安装 设计应用手册 上、下册》 刘宝林主编 数字图书馆 >电工、电子自动化技术图书馆 >电工技术 >电器 1．《低压电器》：马镜澄 王书成等 2．《继电保护装置》 苏联 H.B.契尔诺布罗涅夫

数字图书馆 >电工、电子自动化技术图书馆 >电工技术 >发电、发电厂 >变电所 1．《配电设备》 马定林主编 数字图书馆 >电工、电子自动化技术图书馆 >电工技术 >输配电工程、电力网及电力系统 >输配电技术 1．《工厂供电》 黄明琪等编

转自工业电器网（www.xiexiebang.com）

在高压电器产品样本、图样、技术文件、出厂检验报告、型式试验报告、使用说明书及产品名牌中，常采用各种专业名词术语，它们表示产品的结构特征、技术性能和使用环境。了解和掌握这些名词术语可为工作带来许多便利，现将高压电器常用的名语术语作一介绍。

一、高压开关设备术语

1.高压开关――额定电压1kV及以上主要用于开断和关合导电回路的电器。

2.高压开关设备――高压开关与控制、测量、保护、调节装置以及辅件、外壳和支持件等部件及其电气和机械的联结组成的总称。

3.户内高压开关设备――不具有防风、雨、雪、冰和浓霜等性能，适于安装在建筑场所内使用的高压开关设备。

4.户外高压开关设备――能承受风、雨、雪、污秽、凝露、冰和浓霜等作用，适于安装在露天使用的高压开关设备。

5.金属封闭开关设备；开关柜――除进出线外，其余完全被接地金属外壳封闭的开关设备。

6.铠装式金属封闭开关设备――主要组成部件(例如断路器、互感器、母线等)分别装在接地的金属隔板隔开的隔室中的金属封闭开关设备。

7.间隔或金属封闭开关设备――与铠装式金属封闭开关设备一样，其某些元件也分装于单独的隔室内，但具有一个或多个符合一定防护等级的非金属隔板。

8.箱式金属封闭开关设备――除铠装式、间隔式金属封闭开关设备以外的金属封闭开关设备。

9.充气式金属封闭开关设备――金属封闭开关设备的隔室内具有下列压力系统之一用来保护气体压力的一种金属封闭开关设备。

a.可控压力系统；b.封闭压力系统；c.密封压力系统。

10.绝缘封闭开关设备――除进出线外，其余完全被绝缘外壳封闭的开关设备。

11.组合电器――将两种或两种以上的高压电器，按电力系统主接线要求组成一个有机的整体而名电器仍保持原规定功能的装置。

12.气体绝缘金属封闭开关设备――封闭式组合电器，至少有一部分采用高于大气压的气体作为绝缘介质的金属封闭开关设备。

13.断路器――能关合、承载、开断运行回路正常电流、也能在规定时间内关合、承载及开断规定的过载电流(包括短路电流)的开关设备。

14.六氟化硫断路器――触头在六氟化硫气体中关合、开断的断路器。

15.真空断路器――触头在真空中关合、断的断路器。

16.隔离开关――在分位置时，触头间符合规定要求的绝缘距离和明显的断开标志；在合位置时，能承载正常回路条件下的电流及规定时间内异常条件(例如短路)下的电流开关设备。

17.接地开关――用于将回路接地的一种机械式开关装置。在异常条件（如短路下，可在规定时间内承载规定的异常电流；在正常回路条件下，不要求承载电流。

18.负荷开关――能在正常回路条件下关合、承载和开断电流以及在规定的异常回路条件（如短路条件）下，在规定的时间内承载电流的开关装置。

19.接触器――手动操作除外，只有一个休止位置，能关合、承载及开断正常电流及规定的过载电流的开断和关合装置。

20.熔断器――当电流超规定值一定时间后，以它本身产生的热量使熔化而开断电路的开关装置。

21.限流式熔断器――在规定电流范围内动作时，以它本身所具备的功能将电流限制到低于预期电流峰值的一种熔断器。

22.喷射式熔断器――由电弧能量产生气体的喷射而熄灭电弧的熔断器。

23.跌落式熔断器――动作后载熔件自动跌落，形成断口的熔断器。

24.避雷器――一种限制过电压的保护电器，它用来保护设备的绝缘，免受过电压的危害。

25.无间隙金属氧化物避雷器――由非线性金属氧化物电阻片串联和(或)并联组成且无 或串联放电间隙的避雷器。

26.复合外套无间隙金属氧化物避雷器――由非线性金属氧化物电阻片和相应的零部件组成且其外套为复合绝缘材料的无间隙避雷器。电气术语

术语、电力、电网、供电、电气操作 AC(交流电)经发电机所发出的方向交替的电流。安全照明

用以确保处于潜在危险过程中的人们的安全而提供的那部分应急照明。安装高度

参考平面与灯具平面之间的距离。暗视觉

调节眼睛以适应几百分之一坎德拉每平方米的亮度水平时的视觉情况。在这种情况下，杆状细胞被认为是主要的活跃成分。光谱是无色的。凹形反光槽

安装在顶棚上具有开放溢出的长凹槽形灯具。白炽灯

由电流加热元件产生白热光的光源（经常被称为普泡或GLS灯）半透明媒质

主要通过漫射传输来传播可见辐射的媒质。因此物体不能通过此媒质被清晰的看到。薄层天窗

以不透明或者半透明材料制成的直条作为遮挡物的天窗。饱和度

判断单一颜色在总体感觉中所占比例的视觉属性。备用照明

使正常活动得以基本不变的继续进行的应急照明部分。被利用的光通

参考面上所接受到的光通量。波长（l）

在周期波传播方向上在同一时间连续两个相位相同的点之间的距离。不舒适眩光

可引起不适，而不一定破坏被照对象的视觉效果的眩光。不透明介质

在所需光谱范围内不能传递辐射的介质。CIE 国际照明委员会。法语为：Commission Internationale de l'Eclairage。CIE标准光度观测器 理想的光电观测器，其光谱灵敏度曲线符合明视觉下的V(l)或暗视觉下的V'(l)函数，并满足光通量定义中的积分定律。参考面

其上照度被测量或详细说明的某一表面。测角光度计

测量光源或灯具定向光线分布特性的光度计。常规照明

对某区域不提供特殊需求的充分均匀的照明方式。初始光通

荧光灯燃点100小时后的光通输出。出口照明

应急照明中为确保出口可以被有效辨认的照明。在正常照明系统中断时使用。触发器 见 启动器 传输

辐射通过媒质，其单色成分的频率不变。窗帘照明 见 帷幕照明

(道路的)有效宽度

通过灯具轴的垂面与距灯具最远的路边之间的水平距离。单侧布灯

灯具只被安放在车道一侧的道路照明布灯方式。单色辐射

辐射特性由单一频率决定。在实际中，非常小频率范围内的辐射可称之为单色辐射。挡屏

灯具中被设计用来防止光源在给定范围的角度内被直接看见的部分。实际应用中，挡屏也被用作光控制器。灯的寿命

当一组光源同时燃点时，其中一定比率的灯熄灭时的时间。灯杆 见 灯具 灯具

对光源发出的光进行分配、过滤、转换的装置，其中包括安装、保护光源的各种附件及连接电路所必需的各种装置。

在道路照明中经常用“灯杆”来表示“灯具”。灯丝

一般用钨（例如白炽灯）制成的金属丝。灯丝 见 电极 等光强曲线

在一个以光源为圆心的虚拟的球面上，将光源射向球体上光强相同的各方向的点用线连接起来，就成为等光强曲线。等光强图

一系列的等光强曲线的组合。等勒克斯曲线（图）

某一表面上具有相同勒克斯值的点的集合。等亮度曲线（图）

对于给定的观察者位置，和给定的光源位置或者与光源相关的发光表面来说，该表面或曲线上各点的亮度相同。等效适应亮度

当观测器前均匀亮度值与实际非均匀亮度分布具有相同的可辨性时，等效适应亮度即为该均匀亮度值。等效罩纱亮度

为使亮度差别域值在不存在失能眩光的情况下与存在失能眩光失具有相同的感受，分别在背景和被照物体上叠加的亮度。等照度曲线

某一表面上具有相同照度的点的集合。低压汞（蒸气）灯

涂有荧光粉或者没有涂有荧光粉的汞蒸气灯，其中光源工作时管内气压不超过100Pa。例如TL灯。

低压钠（蒸气）灯

工作时，灯内局部气压不超过5Pa的钠蒸气灯，例如SOX灯。点光源

尺寸很小，小到与光源和被照物体之间的距离相比，在计算或测量中其尺寸可以忽略的光源。电磁镇流器(电感镇流器)镇流器使用组装的铁芯和线圈组装而成，用于传输电流以启动和燃点荧光灯和高强度气体放电灯（HID）。电流峰值因数 见 峰值因数 电气效率

对于镇流器而言，定义为PL/Pin，其中PL为光源功率，Pin 为输入镇流器的功率。例如，如果10%的总功率由热传导损失掉，则镇流器效率为90%。相对于标准的电感镇流器而言，电子镇流器具有更高的电气效率。由于电子镇流器可以在光源输出与电感镇流器相同光通的情况下减少功率损失，所以它的使用则更加节能。电容

存储电能的器件，一般用于功率因数校正和光源稳定控制（见功率因数）。电子（高频）镇流器

通过电子组件的帮助把电流转换为高频燃点放电灯的镇流器。其频率一般高于或等于20000 Hz。

顶棚空间系数（见下空间系数）定向照明

工作面或被照物体上的光线主要由某一方向照射而来的照明方式。对比度

对同时或连续观察到的某一区域两个部分之间的表象差别所进行的主观评估。（见亮度对比度）

对比度域值 见域值对比 对称光强分布

对光源而言，至少有一轴对称或面对称的光强分布。EMI(电磁干扰)由电气或电子设备造成的电干扰。高频电子设备的干扰等级应服从联邦通信委员会(FCC)或国际电工委员会(IEC)的规定。发光 原子、分子或离子由于受能量的激发而产生的某一波长或波长范围内的光辐射，这种光辐射的能量超过了在相同温度下该材料产生的热辐射的能量。反射

在某一平面上，一定角宽范围谒 墓馇考 崆 呱系氖妇冻ざ染 笥谄渥畲笾档哪骋惶囟ū壤 庵智榭龆ㄒ逦 馐 姆⑸ⅰ? 特定比例一般使用的值为1/10(美国)和 1/2(欧洲)。发散也相应的被称作“十分之一峰值发散”或“二分之一峰值发散”。反射率（以前称作反射因子）

反射的辐射通量或光通量与入射通量之比。反射器

利用反射现象来改变光源光通量的空间分布的装置。泛光照明

为泛光照明设计的投光系统，一般可以投射任何方向并具有防水防风雨结构。防尘灯具

在灰尘较多的环境下，可以防止具有某些特定属性或特点的灰尘进入其中的灯具。防火灯具

见增强安全型灯具 防喷射灯具

防止来自各个方向水的喷射的灯具。防水灯具

当浸入水下特定深度时可以经得住水的渗透的灯具，但是不能在水下长久使用。见潜水灯具。防水滴灯具

当灯具安装在规定工作位置时，可以防止垂直方向上下落的水滴入灯具。防雨灯具

用于室外能够防止雨水渗透的灯具。防蒸气灯具

可防止一特定蒸汽或气体进入灯罩的灯具。放电

在气体或蒸气中，电流在电场的影响下使带电粒子产生和迁移并流经该气体或 蒸气区域的过程。

荧光灯中，电极是指发射或吸收电子的金属灯丝。负电极（阴极）产生带负电的自由电子而由正电极（阳极）吸收，并在两极间产生电流和弧光。放电灯

直接或间接地通过气体、金属蒸气或多种气体和蒸气的混合气的放电以得到光输出的光源。峰值强度

光源或灯具在给定方向上的最大光强。峰值因子（灯电流峰值因子）

灯电流峰值与RMS（均方根值）或平均工作电流的比值。辐射

能量以电磁波或粒子的形式进行的发射或转移。辐射功率

以辐射形式发射、转移，或接收的功率。单位：瓦特，W 辐射能量（Qe，Q）

以辐射形式发射、转移，或接收的能量。单位：焦耳，J 辐射通量 见辐射功率 辐射效率（ηe）

辐射源发射的辐射通量（功率）与消耗功率之比。辐照度（Ee , E）

在某一指定表面上单位面积上所接受的辐射能量。单位: W/m2 杆状细胞

视网膜上的感光细胞，包括能够启动暗视觉过程的光敏色素。杆状细胞可能不参与颜色刺激区分。感觉色

视觉感觉的一种，观察者可以在具有不同辐射的观察环境中对相同的大小、形状、结构等进

行分辨的能力。感知速度

物体被探测到所需的最小暴露时间的倒数。高功率因子镇流器

功率因子高于0.90的镇流器。高频工作

一般指电子镇流器以20到60 千赫(kHz), 即每秒20000 至 60000 次的工作状态。高压汞（蒸气）灯

涂或不涂荧光粉的汞蒸气放电灯，其燃点过程中汞蒸汽的分压强为105 Pa的量级。例如: HPL 和 HPL-N 型灯。高压钠（蒸气）灯