第一篇：手机硬件工程师ESD防护电路设计总结
手机硬件工程师关于ESD防护电路设计的一点总结
本人是做手机硬件的，实际上是打杂的。日常的工作都是一些比较琐碎杂乱的事情，比如焊接、测试、校准、维修、打静电等等。工作差不多两年了，虽然经验丰富不多，但在不断地重复工作中也有些自己的总结，希望与大家分享一下。因为我们做的是国内的客户，客户入网的比较多。所以对静电的要求比较高。而不入网的客户的机子的外壳也大多是锌合金的，ESD问题也让人头痛。这里主要是想分享一下自己对静电方面的一些经验。
在必要的IO口加上TVS管如TP线、侧键的IO线、开关键。不推荐用压敏电阻。因为现在的压敏电阻太水了，根本起不了保护作用。去年冬天我们主板上的加了压敏电阻，结果很多主板的TV芯片都被静电打坏了。又有一次我打静电打TP的时候打坏了好几个53，这些TP的IO口都是有贴压敏电阻的。贴压敏电阻起不了保护作用，还有个问题就是这些差的压敏电阻还比较容易被静电击坏，造成TP不灵或失效、自动开机的现象。用压敏电阻还不如不用。
静电能挡就挡，比如某些比较敏感的线路如Vbat、IO线、FPC焊盘、侧键、露铜的焊盘、按键灯2等都应该用绝缘胶贴起来。虽然有些操作在产线很难实现，但为了应付CTA真的有时候需要“包粽子”。
有时候碰到比较难打静电的机子往往按键是比较难打ESD的。特别是金属按键或者是水镀的方向导航键。有很多入网的客户往往都是壳子是塑胶的但按键是金属的和方向导航键是水镀的。如果是入网的我都建议客户采用塑胶壳和塑胶按键，而且导航键也要采用真空镀的。
当然有时候有些装饰件有些疑似导电的材料也要确认一下是否导电。这些材料很可能是导致ESD问题的罪魁祸首。而且这种材料一般情况下用万用表量不出来，得用静电*来打一下才可确认。记得以前有一次，一个入网的机子摄像头处静电不过，就是因为摄像头上的镜片是这种特殊的材料。后来换了摄像头的镜片就好了。
机子的外壳和后盖是塑胶的最好，可国内的客户很多时候都是笨重的锌合金的，这使得ESD的难度增加了不少，这时就要考虑充分接地了。否则缝隙和后盖很难打过。接地不是越多越好。接地点越多越好其实是个误区。很多时候确实是接地点越多越好。但有时候并不是那么的凑效。我自己也曾经陷入过这个误区。以前经常是遇到静电不好的机子，想都不想，直接把能接地的地方都接好地。很多情况静电都可以过了，但是有时候接了很多的地静电仍然是没法过。后来不断地试验，才发现主板有些地是比较弱的。如果把这些地给接上了，打静电就会比较容易死。相反把它去掉可能会好很多。所以说并不是接地越多越好。对于比较弱的地，最好不要接。只要把好的地充分接好就可以了。对于如何辨别好与不好的地，可以看一下PCB，更直接的方法是用接触式放电打主板，能打过的露铜就是比较好的地，而打不过的露铜就是
不太好的地，这样的地就不要接了，接上了反而会影响ESD性能。
好了就这么多了，还有没想到、没遇到的的希望大家多多补充。
第二篇：硬件电路设计工程师实战培训课程
硬件电路设计工程师实战培训课程
培训教学大纲：
一、模拟数字电路基础知识
二、PROTEL,PADS工具软件使用
三、单片机简易开发板PCB的设计
四、电阻 电容 电感 二极管 三极管的常见分类及使用——直流电源设计
五、放大器及比较器常用IC及音响电路设计
六、通用逻辑电路应用及交通灯系统设计
七、存储器常用类别接口及单片机扩展存储器接口电路设计
八、A/D,D/A常用器件类别及电子温度计电路设计
九、通信接口常用器件类别及接口电路设计与分析
RS-232,RS-485,CAN,USB,LVDS,UART,IEEE1394,MODEM,RF，红外，光纤
十、逻辑分析仪使用
十一、显示驱动电路常用器件类别及接口电路设计：LED LCD VGA
十二、音频常用芯片及公交报站器电路设计
十三、电源管理常用器件及智能充电器电路设计
十四、保护性电路设计；
十五、常用功率器件，开关器件及家用电器控制电路
十六、传感器常用器件及智能仪表电路设计
十七、FPGA/CPLD/DSP常用接口及应用电路设计
十八、PC常用接口及四层主板电路设计分析
十九、红外探测报警电路
二十、MP3电路设计分析 二
十一、数码相框电路设计分析 二
十二、信号完整性分析及高频电路板设计
二十三、频谱分析仪使用、射频常用器件仪器及对讲机电路设计
第三篇：8@52RD_手机ESD个人总结
手机ESD概述个人总结
1.ESD概述
静电是人们非常熟悉的一种自然现象。静电的许多功能已经应用到军工或民用产品中，如静电除尘、静电喷涂、静电分离、静电复印等。然而，静电放电ESD（Electro-Static Discharge）却又成为电子产品和设备的一种危害，造成电子产品和设备的功能紊乱甚至部件损坏。现代半导体器件的规模越来越大，工作电压越来越低，导致了半导体器件对外界电磁骚扰敏感程度也大大提高。ESD对于电路引起的干扰、对元器件、CMOS电路及接口电路造成的破坏等问题越来越引起人们的重视。电子设备的ESD也开始作为电磁兼容性测试的一项重要内容写入国家标准和国际标准。
1.1 静电成因及其危害
静电是两种介电常数不同的物质磨擦时，正负极性的电荷分别积累在两个特体上而形成。当两个物体接触时，其中一个趋从于另一个吸引电子，因而二者会形成不同的充电电位。就人体而言，衣服与皮肤之间的磨擦发生的静电是人体带电的主要原因之一。
静电源与其它物体接触时，依据电荷中和的物理原理则将存在着电荷流动，传送足够的电量以抵消电压。在高速电量的传送过程中，将产生潜在的破坏电压、电流以及电磁场，严重时将其中物体击毁，这就是静电放电。国家标准中定义：静电放电是具有不同静电电位的特体互相靠近或直接接触引起的电荷转移（GB/T4365-1995），一般用ESD表示。ESD会导致电子设备严重损坏或操作失常。
静电对器件造成的损坏有显性和隐性两种。隐性损坏在当时看不出来，但器件变得更脆弱，在过压、高温等条件下极易损坏。
ESD两种主要的破坏机制是：由ESD电流产生热量导致设备的热失效，即器件烧毁；由ESD感应出过高电压导致绝缘击穿。两种破坏可能在一个设备中同时发生，例如，绝缘击穿可能激发大的电流，这又进一步导致热失效。
除容易造成电路损害外，静电放电也极易对电子电路造成干扰。静电放电对电子电路的干扰有 二种方式。一种是传导干扰，另一种是辐射干扰。
1.2 手机中的ESD问题
数字移动电话的电路由射频与基带两大部分组成。其中射频（RF）电路包括收发器、频率合成器和功放等，基带（Baseband）电路包括数字信息处理和控制器、存储器、电源管理和其他外设部分。
手机的功能越来越强大，而电路板却越来越小，集成度越来越高。ESD可能会造成手机工作异常、死机，甚至损坏并引发其他的安全问题。所以在手机上市之前，我国都强行要求进行入网测试，而入网测试中明确要求进行ESD和其它浪涌冲击的测试。根据IEC
61000-4-2 标准，其中接触放电需要做到±8kV静电正常，空气放电需要做到±15kV静电正常，这就对ESD的设计提出了较高的要求。手机有几个部分用于人机交互，这样就存在着人体静电放电的ESD问题。手机电路中需要进行ESD防护的部位有：SIM卡插座与CPU读卡电路、键盘电路、耳机、麦克风电路、电源接口、数据接口、USB接口、彩屏LCD驱动接口。
2.手机中的ESD防护设计
手机中的ESD设计可以大致分为三部分：结构设计、PCB设计和电路设计。
2.1 手机结构设计
如果将释放的静电看成是洪水的话，那么主要的解决方法与治水类似，就是“堵”和“疏”。如果手机有一个理想的壳体是密不透风的，静电也就无从而入，当然不会有静电问题了。但实际的壳体在合盖处常有缝隙，而且许多还有金属的装饰片，所以一定要加以注意。
其一，用“堵”的方法。尽量增加壳体的厚离，即增加外壳到电路板之间的距离，或者通过一些等效方法增加壳体气隙的距离，这样可以避免或者大大减少ESD的能量强度。
通过结构的改进，可以增大外壳到内部电路之间气隙的距离从而使ESD的能量大大减弱。根据试验，8kV的ESD在通过过4mm的距离后能量一般衰减为零。
其二，用“疏”的方法，可以用EMI油漆喷涂在壳体的内侧。EMI油漆是导电的，可以看成是一个金属的屏蔽层，这样可以将静电导在壳体上；再将壳体与PCB（Printed Circuit Board）的地连接，将静电从地导走。这样处理的方法除了可以防止静电，还能有效抑制EMI的干扰。如果有足够的空间，还可以用一个金属屏蔽罩将其中的电路保护起来，金属屏蔽罩再连接PCB的GND。用
金属屏蔽罩将LCD模块保护起来的例子。
总之，ESD设计壳体上需要注意很多地方，首先是尽量不让ESD进入壳体内部，最大限度地减弱其进入壳体的能量。对于进入壳体内部的ESD尽量将其从GND导走，不要让其危害电路的其它部分。壳体上的金属装饰物使用时一定要小心，因为很可能带来意想不到的结果，需要特别注意。
2.2 手机PCB设计
手机PCB（Printed Circuit Board）都是高密度板，通常为6层板以上。随着密度的增加，趋势是使用更多叠层PCB板，其设计一直都需要考虑性能与面积的平衡。一方面，越大的空间可以有更多的空间摆放元器件，同时，走线的线宽和线距越宽，对于EMI、音频、ESD等各方面性能都有好处。另一方面，手机体积设计的小巧又是趋势与需要。所以，设计时需要找到平衡点。就ESD问题而言，设计上需要注意的地方很多，尤其是关于GND布线的设计以及线矩，很有讲究。有些手机中ESD存在很大的问题，一直找不到原因，经过反复研究与实验，发现是PCB设计中的出现的问题。为此，这里总结了PCB设计中应该注意的要点：
(1)PCB板边（包括通孔Via边界）与其它布线之间的距离应大于0.3mm；
(2)PCB的板边最好全部用GND走线包围；
(3)GND与其它布线之间的距离保持在0.2mm～0.3mm；
(4)Vbat与其它布线之间的距离保持在0.2mm～0.3mm;
(5)重要的线如Reset、Clock等与其它布线之间的距离应大于0.3mm;
(6)大功率的线如PA等与其它布线之间的距离保持在0.2mm～0.3mm；
(7)不同层的GND之间应有尽可能多的通孔（VIa）相连；
(8)在最后的铺地时应尽量避免尖角，有尖角应尽量使其平滑。
2.3 手机电路设计
在壳体和PCB的设计中，对ESD问题加以注意之后，ESD还会不可避免地进入到手机电路中，尤其是以下几个部件：SIM卡的CPU读卡电路、键盘电路、耳机、麦克风电路、数据接口、电源接口、USB接口、彩屏LCD驱动接口，这些部位都是外露的因而很可能将人体的静电引入手机中。所以，需要在这些部分中使用ESD防护器件，手机电路防ESD设计的主要内容就是ESD防护器件的选用。总的来说，ESD防护器件主要有以下几种：
（1）气体放电管（GDT）。它是具有一定气密的玻璃或陶瓷外壳，中间充满稳定的气体，如氖或氩，并保持一定压力。GDT通流量大、极间电容小，可自行恢复，其缺点是响应速度太慢，放电电压不够精确，寿命短，电性能会随时间变化。
（2）压敏电阻（MOV）。它是陶瓷元件，将氧化锌和添加剂在一定条件下“烧结”，电阻受电压的强烈影响，其电流随着电压的升高而急剧上升。压敏电阻内部发热量很大，其缺点是响应速度慢，性能会因多次使用而变差，极间电容大。
（3）闸流二极管（TSS）。它是半导体元件，闸流二极管开始时不会导通，处于“阻断”状态。当“过电压”上升到闸流管的“放电电压”时，导通并产生放电电流；当电流下降到最小值时，闸流管会重新“阻断”，并恢复到原来的“断路状态”。
(4)瞬态电压抑制器（TVS）。它是半导体器件，由于其最大特点是快速反应、非常低的极间电容，很小的漏电流和很大的耐流量，尤其是其结合芯片的方式，非常适合各种接口的防护。
（5）静电抑制器（也叫ESD阻抗器)。它也是陶瓷器件，严格的说它也是压敏器件的一种。它由Polymer高分子材料制成，内部菱形分子以规则离散状排列，当静电电压超过该器件的触发电压时，内部分子迅速产生尖端对尖端的放电，将静电在瞬间泄放到地。因而它又有了TVS的一些特性，反应时间变得更快（最小可以<0.5ns）、电容值也更小（最小可以<0.05pf）、漏电流最小可达0.1μA，正是器件里面材质的不纯性令静电通过器件时以大量发热的形式消耗了静电。
目前手机行业中使用比较多的还是压敏电阻/静电抑制器以及TVS，以后有时间的话也会重点写写这两种器件的选用。谢谢大家捧场！
第四篇：硬件工程师
硬件工程师必看---必杀技学习(转)充分了解各方的设计需求,确定合适的解决方案
启动一个硬件开发项目,原始的推动力会来自于很多方面,比如市场的需要,基于整个系统架构的需要,应用软件部门的功能实现需要,提高系统某方面能力的需要等等,所以作为一个硬件系统的设计者,要主动的去了解各个方面的需求,并且综合起来,提出最合适的硬件解决方案。比如A项目的原始推动力来自于公司内部的一个高层软件小组,他们在实际当中发现原有的处理器板IP转发能力不能满足要求,从而对于系统的配置和使用都会造成很大的不便,所以他们提出了对新硬件的需求。根据这个目标,硬件方案中就针对性的选用了两个高性能网络处理器,然后还需要深入的和软件设计者交流,以确定内存大小,内部结构,对外接口和调试接口的数量及类型等等细节,比如软件人员喜欢将控制信令通路和数据通路完全分开来,这样在确定内部数据走向的时候要慎重考虑。项目开始之初是需要召开很多的讨论会议的,应该尽量邀请所有相关部门来参与,好处有三个,第一可以充分了解大家的需要,以免在系统设计上遗漏重要的功能,第二是可以让各个部门了解这个项目的情况,提早做好时间和人员上协作的准备,第三是从感情方面讲,在设计之初各个部门就参与了进来,这个项目就变成了大家共同的一个心血结晶,会得到大家的呵护和良好合作,对完成工作是很有帮助的。原理图设计中要注意的问题
原理图设计中要有“拿来主义”,现在的芯片厂家一般都可以提供参考设计的原理图,所以要尽量的借助这些资源,在充分理解参考设计的基础上,做一些自己的发挥。当主要的芯片选定以后,最关键的外围设计包括了电源,时钟和芯片间的互连。
电源是保证硬件系统正常工作的基础,设计中要详细的分析：系统能够提供的电源输入;单板需要产生的电源输出;各个电源需要提供的电流大小;电源电路效率;各个电源能够允许的波动范围;整个电源系统需要的上电顺序等等。比如A项目中的网络处理器需要1.25V作为核心电压,要求精度在＋5%-－3%之间,电流需要12A左右,根据这些要求,设计中采用5V的电源输入,利用Linear的开关电源控制器和IR的MOSFET搭建了合适的电源供应电路,精度要求决定了输出电容的ESR选择,并且为防止电流过大造成的电压跌落,加入了远端反馈的功能。
时钟电路的实现要考虑到目标电路的抖动等要求,A项目中用到了GE的PHY器件,刚开始的时候使用一个内部带锁相环的零延时时钟分配芯片提供100MHz时钟,结果GE链路上出现了丢包,后来换成简单的时钟Buffer器件就解决了丢包问题,分析起来就是内部的锁相环引入了抖动。
芯片之间的互连要保证数据的无误传输,在这方面,高速的差分信号线具有速率高,好布线,信号完整性好等特点,A项目中的多芯片间互连均采用了高速差分信号线,在调试和测试中没有出现问题。PCB设计中要注意的问题
PCB设计中要做到目的明确,对于重要的信号线要非常严格的要求布线的长度和处理地环路,而对于低速和不重要的信号线就可以放在稍低的布线优先级上。重要的部分包括：电源的分割;内存的时钟线,控制线和数据线的长度要求;高速差分线的布线等等。
A项目中使用内存芯片实现了1G大小的DDR memory,针对这个部分的布线是非常关键的,要考虑到控制线和地址线的拓扑分布,数据线和时钟线的长度差别控制等方面,在实现的过程中,根据芯片的数据手册和实际的工作频率可以得出具体的布线规则要求,比如同一组内的数据线长度相差不能超过多少个mil,每个通路之间的长度相差不能超过多少个mil等等。当这些要求确定后就可以明确要求PCB设计人员来实现了,如果设计中所有的重要布线要求都明确了,可以转换成整体的布线约束,利用CAD中的自动布线工具软件来实现PCB设计,这也是在高速PCB设计中的一个发展趋势。检查和调试
当准备调试一块板的时候,一定要先认真的做好目视检查,检查在焊接的过程中是否有可见的短路和管脚搭锡等故障,检查是否有元器件型号放置错误,第一脚放置错误,漏装配等问题,然后用万用表测量各个电源到地的电阻,以检查是否有短路,这个好习惯可以避免贸然上电后损坏单板。调试的过程中要有平和的心态,遇见问题是非常正常的,要做的就是多做比较和分析,逐步的排除可能的原因,要坚信“凡事都是有办法解决的”和“问题出现一定有它的原因”,这样最后一定能调试成功。一些总结的话
现在从技术的角度来说,每个设计最终都可以做出来,但是一个项目的成功与否,不仅仅取决于技术上的实现,还与完成的时间,产品的质量,团队的配合密切相关,所以良好的团队协作,透明坦诚的项目沟通,精细周密的研发安排,充裕的物料和人员安排,这样才能保证一个项目的成功。
一个好的硬件工程师实际上就是一个项目经理,他/她需要从外界交流获取对自己设计的需求,然后汇总,分析成具体的硬件实现。还要跟众多的芯片和方案供应商联系,从中挑选出合适的方案,当原理图完成后,他/她要组织同事来进行配合评审和检查,还要和CAD工程师一起工作来完成PCB的设计。与此同时,还要准备好BOM清单,开始采购和准备物料,联系加工厂家完成板的贴装。在调试的过程中他/她要组织好软件工程师来一起攻关调试,配合测试工程师一起解决测试中发现的问题,等到产品推出到现场,如果出现问题,还需要做到及时的支持。所以做一个硬件设计人员要锻炼出良好的沟通能力,面对压力的调节能力,同一时间处理多个事务的协调和决断能力和良好平和的心态等等。
还有细心和认真,因为硬件设计上的一个小疏忽往往就会造成非常大的经济损失,比如以前碰到一块板在PCB设计完备出制造文件的时候误操作造成了电源层和地层连在了一起,PCB板制造完毕后又没有检查直接上生产线贴装,到测试的时候才发现短路问题,但是元器件已经都焊接到板上了,结果造成了几十万的损失。所以细心和认真的检查,负责任的测试,不懈的学习和积累,才能使得一个硬件设计人员持续不断的进步,而后术业有所小成。
相关文章：
如何设计一个合适的电源
对于现在一个电子系统来说,电源部分的设计也越来越重要,我想通过和大家探讨一些自己关于电源设计的心得,来个抛砖引玉,让我们在电源设计方面能够都有所深入和长进。
Q1：如何来评估一个系统的电源需求
Answer：对于一个实际的电子系统,要认真的分析它的电源需求。不仅仅是关心输入电压,输出电压和电流,还要仔细考虑总的功耗,电源实现的效率,电源部分对负载变化的瞬态响应能力,关键器件对电源波动的容忍范围以及相应的允许的电源纹波,还有散热问题等等。功耗和效率是密切相关的,效率高了,在负载功耗相同的情况下总功耗就少,对于整个系统的功率预算就非常有利了,对比LDO和开关电源,开关电源的效率要高一些。同时,评估效率不仅仅是看在满负载的时候电源电路的效率,还要关注轻负载的时候效率水平。
至于负载瞬态响应能力,对于一些高性能的CPU应用就会有严格的要求,因为当CPU突然开始运行繁重的任务时,需要的启动电流是很大的,如果电源电路响应速度不够,造成瞬间电压下降过多过低,造成CPU运行出错。
一般来说,要求的电源实际值多为标称值的＋－5%,所以可以据此计算出允许的电源纹波,当然要预留余量的。
散热问题对于那些大电流电源和LDO来说比较重要,通过计算也是可以评估是否合适的。
Q2：如何选择合适的电源实现电路
Answer：根据分析系统需求得出的具体技术指标,可以来选择合适的电源实现电路了。一般对于弱电部分,包括了LDO（线性电源转换器）,开关电源电容降压转换器和开关电源电感电容转换器。相比之下,LDO设计最易实现,输出纹波小,但缺点是效率有可能不高,发热量大,可提供的电流相较开关电源不大等等。而开关电源电路设计灵活,效率高,但纹波大,实现比较复杂,调试比较烦琐等等。
Q3：如何为开关电源电路选择合适的元器件和参数
Answer：很多的未使用过开关电源设计的工程师会对它产生一定的畏惧心理,比如担心开关电源的干扰问题,PCB layout问题,元器件的参数和类型选择问题等。其实只要了解了,使用一个开关电源设计还是非常方便的。
一个开关电源一般包含有开关电源控制器和输出两部分,有些控制器会将MOSFET集成到芯片中去,这样使用就更简单了,也简化了PCB设计,但是设计的灵活性就减少了一些。
开关控制器基本上就是一个闭环的反馈控制系统,所以一般都会有一个反馈输出电压的采样电路以及反馈环的控制电路。因此这部分的设计在于保证精确的采样电路,还有来控制反馈深度,因为如果反馈环响应过慢的话,对瞬态响应能力是会有很多影响的。
而输出部分设计包含了输出电容,输出电感以及MOSFET等等,这些的选择基本上就是要满足一个性能和成本的平衡,比如高的开关频率就可以使用小的电感值（意味着小的封装和便宜的成本）,但是高的开关频率会增加干扰和对MOSFET的开关损耗,从而效率降低。使用低的开关频率带来的结果则是相反的。
对于输出电容的ESR和MOSFET的Rds_on参数选择也是非常关键的,小的ESR可以减小输出纹波,但是电容成本会增加,好的电容会贵嘛。开关电源控制器驱动能力也要注意,过多的MOSFET是不能被良好驱动的。
一般来说,开关电源控制器的供应商会提供具体的计算公式和使用方案供工程师借鉴的。窗体底端
第五篇：硬件工程师必备
硬件工程师必备1
1充分了解各方的设计需求，确定合适的解决方案
启动一个硬件开发项目，原始的推动力会来自于很多方面，比如市场的需要，基于整个系统架构的需要，应用软件部门的功能实现需要，提高系统某方面能力的需要等等，所以作为一个硬件系统的设计者，要主动的去了解各个方面的需求，并且综合起来，提出最合适的硬件解决方案。比如A项目的原始推动力来自于公司内部的一个高层软件小组，他们在实际当中发现原有的处理器板IP转发能力不能满足要求，从而对于系统的配置和使用都会造成很大的不便，所以他们提出了对新硬件的需求。根据这个目标，硬件方案中就针对性的选用了两个高性能网络处理器，然后还需要深入的和软件设计者交流，以确定内存大小，内部结构，对外接口和调试接口的数量及类型等等细节，比如软件人员喜欢将控制信令通路和数据通路完全分开来，这样在确定内部数据走向的时候要慎重考虑。项目开始之初是需要召开很多的讨论会议的，应该尽量邀请所有相关部门来参与，好处有三个，第一可以充分了解大家的需要，以免在系统设计上遗漏重要的功能，第二是可以让各个部门了解这个项目的情况，提早做好时间和人员上协作的准备，第三是从感情方面讲，在设计之初各个部门就参与了进来，这个项目就变成了大家共同的一个心血结晶，会得到大家的呵护和良好合作，对完成工作是很有帮助的。原理图设计中要注意的问题
原理图设计中要有“拿来主义”，现在的芯片厂家一般都可以提供参考设计的原理图，所以要尽量的借助这些资源，在充分理解参考设计的基础上，做一些自己的发挥。当主要的芯片选定以后，最关键的外围设计包括了电源，时钟和芯片间的互连。电源是保证硬件系统正常工作的基础，设计中要详细的分析：系统能够提供的电源输入；单板需要产生的电源输出；各个电源需要提供的电流大小；电源电路效率；各个电源能够允许的波动范围；整个电源系统需要的上电顺序等等。比如A项目中的网络处理器需要1.25V作为核心电压，要求精度在＋5%-－3%之间，电流需要12A左右，根据这些要求，设计中采用5V的电源输入，利用Linear的开关电源控制器和IR的MOSFET搭建了合适的电源供应电路，精度要求决定了输出电容的ESR选择，并且为防止电流过大造成的电压跌落，加入了远端反馈的功能。
时钟电路的实现要考虑到目标电路的抖动等要求，A项目中用到了GE的PHY器件，刚开始的时候使用一个内部带锁相环的零延时时钟分配芯片提供100MHz时钟，结果GE
链路上出现了丢包，后来换成简单的时钟Buffer器件就解决了丢包问题，分析起来就是内部的锁相环引入了抖动。
芯片之间的互连要保证数据的无误传输，在这方面，高速的差分信号线具有速率高，好布线，信号完整性好等特点，A项目中的多芯片间互连均采用了高速差分信号线，在调试和测试中没有出现问题。PCB设计中要注意的问题
PCB设计中要做到目的明确，对于重要的信号线要非常严格的要求布线的长度和处理地环路，而对于低速和不重要的信号线就可以放在稍低的布线优先级上。重要的部分包括：电源的分割；内存的时钟线，控制线和数据线的长度要求；高速差分线的布线等等。
A项目中使用内存芯片实现了1G大小的DDR memory，针对这个部分的布线是非常关键的，要考虑到控制线和地址线的拓扑分布，数据线和时钟线的长度差别控制等方面，在实现的过程中，根据芯片的数据手册和实际的工作频率可以得出具体的布线规则要求，比如同一组内的数据线长度相差不能超过多少个mil，每个通路之间的长度相差不能超过多少个mil等等。当这些要求确定后就可以明确要求PCB设计人员来实现了，如果设计中所有的重要布线要求都明确了，可以转换成整体的布线约束，利用CAD中的自动布线工具软件来实现PCB设计，这也是在高速PCB设计中的一个发展趋势。4 检查和调试
当准备调试一块板的时候，一定要先认真的做好目视检查，检查在焊接的过程中是否有可见的短路和管脚搭锡等故障，检查是否有元器件型号放置错误，第一脚放置错误，漏装配等问题，然后用万用表测量各个电源到地的电阻，以检查是否有短路，这个好习惯可以避免贸然上电后损坏单板。调试的过程中要有平和的心态，遇见问题是非常正常的，要做的就是多做比较和分析，逐步的排除可能的原因，要坚信“凡事都是有办法解决的”和“问题出现一定有它的原因”，这样最后一定能调试成功。一些总结的话
现在从技术的角度来说，每个设计最终都可以做出来，但是一个项目的成功与否，不仅仅取决于技术上的实现，还与完成的时间，产品的质量，团队的配合密切相关，所以良好的团队协作，透明坦诚的项目沟通，精细周密的研发安排，充裕的物料和人员安排，这样才能保证一个项目的成功。
一个好的硬件工程师实际上就是一个项目经理，他/她需要从外界交流获取对自己设计的需求，然后汇总，分析成具体的硬件实现。还要跟众多的芯片和方案供应商联系，从中挑选出合适的方案，当原理图完成后，他/她要组织同事来进行配合评审和检查，还要和CAD工程师一起工作来完成PCB的设计。与此同时，还要准备好BOM清单，开始采购和准备物料，联系加工厂家完成板的贴装。在调试的过程中他/她要组织好软件工程师来一起攻关调试，配合测试工程师一起解决测试中发现的问题，等到产品推出到现场，如果出现问题，还需要做到及时的支持。所以做一个硬件设计人员要锻炼出良好的沟通能力，面对压力的调节能力，同一时间处理多个事务的协调和决断能力和良好平和的心态等等。
还有细心和认真，因为硬件设计上的一个小疏忽往往就会造成非常大的经济损失，比如以前碰到一块板在PCB设计完备出制造文件的时候误操作造成了电源层和地层连在了一起，PCB板制造完毕后又没有检查直接上生产线贴装，到测试的时候才发现短路问题，但是元器件已经都焊接到板上了，结果造成了几十万的损失。所以细心和认真的检查，负责任的测试，不懈的学习和积累，才能使得一个硬件设计人员持续不断的进步，而后术业有所小成。
点击咨询 