硬件工程师培训教程(二)

第一篇：硬件工程师培训教程(二)

中国电脑救援中心

硬件工程师培训教程

（二）第二节 计算机的体系结构

一台计算机由硬件和软件两大部分组成。硬件是组成计算机系统的物理实体，是看得见摸得着的部分。从大的方面来分，硬件包括CPU(Central Processing Unit ——中央处理器)、存储器和输入/输出设备几个部分。

CPU 负责指令的执行，存储器负责存放信息(类似大脑的记忆细胞)，输入/输出设备则负责信息的采集与输出(类似人的眼睛和手)。具体设备如我们平常所见到的内存条、显卡、键盘、鼠标、显示器和机箱等。软件则是依赖于硬件执行的程序或程序的集合。这是看不见也摸不着的部分。

一、Von Neumann(冯.诺依曼)体系结构

Von Neumann 体系结构是以数学家John Von Neumann 的名字命名的，他在20 世纪40年代参与设计了第一台数字计算机ENIAC。Von Neumann 体系结构的特点如下:

·一台计算机由运算器、控制器、存储器、输入和输出设备5 大部分组成。

·采用存储程序工作原理，实现了自动连续运算。

存储程序工作原理即把计算过程描述为由许多条命令按一定顺序组成的程序，然后把程序和所需的数据一起输入计算机存储器中保存起来，工作时控制器执行程序，控制计算机自动连续进行运算。Von Neumann 体系结构存在的一个突出问题就是，外部数据存取速度和CPU 运算速度不平衡，不过可以通过在一个系统中使用多个CPU 或采用多进程技术等方法来解决。

二、CPU

CPU 是计算机的运算和控制中心，其作用类似人的大脑。不同的CPU 其内部结构不完全相同，一个典型的CPU 由运算器、寄存器和控制器组成。3 个部分相互协调便可以进行分析、判断和计算，并控制计算机各部分协调工作。最新的CPU 除包括这些基本功能外，还集成了高速Cache(缓存)等部件。

三、存储器

每台计算机都有3 个主要的数据存储部件:主存储器、高速寄存器和外部文件存储器。主存储器通常是划分为字(典型的是32 位或64 位)或字节(每字含4 或8 字节)的线性序列。高速寄存器通常是一个字长的位序列。一个寄存器的内容可能表示数据或主存储器中数据或下一条指令的地址。高速缓存通常位于主存储器和寄存器之间作为从主存储器存取数据的加速器。外部文件存储器包括磁盘、磁带或日益普及的CD-ROM 等，通常以记录划分，每个记录是位或字节的序列。

四、输入/输出(I/O)设备

输入设备类似人的眼睛、耳朵和鼻子，负责信息的采集，并提交给CPU 处理。具体产品如键盘、鼠标和扫描仪等。输出设备类似人的手，执行大脑(CPU)发出的指令，可完成一定的功能，输出计算机的运算结果。具体产品如打印机、显示器和音箱等。

五、总线

微型计算机的体系结构有一个最显著的特征是采用总线结构。总线就像一条公共通路，将所有的设备连接起来，达到相互通信的目的。与并行计算机(各部件间通过专用线路连接)相比，采用总线结构的微型计算机简化了设计、降低了成本、缩小了体积，但在同等配置条件下，性能有所下降。总线又分用于传输数据的数据总线(Data Bus)、传输地址信息的地址总线(Address Bus)和用于传输控制信号、时序信号和状态信息的控制总线(Control Bus)。

六、操作集

每台计算机都有一内部基本操作集与机器语言指令相对应。一个典型的操作集包括与内部数据类型相关的基本算术指令(即实数和整数加法、减法、乘法和除法等)、测试数据项性质(如是否为零，是正数或负数等)的指令、对数据项的某一部分进行存取和修改(如在一个字中存取一个字符，在一条指令中存取操作数的地址等)的指令、控制输入/输出设备的指令及顺序控制指令(如无条件跳转等)。

七、顺序控制

在机器语言程序中下一条要被执行的指令通常是由程序地址寄存器(也称为指令计数器)的内容确定

中国电脑救援中心的。为了将控制权转到程序某处，程序员可使用一些操作修改该寄存器的内容。解释器作为一部计算机操作的核心，每次执行的都是简单的循环算法。而对于每次循环，解释器都会从程序地址寄存器取得下一条指令的地址(并增量寄存器的值为下一条指令的地址)，从存储器取得指定的指令，对指令进行解码，分解为操作码和一组操作数并取得操作数(如果必要的话)，使用操作数作为参数调用指定的操作。基本操作可能修改内存和寄存器中的数据，和输入输出设备进行通讯，通过修改程序地址寄存器的内容改变程序的执行流程。在执行基本操作后，解释器将重复上述循环。

八、数据存取

除了操作码，每条机器指令还需要指定操作码所需的操作数。一般操作数可以被存放在主存储器或寄存器中。计算机必须包含一个指定和存取操作数的机制。同样道理，运算的结果必须被存放在某一地址。上述机制称为数据存取控制。一般的方式是，对每个存储器地址用一个整数标记，同时提供一个机制对于给定的地址存取该地址的内容(或将一个新值存入给定的地址)。同理，寄存器一般也采用一个简单的整数标明。

九、存储管理

设计电脑的一个原则是保证能方便地操作计算机包含的所有设备(如内存、CPU 和外部设备)。实现该原则的主要困难是CPU 每次操作的时间一般是以毫微秒计，而内存存取时间是微秒级。为了对速度进行平衡，需要采用不同的存取管理机制。如果仅在硬件中采用简单的存取管理机制，则在整个程序的执行过程中数据都被存放在内存中，每个时刻只有一个程序被运行。

尽管CPU 必须等待数据，但无需额外的硬件。为了平衡中央处理器速度和外部数据读取速率之间的矛盾，操作系统通常使用多进程技术，在等待读取数据的毫秒时间段内，计算机可运行另一个程序。为了允许多个程序在同一时刻能共存于内存中，可直接在硬件中使用页或动态程序分配机制。页算法对将来最有可能被使用的数据和程序做出预测并存取，只要数据和指令所在的页在主存中，程序就可以一直执行下去。如果出现了页错误(即正确的地址不在内存中)，则通知操作系统从外部存储器读入相应的页。

另外，为了平衡主存和中央处理器间的速度差异，可使用缓存。缓存是位于主存和中央处理器间的一个较小的高速数据存储器，大小一般为1 ～256KB，包含中央处理器最近使用的数据和指令，当然也包括了将来最有可能被使用到的程序代码或数据。如果所需的数据恰在缓存中，则中央处理器就直接调用该缓存中的数据，被修改的数据在相对较慢的主存速率下被存至主存。如果指定的地址不在主存中，则读取包含该地址的一段数据块，这些相近地址中的数据有可能马上会被使用。使用32KB 缓存可达到95%的命中率(CPU 在缓存中找到所用数据的概率)。

十、操作环境

计算机的操作环境包括外围存储器和输入/输出设备。这些设备代表了计算机的外部世界，任何与计算机的通讯都必须通过操作环境进行。操作环境按照不同的存取速率分为不同类别，如高速存储器(外存)、中速存储器(磁盘和CD-ROM)、低速存储器(磁带)和输入输出设备(阅读器、打印机、数据通信线)等。值得指出的是，计算机硬件的组织通常都具有不同的形式。本章介绍的只是其中的“Von Neumann 体系结构”，当然还有其他的体系结构。

十一、计算机状态

从静态角度观察一台计算机，可以把它视为是由数据、操作和控制结构等组成的一个完整的系统。因此对计算机的了解还应包括对它的动态行为，即程序执行过程的了解。这个了解也就要包括其程序执行前不同存储器的内容、所执行的指令序列、程序执行过程中数据内容是如何被修改的及程序执行的最后结果是什么等。

描述计算机动态行为的一个简便方法是使用“计算机状态”。将计算机上程序的执行看成是计算机状态的一个变化序列，每个状态由程序执行过程中某一时刻的内存、寄存器和外部设备的内容确定。这些存储器的初始内容定义了计算机的初始状态，每一步程序的执行都是通过修改存储器的内容将当前的状态转换为一个新的状态，该过程称为状态转换。当程序执行结束后，最终状态定义就是这些存储器的内容。程序的执行可以看成是由计算机状态序列的转换，如果能预测状态的转换序列，就可以说理解了计算机的动态

行为。

第二章 CPU 的发展及相关产品技术

C P U(C e n t r a l P r o c e s s i n g U n i t)，即中央处理单元，也称微处理器，是整个系统的核心，也是整个系统最高的执行单位。它负责整个系统指令的执行、数学与逻辑运算、数据存储、传送以

及输入输出的控制。因为C PU 是决定电脑性能的核心部件，人们就以它来判定电脑的档次，于是就

有了4 86、5 8 6(P e n t i u m)、P Ⅱ、P Ⅲ、P4 之分。C PU 既然关系着指令的执行和数据的处理，当然也关系着指令和数据处理速度的快慢，因而C PU 有不同的执行功能，不同的处理速度。一般C PU的功能和处理速度，我们可以从它的型号和编号来判断，如P e n t i um 系列是5 86 机种的C PU，型号 后的数字即为它的工作频率(时钟频率)，单位是M Hz。

第二篇：硬件工程师培训教程(十一)

http://hao518.cctve.cn/

硬件工程师培训教程

（十一）第三节 主板芯片组综述

一、主板与芯片组的关系

芯片组是主板的灵魂，决定了主板的性能和价格。主板上的芯片组又称之为控制芯片组(Chipset)，与主板的关系就好像CPU 对于整机的关系一样，提供了主板所需的完整核心逻辑。正如人的大脑分左脑和右脑，主板上的芯片组由北桥芯片和南桥芯片组成。其中北桥芯片负责管理L2 Cache、支持存的类型及最大容量、是否支持AGP 加速图形接口及ECC 数据纠错等。对USB 接口、UDMA/33 EIDE 传和ACPI(Advanced Configuration and Power Interface，高级电源管理)的支持以及是否包括KBC(键盘控制模块)和RTC(实时时钟模块)则由南桥芯片决定。因此，芯片组的类型将直接影响主板甚至整 机的性能。

二、主流芯片组一览

在386 和486 时代，生产主板芯片组的厂商很多，其中包括VIA、UMC(联华)、SiS 和ALi 等。Pentium

处理器上市后，由于各芯片组制造厂商对其技术不熟悉，使得早期586 级主板对Pentium 处理器的支持 不尽人意。在这种情况下，Intel 公司开始自己研发主板芯片组，使其能够更好地支持Pentium 系列处 理器。在Intel 公司正式加入芯片组竞争的短短几年中，很多专业芯片组厂商的市场份额大幅下降，甚 至转行生产其他产品，Intel 芯片组的市场份额也一度达到了近90%。

1.Intel 芯片组

(1)Intel 430TX

Intel 430TX 是Intel 于几年前推出的专门支持Pentium MMX 级 CPU 的芯片组，针对MMX 技术进行了优化。同时该芯片组还支持AMD K6 和Cyrix M Ⅱ CPU。Intel 430TX 芯片组利用动态电源管理结构，长了便携式电脑的电池使用时间。430TX 芯片组支持APM(高级电 源管理)，可使电脑在不工作时自动进入休眠状态，从而达到节能的 目的。430TX 芯片组能更好地支持SDRAM，对内存的读取时间也比此 前的VX 芯片组有所缩短。此外还支持UDMA/33 和USB 接口。

(2)Intel 440BX

Intel 440BX 芯片组可以算做一个奇迹，能够在竞争如此激烈、技术更新一日千里的IT 界特别是 芯片组领域存活这么长时间的，目前还只有Intel 440BX 芯片组。440BX 芯片组由北桥82443BX 和南桥 82371EB(或2371AB)组成，支持双CPU、100MHz 外频、1024MB 内存，并支持ECC 内存校验。440ZX 芯片 Intel 440BX 芯片组 的北桥芯片82443BX 组是BX 芯片组的简化版，不支持双CPU，只支持个DIMM 插槽、3 个PCI 插槽和1 个ISA 插槽，最 多支持512MB 内存，且不提供ECC 校验功能。同时，440ZX 芯片组还细分出了82443ZX 和 82443ZX-66 两种版本，后者不支持100MHz 前端总 线(FSB ——Front Side Bus)。时至今日，还有 许多主板厂商在改进440BX 主板，比如增加UDMA/ 100 和RAID 功能，以满足新的需要。不过随着新 一代芯片组的推出，440BX 终将成为人们的回忆。

(3)Intel 440GX

Intel 440GX 芯片组是为了满足服务器领域的需求而开发的 高档芯片组，从这个意义上讲，Intel 440GX 芯片组较之其他芯 片组而言具有更高的稳定性。在性能方面，作为440BX 的超集，440GX 除了具有440BX 芯片组的全部特点外，主要增加了在100MHz 总线频率下对Slot 2 接口的Xeon(至强)处理器的支持，最多允 许4 颗CPU 以SMP(Symmetric Multi－Processing，对称多处理)模式工作。440GX 芯片组也为南北桥结构，北桥芯片为82443GX，南桥芯片依然使用82371EB。440GX 支持高达2GB 的SDRAM(单条 512MB)内存，允许使用ECC，有更完善的AGP 2x 接口和USB 接口，并具有Modem 及网络遥控唤醒功能，符合PC'97 能源管理规范。

http://hao518.cctve.cn/

(4)Intel 450NX

Intel 450NX 芯片组是专门为企 业级服务器量身制造的芯片组。由于 大多数服务器系统对图形显示没有太 高要求，所以Intel 450NX 芯片组没 有提供对AGP 的支持。Intel 450NX 芯片组使用了地址位序列改变(ABP)和高带宽的四路交错技术，支持8GB 内存，可提供4 个32 位PCI 接口和两 个64 位PCI 接口(或两个32 位PCI、一 个64 位PCI 接口)。

处理器总线接口的地址宽度为 36 位、数据宽度为64 位，工作频率 为100MHz。用特别的群集控制器能同使用8 个Xeon 处理器。高性能的内 存管理系统包括C2C 和ABP(Address Bit Permutiong)，它能提供充足的 带宽(1GB/s)。450NX 由4 部分组成:

82451NX 内存和I/O 桥控制器、82454NX PCI 增强桥、82452NX RAS/CAS 发生器和82453NX 多重路径数据访问。450NX 芯片组也具有企 业级服务器必需的可靠性，它可在 3 个主要的数据传输接合点进行检查:MIOC 和系统总线有ECC 校验，总线控制器也有奇偶校验;MIOC 和内存子系统的ECC 校验;MIO

C 和PCI 增强桥(即MIOC/PXB 增强总线和 PCI 总线之间)的奇偶校验。

(5)Intel 440EX

Intel 440EX 芯片组是Intel 当初为赛扬处理器特别开发的一款 芯片组，支持AGP。Intel 440EX 芯片组采用了传统的南北桥芯片组 结构，北桥芯片型号为82443EX，南桥芯片仍使用82371AB，外频只 支持66MHz。与440BX 芯片组相比，Intel 440EX 芯片组除成本稍低 外，并无过人之处，目前已被淘汰。

(6)Intel i810 系列

Intel i810 芯片组是Intel 公司1999 年特别针对赛扬处理器设计 的面向低端市场的主流芯片组，包括i810L、i810、i810-DC100 和i810E。Intel i810 芯片组在440EX 和440ZX 的基础上做了一些改进，同时不再 采用传统的南、北桥架构。

该芯片组由GMCH(Graphics & Memory Controller Hub，图形与内存控制中心)芯片——Intel 82810、ICH(Input/Out-put Controller Hub，输入/输出控制 中心)芯片——Intel 82801 和FWH(Firmware Hub，固件中心，与BIOS 类似)芯片 ——Intel 82802 组成。i810 集成了i752 图形加速芯片，同 时针对66MHz 与100MHz 系统总线频率、PC100 SDRAM 使用的同步或异步 主内存接口等作了适当优化。由于采用了Hub-Link 架构，GMCH 芯片和 ICH 芯片间的带宽达到了256MB/s，IDE 设备、USB 设备和AC'97 声卡直 接连在ICH 芯片上，大大提高这些设备 和CPU 交换数据的速度。传统的PCI 总线也接到ICH 芯片上，仍为 133MHz，用来插一些功能卡，如网卡等。总之，i810 的性价比不错，比较适合普通的商业及家庭用户。但最值得关注的是它所采用的全新 架构。

i810-DC100 支持100MHz 前端总线频率(CPU 到GMCH)和4MB 外置显 存，最大内存容量由i810 的256MB 增加到512MB。i810E 则是在i810-DC100 的基础上发展而来，支持133MHz 前端总线频率，可支持的PCI 插槽数增加到 6 根。而从i810E 的基础上发展起来的i810E2 则支持P Ⅲ和新赛杨处理器，由于采用了ICH2 芯片，可以支持UDMA/100。

i810 系列芯片组性能对比表

(7)Intel i820

i820 芯片组由82820(MCH)、82801AA(ICH)和82802AB(FWH)组成。由此可见，它和i810E 的最大不 同就在MCH 芯片上。82820 提供了133MHz 内存总线频率，使内存和CPU 工作在相同的频率下。i820 支 持oppermine 处理器、AGP 4x、Ultra DMA/66 传输模式、AC'97 规范、两个USB 接口、6 个PCI 插槽，再配合Rambus DRAM，其带宽由SDRAM 的528MB/s 提升到1.2GB ～1.6GB/s，系统性能大幅提升。i820 芯片组支持标准的PC133 规范、AGP 4x、Ultra DMA/66，并采用同i810 相同的加速Hub 架构，但未集成图形显示芯片，所以GMCH 芯片就成了MCH 芯片，MCH 到ICH 间的带宽依然为256MB/s。i820 最 大的特点是支持Rambus DRAM(Direct RDRAM)内存，其内存频率高达300 ～400MHz，带宽可达1.6GB/s。由于Rambus DRAM 内存价格昂贵，Intel 为了加快i820 进入市场的速度，在i820 主板上增加了一个新 芯片，这就是MTH(内存转接桥)芯片，以支持在i820 主板上使用普通SDRAM。但由于SDRAM 的带宽和Rambus

DRAM 相差甚远，i820 的性能不能充分发挥，后来又发现MTH 芯片有Bug，导致Intel 回收所有带MTH 芯 片的i820 主板。

(8)i820E

作为820 芯片组的增强版本，i820E 重新确定了自己面向商业和e-Home 市场的定位，主要针对于高端用户的需求。与其上一代相比，i820E 芯片组最大的改变就是把ICH 升级为新的82801BA 控制芯片(ICH2)。i820E 支持100/133MHz 外频双处理器，支持最高2GB 的PC600、PC700 和PC800 的Direct RDRAM，内存带宽最高可达1.6GB/s，比100MHz SDRAM 的峰值速度快两倍。i820 还支持STR(Suspend To RAM，内存唤

醒)、UDMA/100、省电模式、AGP 4x 和CNR 接口。82801BA ICH2 采用324 针BGA(Ball Grid Array，球状矩阵排列)封装，包括两个USB 控制器、6 声道、完全环绕声AC'97 音频、全面整 合的LAN(Local Area Network，局域网)功能，此外还支持1Mbps Home PNA、10/100Mbps LAN 和管理10/100Mbps LAN。ICH2 的输入信号INTRUDER#可在系统文件被打开时自 动执行，并激活SMI#或TCO 中断，在没有操作或悬挂的情况下，能够发现软件故障或系统入侵，然后 发出AlertCLK 和AlertData 信号，通知网络管理器进入戒备状态。

(9)i815/i815E

i815 芯片组(代号Solano)是Intel 公司第一款全面支 持PC133 SDRAM 的芯片组，其GMCH 芯片为82815，ICH 芯 片为82801AA，FWH 芯片为82802AB。i815 支持133MHz 前 端总线频率，即整合了i752 显卡，又支持外接AGP 4x 显 卡，同时支持UDMA/66。

尽管许多厂家充分挖掘Intel BX 芯片组的潜力，开 发支持UDMA/66 和133MHz FSB 的主板，但由于芯片规格 的问题，如芯片只是针对100MHz FSB 设计，导致在133MHz FSB 下，所支持的内存从1GB 降到768MB，而且440BX 不支

持AGP 4x 等高级性能，所以在和VIA 的694X 等新款芯片组竞争时，已没有多少优势可言。而i820 又一时得不到承认，所以Intel 推出了i815 芯片组，作为440BX 的替代产品。在i815 之后，Intel 又发布了i815E 芯片组，采用了与i820E 相同的ICH2 芯片，相对于i815 所用 的ICH 增加了对UDMA/100 的支持，USB 接口的数据传输速度从12Mbit/s 增加到24Mbit/s 并支持CNR 接 口。i815/i815E 芯片组既支持eleron 系列处理器，也支持P Ⅲ Coppermine 处理器。

(10)Intel 815EP

Intel 成功地推出了i815 和i815E 芯片组后，由于其自带i752 显卡的3D 效果远低于目前的主流显 卡，Intel 又推出了不带显示功能的i815EP 芯片组。由于去掉了整合的显卡，所以成本得以降低。在 功能方面，除了不带显卡外，其他均同i815E。由于MCH 芯片的晶体管数量减少，有利于提高其成品率，减少芯片内部的出错概率。另外，部分厂家还根据芯片组的特点开发了附加功能，如技嘉的SCR(智能 卡阅读器接头)。

(11)i815G 和i815EG

i815G 芯片组在截稿时仍然没有发布，但预计应该在2001 年3 季度问世。它似乎是为了取代i810系列而设计，过去也被称为i815 Stepping B。i815G 支持最新的Tualatin 处理器和PC133 SDRAM，这两个 特性都是i810E2 所没有的。同时它也整合了i752 显卡，提供AGP 插槽。其ICH 提供了对UDMA/66、两个USB 端

口和整合的AC?7 声卡的支持。

i815EG 芯片组问世的时间很可能与i815G 接近，同 样的是i815 Stepping B 版。但它的输入输出控制芯 片采用的是ICH2，支持UDMA/100、双USB 端口等。CNR 插槽替代了过去ICH 中支持的AMR 插槽。虽然这之前我们已经看到了许多标记i815 Step-ping B 的测试主板面世，而且它们都带有AGP 插槽，但也许未来还会有不配备AGP 插槽的版本，它会 用来代替i810。由于Intel 在芯片组方面的工作重点已经全面转移到支撑P4 的i845 和i850 上，目前 有关i815G 和i815EG 的消息很少，估计到发布时也不会看到铺天盖地的宣传攻势。它们不是主力产品，只是Intel 低端政策的延续

第三篇：硬件工程师培训教程（七）

中国电脑救援中心

硬件工程师培训教程

（七）第六节 新款CPU 介绍

一、I ntel 公司的新款C P U.P Ⅲ C o p p e r m i n e(铜矿)处理器

2000 年最惹人注目的莫过于Intel 公司采用0.18 微米工艺生产的P Ⅲ Coppermine 处理器了。尽 管Intel 公司早在1 9 99 年10 月25 日便发布了这款代号为Coppermine 的Pentium Ⅲ处理器，但其真 正的普及是在2 0 00 年。

虽然取名为“铜矿”，C o p p e r m i ne 处理器并没有采用新的铜芯片技术制造。从外形上分析，采用0.18 μm 工艺制造的Coppermine 芯片的内核尺寸进一步缩小，虽然内部集成了256KB 的全速On-D i e L 2 C a c he，内建2 8 10 万个晶体管，但其尺寸却只有1 0 6 mm 2。从类型上分析，新一代的 C o p p e r m i ne 处理器可以分为E 和EB 两个系列。E 系列的C o p p e r m i ne 处理器采用了0.18 μm 工艺制 造，同时应用了I n t el 公司新一代O n-D ie 全速2 5 6 K B L 2 C a c h e;而EB 系列的C o p p e r m i ne 不仅集合 了0.18 μm 制造工艺、O n-D ie 全速2 5 6 K B L 2 C a c he，同时还具有1 3 3 M Hz 的外频速率。

从技术的角度分析，新一代C o p p e r m i ne 处理器具有两大特点:一是封装形式的变化。除了部分 产品采用S E C C2 封装之外，I n t el 也推出了F C-P GA 封装及笔记本使用的MicroPGA 和B GA 封装；

二 是制造工艺的变化。C o p p e r m i ne 处理器全部采用了0.18 μm 制造工艺，其核心工作电压降到了

1.6 5 V(S E C C 2)和1.6 V(F C-P G A)，与传统的P Ⅲ相比大大降低了电能的消耗和发热量。

P Ⅲ C o p p e r m i ne 的整体性能与传统的P Ⅲ相比有了较大幅度的提高。作为新一代处理器，Coppermine 强劲的高速On-Die L2 Cache 值得称道，而且P Ⅲ Coppermine 的可超频性也是非常出色 的。.P Ⅲ C o p p e r m i n e-T 和T u a l a t in

2001 年末，P Ⅲ Coppermine 会进一步改进制造工艺采用0.13 微 米制造，新版本T u a l a t in 也即将问世。其核心技术大致如下：最 初时钟频率应该是1.1 3 /1.2 6 G Hz；内核集成512KB 二级缓存；采用 新的总线结构；封装结构上采用F C P G A2 替换F C P GA。

我们注意到Tualatin 在电压和总线规格上和过去的P Ⅲ处理器有 了不同，因此未来似乎应该有全新的平台来支持P Ⅲ处理器。当前 只有一款芯片组宣布支持Tualatin，它就是A l m a d or 或者被称之为 i 8 30。而P Ⅲ Coppermine-T 内核则可能是过渡产品，它既能运行于当前 的i815、694X 等产品，相信也能在A l m a d or平台上使用。从时间表上看这两款处理器都在2 0 01 年三季度发布。但由于Intel Pentium 4 战略的延展，也许它们会悄无 声息地来临，甚至缩减至一款。.C e l e r o n Ⅱ处理器

为了进一步扩大在低端市场的占领份额，2 0 00 年3 月 Intel 终于发布了其代号为“C o p p e r m i n e 1 28 ”的新一代的 Celeron 处理器——Celeron Ⅱ(Intel 仍称其为Celeron，但 为了和前面的C e l e r on 区分，我们暂且这样称呼)。C e l e r on Ⅱ与老Celeron 最显著的区别在于采用了与P Ⅲ Coppermine 相同的核心及同样的FC-PGA 封装方式，同时支持S SE 多媒体 扩展指令集。

从技术角度分析，C e l e r o n Ⅱ与P Ⅲ C o p p e r m i ne 有着 诸多明显的区别:一是Celeron Ⅱ的L2 Cache 容量只是P ⅢC o p p e r m i ne 处理器的一半，并且缩减P Ⅲ C o p p e r m i ne 的8 路缓存通道为4 路，延迟时间也由P Ⅲ Coppermine 的0 变成了2。由此不难看出，相同主频的Celeron Ⅱ在性能方面比P Ⅲ Coppermine 要 差很多;二是功耗方面。C e l e r o n Ⅱ的核心电压只有1.5 V(最新款有1.7 V)，而P Ⅲ C o p p e r m i ne 的 核心电压为1.65V，功耗相对较低;三是外频方面。Celeron Ⅱ出人意料地沿用了古老的66MHz 外频，面对低端市场早已使用100MHz 外频的AMD K6-2，Intel 此举除了商业行为的理由外恐怕无法解释。而66MHz 外 频的Celeron Ⅱ与100MHz 外频的P Ⅲ Coppermine 相比，也就注定了其要在性能方面牺牲更多。C e l e r on 系列向 来有着如奔腾系列一样优秀的浮点运算性能，C e l e r on Ⅱ集成的全速缓

中国电脑救援中心

存使得其整数性能也得以大幅度提高。但是，糟糕的66MHz 外频可能会是Celeron Ⅱ最终不敌 A MD 同型产品的致命之处，不过如果将其与老C e l e r on 放在一起，其实还是我们要求太高了。与C o p p e r m i ne 同样的FC-PGA 封装方式必定会使Celeron Ⅱ的兼容性有 所提高。正是由于高性能的二级缓存和低功耗，C e l e r o n Ⅱ同样也具有良好的超频性能。.P e n t i u m 4 处理器

美国东部时间2 0 00 年6 月28 日，I n t el 公司正式宣布将该公司开发的下一代微处理器命名为

Pentium4。新一代的P e n t i u m 4 处理器即原先研发代号为W i l l a m e t te 的W i l ly 芯片，是I n t el 公 司继C o p p e r m i ne 处理器之后推出的面向普通用户的主流产品。0 00 年11 月20 日，I n t el 公司正式发布P e n t i u m 4 处理器。该处理器采用了不同于P6 总线的 全新N e t B u r st 架构，其管线长度是P6 架构的两倍，达到了20 级。这将使P e n t i u m 4 达到更高时钟 频率。现在的P e n t i u m Ⅲ处理器由于管线长度的限制，最高时钟频率在1.2GHz 左右，P e n t i u m Ⅲ1.1 3 G Hz 处理器出现的问题就是最好的证明。不过，管 线长度的加长，也意味着entium 4 每一个时钟周期执 行的指令要比P e n t i u m Ⅲ少，这就是为什么在相同的 速度下，P e n t i u m Ⅲ或Athlon 处理器的性能看起来要 比P e n t i u m 4 处理器更强一些的原因。不过，随着 P e n t i u m 4 速度的提升，这一现象会逐渐消失。

Pentium 4 处理器采用新的系统总线代替了原有的 GTL+总线，总线速度达到400MHz。最初版本的核心频 率为1.4 G Hz 和1.5GHz，内部集成了8 KB 一级数据缓存 和2 5 6 KB 同速二级缓存(I n t el 称之为L2 超级传输缓 存)，带宽大于44.8GB/s，大大超过Pentium Ⅲ 1GHz 处理器的1 6 G B /s。初期的P e n t i u m 4 采用0.18 μm 工艺制造，包含4 2 00 万个晶体管，芯片面积为2 1 7 mm 2，核心电压为1.7V，目前采用S o c k e t 4 23 接 口，此外I n t el 还推出了一款S o c k e t 4 78 接口的P e n t i u m 4，这才是最终版本。P e n t i u m 4 的算术 逻辑单元(A L U)以核心频率的两倍运行。此外，P e n t i u m 4 还包含1 44 条重新设计过的S S E2 指令。Intel 预计P e n t i u m 4 将于2001 年下半年占其C PU总产量的一半，并采用0.13 μm 铜工艺制造。Pentium 4 的架构被I n t el 称之为N e t B u r st。其中最容易被关注到的变化就是它的新系统总线。

虽然真实时钟频率只有100MHz，位宽还是64 位，但由于利用了与APG 4x 相同的工作原理，它的速 度实际相当于4 0 0 M Hz 是传统P6 总线的四倍，可传输高达3.2GB/s。明显超过AMD Thunderbird 处理器266MHz(133MHz ×2)2.1GB/s 的数据传输率。

Pentium 4 的二级缓存与Pentium Ⅲ的二级缓存大小相同，都是256KB 并皆为8 路联合方式运作。但Pentium 4 的二级缓存每线为128 字节，并分成2 个等量的64 字节。当它从系统(无论是内存、AGP 显卡或是P CI 等)取出数据时，都是以64 字节为单位，这样一来确保批量传输的最大性能。

一级缓存方面，P e n t i u m 4 仅有8 KB 的一级数据缓存，没有指令缓存，这样便于降低一级的延迟，采用4 路联合方式，并使用64 字节的缓存管道。双端口结构使得能在一个时钟内，一个读取 而另一个写回的方式来同时运作。过去在P e n t i u m Ⅲ或A t h l on 处理器中，都有一级指令缓存。代 码会先被放入此块缓存中，直到要真正被处理单元执行时才会取出。糟糕的是某些x 86 指令非常复 杂，因此解码过程可能会阻塞整个执行管道，同时这些指令中的部分重复频率很高，常常刚解码一 次后又需要再次解码。基本上讲，P e n t i u m 4 的执行追踪缓存就是在解码器底下的的一级指令缓存，如果缓存里存放有已经解码过的复杂指令，下一次它进入流水线时就不需要再解码，而只直接提取 微指令即可。

另外Pentium 4 新加有硬件预取的机制。这块新的处理单元可辨认Pentium 4 核心执行软件的数 据存取样本，并依此猜测下次会被处理的数据，然后将这些数据预先载入缓存中。在应用大量的有 规则数据情况下比如矩阵，P e n t i u m 4 的硬件预取功能将大幅加速执行效能。

还有Pentium 4 最有名的特性之一就是该处理器具有非常长的流水线工位。Pentium Ⅲ的流水线 工位有10 个，A t h l on 为11 个，而P e n t i u m 4 不少于20 个。如此多的工位数量保证了每个工位执行的任务足够简单，很显然Pentuim4 已经做好了足够的准备向更高的GHz 频率进军，这显然是Pentium Ⅲ和Athlon 所不具备的，也是他们注定无法在更高频率上和P e n t i u m 4 抗衡的致命伤。

Pentium 4 的流水线能保留多达126 个将要被执行指令，其中最多可包含48 个载入及24 个存储运 算。而追踪缓存分支预测单元，就是用来确保清空整个管道内容的情况不会经常发生的。I n t el 声称 用了这个单元后，可减少P e n t i u m Ⅲ 3 3%的预测失败。但一旦发生预测失败，所带来的损失也相 当惊人。

其余的新特性包括两组双速ALU 及AGU。因为他 们可以每半时钟内处理一个微指令，因此四个中的 每一个时钟皆为处理器时钟的两倍。快速执行引擎 无法处理的指令，将被送到唯一的S l o w A LU 处处 理。不过好在程序指令绝大部分都是一些简单的指 令。加入流式单指令多数据扩展技术的第二版棗 SSE2。这一次新开发的SIMD 指令了包括浮点S I MD 指令、整形S I MD 指令、S I MD 浮点和整形数据之间 转换以及数据在XMM 寄存器和MMX 寄存器中转换等几 大部分。其中重要的改进包括引入新的数据格式，比如128 位SIMD 整数运算和64 位双精度浮点运算等 等。为了更好的利用C a c he，P4 还另外增加了几条 操作缓存的指令，允许程序员控制已经缓存过的数 据。由于SSE2 更多是在架构内部的加强和优化，其 最大好处是并不需要因此而开发全新的操作系统，只要稍微打个补丁之类，就能享受到SSE2 带来的好 处。

Intel 公司于2001 年8 月底发布的1.9 和2.0GHz 的Pentium 4 仍然采用0.18 微米的Willamette 内 核。我们曾经很希望看到此次发表的S o c k e t 4 78 接口P e n t i u m 4 采用代号为N o r t h w o od 的新核心。不过，I n t el 可能在0.13 微米制程上碰到了一些麻烦。.I t a n i um 处理器

大多数熟悉计算机的爱好者一定都听过M e r c ed 这个名字，现在I n t el 已经正式把它命名为 Itanium。这将是Intel 第一款执行IA-64 指令的微处理器。它采用了EPIC(Explicitly Parallel In-

s t r u c t i o n C o de，显性并行指令计算)技术，可实现每时钟周期高达20 次运算。I t a n i um 有128 个 整数和多媒体寄存器，1 28 个82 位浮点寄存器，64 个论断寄存器，8 个分支寄存器。这么多的寄 存器允许Intel 整合动态寄存器堆栈引擎，这将大大提高处理能力。第一代IA-64 的处理器通过它们 的浮点单元可每秒执行60 亿次浮点操作。

(1)Itanium 的主要物理参数

· 该处理器具有3 级高速缓存，包括2 MB 或4 MB 三级高速缓存、9 6 KB 二级高速缓存和3 2 KB 一级

高速缓存，缩短了内存等待时间。

· 首批产品采用733MHz 和800MHz 主频。

· 2 2 6 6 M Hz 数据总线，以2.1 G B /s 带宽支持快速系统总线处理。

· “机器检查体系结构”(M C A)、完善的错误记录、高速缓存和系统总线纠错码(E C C)设计提供 了先进的错误检测、纠正和处理能力。

· 64 位数据总线(以及8 位E C C)。

· 3 英寸×5 英寸插盒，包括安腾处理器和高达4 MB 的盒上3 级高速缓存。

· 专用的边缘电源接头为处理器和高速缓存设备提供单独电压，从而提高信号的完整性。

· 硬件内建I A-32 指令二进制兼容性。

· C C PU 中晶体管数量为2 5 00 万个，高速缓存中有3 亿个。

(2)Itanium 的主要性能指标

· 一体化的2 MB 或4 MB 盒上三级高速缓存。以处理器主频全速运行，采用4 路成组相联设计和 64 字节高速缓存线。采用全面的流水线和优化设计，使用1 28 位宽高速缓存总线以12.8GB/s 带宽实 现快速数据访问。

· 一体化的9 6 KB 二级高速缓存，6 路成组相联结构，采用全面的流水线设计和64 位高速缓存 线。· 一级高速缓存为3 2 KB，数据高速缓存与指令高速缓存分开(1 6 KB 数据/1 6 KB 指令)。4 路成组

相联结构，采用全面的流水线设计和32 字节高速缓存线。

· 高度并行的流水线硬件，10 级流水线。

· 两个整数单元和两个内存单元，每时钟周期能够执行4 条A LU 指令。

· 浮点(FP)计算单元包含两个以82 位运算数运行的FMAC(浮点相乘累积)单元。每个FMAC 单元每 时钟周期能够执行两次浮点运算，支持单精度、双精度和扩展双精度。

· 两个额外的FP 多媒体单元，每个单元能够执行两条单精度FP 运算。与常规的F M AC 相结合，每时钟周期能够执行8 次单精度FP 运算，最高结果可达6.4 G F L O PS。

· 44 位物理内存寻址能力。

· 集成的系统管理特性，提供温度监测和插盒识别信息。

· 先进的载入地址表(A L A T)，包括32 个条目，采用2 路成组相联高速缓存设计，支持推测执 行，最小的内存等待时间和更高性能。

· 两层数据转换后备缓冲器(D T L B)——在D T L B 1(全部相关联)中有32 个条目；在DTLB2 中有96 个条目。另外，系统软件(O S)可以单独使用48 个转换寄存器(T R)，存储关键的虚拟到物理地址转 换。

· 指令转换后备缓冲器(I T L B)包含64 个条目，并且相互之间完全相关。

· “显性并行指令集计算”(E P I C)技术，通过最大限度地发挥硬件和软件的协同作用，提高了 指令级并行运算能力。Itanium 体系结构为编译器提供了多种机制，用于与处理器交流编译器时间信 息，如分支和高速缓存提示。此外，这种体系结构使编译代码能够通过创新的指令格式来更有效地 管理处理器硬件。这些交流机制能够最大限度地减少分支损耗，减少高速缓存未命中的次数，同时 实现更强的并行运算能力，而这一点要比代码中固有的并行运算能力显著得多。

· 推测:使编译器在进行分支和存储之前提前安排载入指令，以缩短内存等待时间，进而实现 更高性能。

· 预测:通过消除分支和分支预测错误造成的相关损耗来提高性能。

· 并行运算:使编译器能够为处理器提供更多信息，确保处理器能够持续并行执行多项运算，进 而提供更高的性能和可扩展性。

· 寄存器堆栈:利用由寄存器堆栈引擎(RSE)管理的灵活的整数 寄存器模型来减少呼叫/返回程序开销。· 寄存器循环:在硬件中自动为寄存器重命名，以提高软件循环性能，不需要满足传统方式中的额外要求。

· 分支/存储提示:提高分支预测率并缩短内存等待时间。

· SIMD 指令集:通过使每条指令在多个整数运算数或浮点运算 数上执行而显著地提高了多媒体应用的性能。

· 海量寄存器资源:1 28 个整数寄存器，1 28 个浮点寄存器，8个分支寄存器和64 个分支预测寄存器。· 增强的延迟事务处理能力，提高总线效率。

· 增强版低电压AGTL+(AdvancedGunningTransceiverLogic)信 号技术。

当然，这款全新的CPU 也有缺点，由于它对I A-64 的关注，使得它在当前的I A-32 架构上表现 欠佳。我们不知道市场对这种抛弃过去来换取性能的做法到底能承受到什么程度？但一开始，支持 它的软件一定很少，而且售价昂贵，主流市场不可能有它的容身之处，只有高端工作站和服务器市 场才是它适合待的地方。

第四篇：硬件工程师培训教程（八）

中国电脑救援中心

硬件工程师培训教程

（八）二、AM D 公司的新款C P U.D u r on 处理器

D u r on 的研发代号为S p i t f i r e(烈火)，其中文名字叫钻龙。D u r on 一词源于拉丁语“durare ”，意思是“长久”，再加上后缀“-on ”，显然A MD 选择 Duron 作为处理器的名字是因为希望它能为用户的投资价值 延长寿命。当Athlon 终于在高端C PU 领域把I n t el 重重打 了一拳后，2000 年4 月27 日，AMD 宣布正式推出D u r on 作 为其新款廉价处理器的商标，并以此准备在低端市场向 I n t el 发起更大的冲击。

Duron 处理器采用了ThunderBird(雷鸟)处理器的核心，0.18 μm 铝工艺制造，集成有全速的1 2 8 KB 一级缓存，采 用Socket A 架构并支持200MHz 的前端总线频率，具有增强 了的3DNow!多媒体技术。Duron 处理器的晶体管数目为2500万个，工作电压和电流分别为1.6 5V 和2 5A。总功耗为 4 1W，是

C e l e r o n Ⅱ 600MHz 处理器的两倍多，因此发 热量较大。正式上市的D u r on 起始主频为600MHz。目前 已经发布了6 0 0 M Hz、6 5 0 M Hz、7 0 0 M Hz 和8 0 0 M Hz 等几种 型号，稍后还会有更高主频的型号上市。由于D u r on 全 部采用A M D T h u n d e r B i r d(雷鸟)处理器的核心，因此具 有全面优于K6 系列的卓越性能，能耗较之原来的K6 系列 大幅降低，三通道的浮点运算处理能力使一直让A MD 倍 感头痛的浮点运算问题得以解决。

从技术角度分析，A M D D u r on 处理器与I n t elC e l e r o n Ⅱ处理器有许多类似之处，但也有着极大的不同。相同的是，这两款低价位的处理器都针 对于需要廉价电脑的商业和家庭用户，而且技术应用也十分相似，都是采用0.18 μm 的制造工艺，将全速L2 Cache 集成在Die(CPU 内核)中。不同的是，Duron 处理器的L2 Cache 为64KB，而Celeron Ⅱ则为128KB。Duron 处理器采用的是ThunderBird(雷鸟)处理器的核心，其L1 Cache 为1 2 8 KB，外 频为100MHz，而Celeron Ⅱ采用的是Coppermine 核心，而且其L1 Cache 为3 2 KB，外频仅为66MHz。

众所周知，CPU 的二级缓存和内存之间的数据传输率始终是系统运行的瓶颈所在。Duron 内置的128KB 一级缓存从数量上已经是Celeron Ⅱ的4 倍，这样在平时工作中就允许有足够多的数据存放在一级缓 存中，一级缓存的命中率提高了，二级缓存的瓶颈就可以得到有效遏制。从这一点上分析，尽管 Duron 只有64KB 的全速二级缓存，但其性能表现已超过具备1 2 8 KB 全速二级缓存的C e l e r o n Ⅱ。

由于D u r on 与C e l e r o n Ⅱ一样也引入了0.18 μm 的铝工艺技术制造，能耗降低的好处自然就是 超频性能的提升。.T h u n d e r b i rd 处理器

新款的Thunderbird(雷鸟)处理器和P Ⅲ Coppermine 处理器相比有以下几点区别:首先，在缓存 系统构架方面，Thunderbird 处理器采用的是外置缓存构架，而I n t el 公司一贯采用的是内置缓存构 架。基于内置缓存系统的P Ⅲ Coppermine 处理器在正常工作时，其存储在L1 Cache 中所有的数据都 被复制到L2 Cache 中。

基于外置缓存的Thunderbird 处理器则恰好与内置缓存运作相反，其在工作时不是将L1 Cache 中 的数据复制到L2 Cache 中，L2 Cache 中只是包含了将要写回内存子系统的备份缓存模块。因此，A MD 一直强调其Thunderbird 处理器核心采用了384KB 片内缓存，因为如果Thunderbird 处理器内建了128KB 的L1 Cache 后再加上容量为L1 Cache 一倍的高达256KB 的L2 Cache，累计起来正好384KB。

其次，虽然Thunderbird 处理器仍采用64 位数据通道，但这种64 位的数据通道比P Ⅲ Coppermine 处理器所采用的256 位数据通道窄得多，而这相差3 /4 的二级缓存数据带宽势必会妨碍Thunderbird 处 理器较之P Ⅲ Coppermine 有更佳的性能表现。第三，Thunderbird 处理器和P Ⅲ Coppermine 处理器 的二级缓存还有一个不同之处在于，T h u n d e r b i rd 处理器内置了16 通道的二级缓存访问，而P Ⅲ Coppermine 处理器仅设置有8 通道二级缓存访问。显而易见，拥有16 通道相对L2 Cache 的Thunderbird

处理器比只带有8 通道相对L2 Cache 的P Ⅲ Coppermine 处理器有着更高的数据命中率。

中国电脑救援中心.P a l o m i no 和M o r g a n(摩根马)

Palomino 处理器是AMD 对Intel Pentium 4 处理器的回应，而且很有意思的是发布的时候它居然 被叫做了Athlon 4，此前并无Athlon 2 或Athlon 3 的说法。从设计规划上看它有能力威胁到Intel Pentium Ⅲ处理器的市场份额。这款芯片拥有512KB 全速二级缓存；起始工作频率大约在1.5 G Hz 上 下;芯片组采用

A M D 7 60、A M D 7 6 0 MP、V I A K X 2 66 和V I A K T 1 33。

Morgan 是用来替换AMD Duron 处理器的。这样的升级可以保证A MD 在一个时候只制造一种处理器核心，而不是高端已经升级，低端却仍然保留在过去的水平上，从而降低成本。M o r g an 的关键技 术特征有:64KB 或128KB 全速二级缓存;起始时钟频率900MHz;芯片组:VIA KM133、KL-133、SiS 730S。这款处理器被期望在2001 年3 季度转而采用0.13 微米的技术加以制造。(AMD 可能会和IBM 有某种 方式的合作，来提升生产力)。这种转换将有助于降低电力消耗和增加核心的时钟速度。.T h o r o u g h b r ed、A p p a l o o sa 和B a r t on0 01 年年底之前，AMD 将把其第七代处理器过渡到更小、更先进的0.13 微米制作工艺。第一块 0.13 微米芯片将是P a l o m i no 继承者，代号“T h o r o u g h b r ed ”。目前，A MD 还没有透露有关T h o r-o u g h b r ed 的更多信息。据我们所知，A MD 预计在年底开始限量供货，到2 0 02 年上半年全线生产 Thoroughbred。既然AMD 以前把2002 年初的奋斗目标定在2GHz，我们就有理由相信Thoroughbred 将 是2GHz 的产品。而M o r g an 的继承者是“A p p a l o o sa ”，AMD 计划以这种0.13 微米的处理器进军经济 型市场。AMD 的规划显示，A p p a l o o sa 将比T h o r o u g h b r ed 稍微晚一点点发布。

A MD 处理器未来的规划中还包括了一个新的面向高性能市场的速龙核心，代号“B a r t on ”。和 Thoroughbred 一样，有关B a r t on 的信息AMD 说得含糊不清，惟一知道的一点是它将运用从IBM 获得

许可的SOI(Silicon-On-Insulator)技术。Barton 将在2 0 02 年下半年某个时候推出，届时，AMD 还 计划推出它的第一个64 位处理器“H a m m er ”。.K8

代码为“SledgeHammer ”(大锤)的K8 处理器是AMD 与Intel Pentium 4 竞争的下一代技术产品。从 AMD 已经公布的资料分析，K8 处理器将不再采用全新的64 位设计，而是重新回到x86-64 的轨道上来(即 增强型的x 8 6-3 2)，以便与现有的32 位和16 位程序兼容。K8 就是这种设计下的第一款成品。

新一代的K8 芯片尺寸将会进一步缩小，达到1 1 0 mm 2，同时可以在一个内核中集成两个处理器并 使之并行工作。K8 处理器将不再采用E V6 总线结构，而是全新的LDT(Lightning Data Transport，闪电数据传输总线)。它能提供高达6.4 G B /s 的数据传输率，并且兼容当今的外围设备和输入/输出 装置。A MD 也在开发适用于此总线的API(Application Programming Interfaces，应用程序接口)和插拔接口。第一颗K8 将使用与摩托罗拉共同开发的0.18 微米铜线互连技术制造，初始速度为1 G Hz，2 0 01 年正式上市。A MD 如果能成功开发出K8，势必会如愿以偿地 成为x 86 体系的领导者。

三、其他厂商的新款C P U.V IA 的C y r i x Ⅲ处理器 C y r ix 曾经是一家相当有实力的处理 器设计公司。早在486 时代，C y r ix 便红 极一时，甚至俨然已经可以和当时的 I n t el 分庭抗礼。C y r ix 所设计的5 x 6120MHz 处理器是一款比奔腾75 还要快的4 86 级处理器，推翻了下一代处理器总比上一代处理器要快 的结论，不仅创造了一个奇迹，也延长了4 86 处理器的生命。不过进入5 86 时代后C y r ix 公司便 开始下滑，连年亏损最终被V I A(威盛)收购。而586 时代的另一个C PU 厂商I DT 也因为经营困难而 被V IA 收购。C y r i x Ⅲ便是威盛收购C y r ix 和I DT 之后开发的。

Cyrix Ⅲ原名Joshua(约书亚)，定位于低端 市场，锋芒直指I n t el 的C e l e r on 处理器。但 Joshua 没有上市，后来VIA 将IDT 的WinChip4 重 新命名为C y r i x Ⅲ，这就是S a m u el。与前一款 产品不同的是，新款Cyrix Ⅲ的芯片面积大幅度 缩小，内核电压也降为1.8V，一级缓存为 128KB，但没有二级缓存。由于Cyrix Ⅲ内置了 MMX 和3DNow！指令，因此在多媒体领域应该还是 具有一定实力的。早在处理器面市之

前，VIA 便声称Cyrix Ⅲ将是抢夺Celeron Ⅱ处理器市场份额的利器。首先，Cyrix Ⅲ的外频可以支持66MHz、1 0 0 M Hz 甚至133MHz，而且为了改变C y r i x Ⅲ处理器天生浮点运算能力较差的弱点，新款

C y r i x Ⅲ提供了两个80 位的浮点处理单元。其次，C y r i x Ⅲ与 Celeron Ⅱ处理器一样采用了Socket 370 接口，可以兼 容C e l e r o n Ⅱ处理器所使用的芯片组。第三，C y r i x Ⅲ 处理器较之C e l e r o n Ⅱ还有一点优势，那就是C y r i x Ⅲ 可以同时支持Intel 的MMX 和AMD 的3DNow！多媒体指令集。但一些权威媒体的测试表明，由于没有了二级缓存，新 款C y r i x Ⅲ的性能大打折扣，综合性能赶不上同频的 C e l e r o n Ⅱ。.V I A C3 2 0 01 年5 月25 日，V IA 在CeBIT 2001 上发布新的C3

36处理器，采用标准的Socket 370 接口，起始频率为7 3 3 M Hz。该处理器采用0.15 微米工艺制造，核 心面积只有5 2 mm 2，内部集成了1 2 8 KB 全速一级缓存，6 4 KB 二级缓存。支持1 3 3 M Hz 前端总线频率、3 D N ow！和MMX 多媒体指令集。

另外VIA 的整合型处理器M a t t h ew 的计划依旧，并没有受到Intel Timna 夭折的影响。这颗内建 S a m u e l 2 核心、A p o l l o P r o 1 3 3A、S3 Savage4、音效、网卡、M o d em，采用0.18 微米制程的处 理器，是V IA 进军低价笔记本电脑的有力武器。.C r u s oe0 00 年1 月16 日，一家在业界很不出名的公司T r a n s m e ta 突然宣布了他们自行研发的处理器 Crusoe。一石激起千层浪，惹得I n t el、AMD 两家自以为世上无人再有能力生产便携机CPU 的厂商大 跌眼镜。Crusoe 是一款应用于笔记本电脑和Internet 网络设备的新型处理器。Crusoe 芯片的开发者Transmeta 公司在芯片研发过程中采用了一种革命性的微处理器设计方案。与主流的x86 处理器完全使 用硬件设计不同，Crusoe 处理器的解决方案采用软硬兼施办法，即硬件引擎核心和软件核心的合成结 构。Crusoe 处理器的硬件核心组成部分采用了高性能低功耗的VLIW(Very Long Instruction Word，超长指令)引擎，其核心指令与普通的x86 处理器指令没有相同之处。这种VLIW 结构的处理器逻辑控 制芯片，采用非常简单的设计和软件的指令时序安排。它允许一个简单和非常直接的硬件执行流程，包括7 条整数管道流水线和10 条浮点管道流水线，使得参与处理器逻辑控制的晶体管数量大为减少。

而Crusoe 处理器的软件核心则是包围的软件层构造，以此使得Crusoe 能与x 86 硬件结构的处理 器运行指令相同。这个具有全新定义的软件层又称之为“C o d e M o r p h i ng ”(代码融合)软件，它可 以动态“M o r p h i n g(融合)”x86 指令进入本地硬件引擎。在指令执行时，Cruose 编译x86 指令块一 次，就将编译的结果保存到编译缓冲区中，下一次(已经编译)的代码执行时，系统跳过编译这一 步，以全速直接运行已编译过的指令。

第五篇：硬件工程师培训教程(五)

中国电脑救援中心提供一流的IT资讯服务

硬件工程师培训教程

（五）第二节 CPU 的制造工艺

CPU 从诞生至今已经走过了20 余年的发展历程，C PU 的制造工艺和制造技术也有了长足的进步和发展。在介绍C PU 的制造过程之前，有必要先单独地介绍一下C PU 处理器的构造。

从外表观察，C PU 其实就是一块矩形固状物体，通过密密麻麻的众多管脚与主板相连。不过，此时用户看到的不过是C PU 的外壳，用专业术语讲也就是C PU 的封装。

而在CPU 的内部，其核心则是一片大小通常不到1/4 英寸的薄薄的硅晶片(英文名称为D ie，也就是核心的意思，P Ⅲ C o p p e r m i ne 和Duron 等C PU 中部的突起部分就是Die)。可别小瞧了这块面积不大的硅片，在它上面密不透风地布满了数以百万计的晶体管。这些晶体管的作用就好像是我们大脑上的神经元，相互配合协调，以此来完成各种复杂的运算和操作。

硅之所以能够成为生产CPU核心的重要半导体素材，最主要的原因就是其分布的广泛性且价格便宜。此外，硅还可以形成品质极佳的大块晶体，通过切割得到直径8 英寸甚至更大而厚度不足1 毫 米的圆形薄片，也就是我们平常讲的晶片(也叫晶圆)。一块这样的晶片可以切割成许多小片，其中 的每一个小片也就是一块单独C PU 的核心。当然，在执行这样的切割之前，我们也还有许多处理工 作要做。

Intel 公司当年发布的4004 微处理器不过2300 个晶体管，而目前P Ⅲ铜矿处理器所包含的晶体管 已超过了2000 万个，集成度提高了上万倍，而用户却不难发现单个CPU 的核心硅片面积丝毫没有增 大，甚至越变越小，这是设计者不断改进制造工艺的结果。

除了制造材料外，线宽也是CPU 结构中的重要一环。线宽即是指芯片上的最基本功能单元门电路 的宽度，因为实际上门电路之间连线的宽度同门电路的宽度相同，所以线宽可以描述制造工艺。缩 小线宽意味着晶体管可以做得更小、更密集，可以降低芯片功耗，系统更稳定，C PU 得以运行在更 高的频率下，而且可使用更小的晶圆，于是成本也就随之降低。

随着线宽的不断降低，以往芯片内部使用的铝连线的导电性能已逐渐满足不了要求，未来的处理器将采用导电特性更好的铜连线。AMD 公司在其面向高端的Athlon 系列Thunderbird(雷鸟)处理器 的高频率版本中已经开始采用铜连线技术。这样复杂的构造，大家自然也就会更关心“CPU 究竟是 怎么做出来的呢”。客观地讲，最初的C PU 制造工艺比较粗糙，直到晶体管的产生与应用。众所 周知，C PU 中最重要的元件就属晶体管了。晶体管就像一个开关，而这两种最简单的“开和关” 的选择对应于电脑而言，也就是我们常常挂在嘴边的“0 和1 ”。明白了这个道理，就让我们来看 看C PU 是如何制造的。

一、C P U 的制造

1.切割晶圆

所谓的“切割晶圆”也就是用机器从单晶硅棒上切割下一片事先确定规格的硅晶片，并将其划 分成多个细小的区域，每个区域都将成为一个C PU 的内核(D i e)。

2.影印（P h o t o l i t h o g r a p hy）

在经过热处理得到的硅氧化物层上面涂敷一种光阻(Photoresist)物质，紫外线通过印制着CPU 复 杂电路结构图样的模板照射硅基片，被紫外线照射的地方光阻物质溶解。

3.蚀刻(E t c h i n g)

用溶剂将被紫外线照射过的光阻物清除，然后再采用化学处理方式，把没有覆盖光阻物质部分 的硅氧化物层蚀刻掉。然后把所有光阻物质清除，就得到了有沟槽的硅基片。

4.分层

为加工新的一层电路，再次生长硅氧化物，然后沉积一层多晶硅，涂敷光阻物质，重复影印、蚀刻过程，得到含多晶硅和硅氧化物的沟槽结构。

5.离子注入(I o n I m p l a n t a t i o n)

通过离子轰击，使得暴露的硅基片局部掺杂，从而改变这些区域的导电状态，形成门电路。接下来的步骤就是不断重复以上的过程。一个完整的C PU 内核包含大约20 层，层间留出窗口，填充金属以保持各层间电路的连接。完成最后的测试工作后，切割硅片成单个CPU 核心并进行封装，一个C PU 便制造出来

中国电脑救援中心网址：http://

了。

另外，除了上述制造步骤外，生产C PU 的环境也十分重要，超洁净空间是C PU 制造的先决条 件。如果拿微处理器制造工厂中生产芯片的超净化室与医院内的手术室比较的话，相信后者也是 望尘莫及。作为一级的生产芯片超净化室，其每平方英尺只允许有一粒灰尘，而且每间超净化室 里的空气平均每分钟就要彻底更换一次。空气从天花板压入，从地板吸出。净化室内部的气压稍 高于外部气压。这样，如果净化室中出现裂缝，那么内部的洁净空气也会通过裂缝溜走，以此 来防止受污染的空气流入。同时，在处理器芯片制造工厂里，I n t el 公司的上千名员工都身穿一 种特殊材料制造的“兔装”工作服。这种“兔装”工作服其实也是防尘的手段之一，它是由一 种极其特殊的非棉绒、抗静电纤维制成，可以避免灰尘、脏物或其他污染源损坏生产过程中的计 算机芯片。兔装可以穿着在普通衣服的外面，但必须经过含有54 个单独步骤的严格着装检验程

序，而且当着装者每次进入和离开超净化室时都必须重复这个程序。

二、C P U 的封装

自从I n t el 公司1971 年设计制造出4 位微处理器芯片以来，在20 多年里，CPU 从Intel 4004、0 2 86、8 0 3 86、8 0 4 86 发展到P e n t i um、P Ⅱ、P Ⅲ、P4，从4 位、8 位、16 位、32 位发展到 64 位;主频从MHz 发展到今天的GHz;CPU 芯片里集成的晶体管数由2000 多个跃升到千万以上;半导体制 造技术的规模由S SI、MSI、LSI、V L S I(超大规模集成电路)达到U L SI。封装的输入/输出(I /O)引 脚从几十根，逐渐增加到几百根，甚至可能达到2 0 00 根。这一切真是一个翻天覆地的变化。对于

CPU，读者已经很熟悉了，2 86、3 86、486、P e n t i um、P Ⅱ、C e l e r on、K6、K 6-2、A t h l on …… 相信您可以如数家珍似地列出一长串。但谈到C PU 和其他大规模集成电路的封装，知道的人未必很 多。所谓封装是指安装半导体集成电路芯片用的外壳，它不仅起着安放、固定、密封、保护芯片 和增强导热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁——芯片上的接点用导线连接 到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件建立连接。因此，封装对CPU 和其他LSI(Large Scale Integration)集成电路都起着重要的作用，新一代C PU 的出现常常伴随着 新的封装形式的使用。

芯片的封装技术已经历了好几代的变迁，从D IP、Q FP、P GA、B GA 到C SP 再到M CM，技术指标

一代比一代先进，包括芯片面积与封装面积之比越来越接近于1，适用频率越来越高，耐温性能越 来越好，引脚数增多，引脚间距减小，重量减小，可靠性提高，使用更加方便等等。下面将对具体的封装形式作详细说明。.D IP 封装世纪70 年代流行的是双列直插封装，简称DIP(Dual In-line Package)。D IP 封装结构具有 以下特点:

(1)适合PCB(印刷电路板)的穿孔安装;

(2)比TO 型封装易于对PCB 布线;

(3)操作方便。

D IP 封装结构形式有:多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP(含 玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式)等。

衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1 越 好。以采用40 根I/O 引脚塑料双列直插式封装(P D I P)的CPU 为例，其芯片面积/封装面积=(3 × 3)/(1 5.24 ×5 0)=1 :86，离1 相差很远。不难看出，这种封装尺寸远比芯片大，说明封装效率 很低，占去了很多有效安装面积。I n t el 公司早期的C PU，如8 0 86、8 0 2 86，都采用P D IP 封装(塑料双列直插)。

2.载体封装世纪80 年代出现了芯片载体封装，其中有陶瓷无引线芯片载体LCCC(Leadless Ceramic Chip Carrier)、塑料有引线芯片载体PLCC(Plastic Leaded Chip Carrier)、小尺寸封装

SOP(Small Outline

Package)、塑料四边引出扁平封装PQFP(Plastic Quad Flat Package)。

以0.5 mm 焊区中心距、208 根I/O 引脚QFP 封装的CPU 为例，如果外形尺寸为2 8 mm ×2 8 mm，芯 片尺寸为1 0 mm ×1 0 mm，则芯片面积/封装面积=(10 ×1 0)/(28 ×28)=1:7.8，由此可见Q FP 封装比 DIP 封装的尺寸大大减小。Q FP 的特点是:

(1)用SMT 表面安装技术在PCB 上安装布线;

(2)封装外形尺寸小，寄生参数减小，适合高频应用;

(3)操作方便;

(4)可靠性高。

Intel 公司的8 0 3 86 处理器就采用塑料四边引出扁平封装(P Q F P)。.B GA 封装世纪90 年代随着集成技术的进步、设备的改进和深亚微米技术的使用，LSI、V L SI、U L SI 相继出现，芯片集成度不断提高，I /O 引脚数急剧增加，功耗也随之增大，对集成电路封装的 要求也更加严格。为满足发展的需要，在原有封装方式的基础上，又增添了新的方式——球栅 阵列封装，简称

B G A(B a l l G r i d A r r a y P a c k a g e)。BGA 一出现便成为C PU、南北桥等V L SI 芯 片的最佳选择。其特点有:

(1)I /O 引脚数虽然增多，但引脚间距远大于QFP，从而提高了组装成品率;

(2)虽然它的功耗增加，但BGA 能用可控塌陷芯片法焊接，简称C4 焊接，从而可以改善它的电热 性能;

(3)厚度比QFP 减少1/2 以上，重量减轻3 /4 以上;

(4)寄生参数减小，信号传输延迟小，使用频率大大提高;

(5)组装可用共面焊接，可靠性高;

(6)B GA 封装仍与Q FP、P GA 一样，占用基板面积过大。

Intel 公司对集成度很高(单芯片里达3 00 万只以上晶体管)、功耗很大的CPU 芯片，如P e n t i um、P e n t i u m P ro、P e n t i u m Ⅱ采用陶瓷针栅阵列封装(C P G A)和陶瓷球栅阵列封装(CBGA)，并在外壳上 安装微型排风扇散热，从而使C PU 能稳定可靠地工作。

4.面向未来的封装技术

B GA 封装比Q FP 先进，更比P GA 好，但它的芯片面积/封装面积的比值仍很低。

T e s s e ra 公司在BGA 基础上做了改进，研制出另一种称为μBGA 的封装技术，按0.5 mm 焊区中心 距，芯片面积/封装面积的比为1 :4，比B GA 前进了一大步。

1994 年9 月，日本三菱电气研究出一种芯片面积/封装面积=1:1.1 的封装结构，其封装外形尺寸只 比裸芯片大一点点。也就是说，单个IC 芯片有多大，封装尺寸就有多大，从而诞生了一种新的封装 形式，命名为芯片尺寸封装，简称CSP(Chip Size Package 或Chip Scale Package)。CSP 封装具有以 下特点:

(1)满足了LSI 芯片引出脚不断增加的需要;

(2)解决了IC 裸芯片不能进行交流参数测试和老化筛选的问题;

(3)封装面积缩小到BGA 的1 /4 甚至1 /10，延迟时间大大缩小。

曾有人想，当单芯片一时还达不到多种芯片的集成度时，能否将高集成度、高性能、高可靠 的CSP 芯片(用LSI 或IC)和专用集成电路芯片(ASIC)在高密度多层互联基板上用表面安装技术(SMT)组 装成为多种多样电子组件、子系统或系统。由这种想法产生出多芯片组件MCM(Multi Chip Model)。

它将对现代化的计算机、自动化、通讯业等领域产生重大影响。M CM 的特点有:

(1)封装延迟时间缩小，易于实现组件高速化;

(2)缩小整机/组件封装尺寸和重量，一般体积减小1 /4，重量减轻1 /3;

(3)可靠性大大提高。

随着LSI 设计技术和工艺的进步及深亚微米技术和微细化缩小芯片尺寸等技术的使用，人们产生 了将

多个LSI 芯片组装在一个精密多层布线的外壳内形成MCM 产品的想法。进一步又产生另一种想法: 把多种芯片的电路集成在一个大圆片上，从而又导致了封装由单个小芯片级转向硅圆片级(w a f erlevel)封装的变革，由此引出系统级芯片S O C(S y s t e m O n C h i p)和电脑级芯片P C O C(P C O n C h i p)。

相信随着CPU 和其他ULSI 电路的不断进步，集成电路的封装形式也将有相应的发展，而封装形式的 进步又将反过来促成芯片技术向前发展。