硬件电路设计工程师实战培训课程

第一篇：硬件电路设计工程师实战培训课程

硬件电路设计工程师实战培训课程

培训教学大纲：

一、模拟数字电路基础知识

二、PROTEL,PADS工具软件使用

三、单片机简易开发板PCB的设计

四、电阻 电容 电感 二极管 三极管的常见分类及使用——直流电源设计

五、放大器及比较器常用IC及音响电路设计

六、通用逻辑电路应用及交通灯系统设计

七、存储器常用类别接口及单片机扩展存储器接口电路设计

八、A/D,D/A常用器件类别及电子温度计电路设计

九、通信接口常用器件类别及接口电路设计与分析

RS-232,RS-485,CAN,USB,LVDS,UART,IEEE1394,MODEM,RF，红外，光纤

十、逻辑分析仪使用

十一、显示驱动电路常用器件类别及接口电路设计：LED LCD VGA

十二、音频常用芯片及公交报站器电路设计

十三、电源管理常用器件及智能充电器电路设计

十四、保护性电路设计；

十五、常用功率器件，开关器件及家用电器控制电路

十六、传感器常用器件及智能仪表电路设计

十七、FPGA/CPLD/DSP常用接口及应用电路设计

十八、PC常用接口及四层主板电路设计分析

十九、红外探测报警电路

二十、MP3电路设计分析 二

十一、数码相框电路设计分析 二

十二、信号完整性分析及高频电路板设计

二十三、频谱分析仪使用、射频常用器件仪器及对讲机电路设计

第二篇：硬件工程师接地实战技巧

硬件工程师接地实战技巧

X总亲自为新工程师进行培训，培训内容如下： 1.作为一名优秀的硬件工程师首先需要建立干扰和抗干扰的概念，要认识到那些信号是干扰源，哪些信号是需要保护的敏感电

路？这个理念贯穿整个设计过程！作为功率放大器电源变压器是干扰源，大地的磁场是干扰源，整流滤波电路是干扰源，数字电路是干扰源，大功率的脉冲信号是干扰源，视频信号对于音频信号是干扰源，模拟信号和模拟地线是敏感电路需要采用所有措施防止干扰！

2.为了获得好的信噪比指标，要考虑良好的接地系统，地通常就是我们说的参考点，作为一名优秀的硬件工程师，信噪比指标

是最能体现设计水平和能力的一项指标，也是一项硬功夫！（有当然无信号静音功能的机器需要在取消此项功能后测的值才是真实的）

地线的叫法和名称较多如：系统地、公共地，储能地，数字地，模拟地，信号地，电源地，视频地等这些名词术语以后会经常接触到！

不同种类的地必须要汇合在一起，通常采用星形接方式！在计划开始之前先要做规划工作，首先从大处着手，建立系统的框架（架构或方案），如整机的布局，整机电源系统，地线系统，信号系统，相对应的电源分布图，整机地线系统图，信号分布图，在原理图确定后开始PCB设计前务必要考虑的事项。一个复杂的音频处理器，通常包括数字信号，模拟信号，视频信号，单片机，VFD驱动电路，ADC、DAC，而且电源种类也会很多，在设计这样的产品时，更应该采用上述的方法，从大处着手，先分析整机的几大系统图，比如，电源系统，每一个功能板有哪些种类的电源，哪些电源需要单独绕组供电，从而确定电源变压器的设计，当然在设计时不同种类电路的供电能独立绕组供电是最有效避免干扰的方法之一，但出于成本，简化设计等因素出发往往不可避免会共同一些电源，此时，在地线设计时，需要尽量将干扰信号通过PCB设计将它变为共模干扰（这是一个很重要的概念和非常有用的解决干扰提供信噪比指标的方法之一），在做产品设计时，不能简单套用一些原则，需要综合成本，工艺，性能指标等因素统一考虑！需要具有全局的观念！这一点也是很重要的，许多工程师会从一个角度，一个出发点去考虑问题，就一点而言是正确的，但是，做产品设计实际上最是在做选择，做折中，必须要保证是重要的，牺牲一些次要的性能和指标！

具体的实战技巧：

1.电源PCB的设计：首先，还是要先从布局开始，从布局上将变压器远离敏感电路，比如，电位器，输入端子，功放的差分电

路等！功率放大器的整流电路是很强的干扰源（充电时有瞬间短路现象，从而产生强大的脉冲电流，具有丰富的谐波），这条地线，我们叫作储能地，在这条地线有电流流过的地方一定不能接任何其它地线，尤其是信号线，否则整机必然会有哼声和嗡声（通常所说的电流声）！

2.星形接方式仅适用于不同种类的地线的沟通，信号地最好采用串联的方法接地，根据信号流程，一级一级往下一级走，信号

和信号地线最好同步传输，不样形成环路，或者让信号和信号地包围的面积要尽量小，特别是多声道系统，最好的方法是直接从输入端接一条地线到参考点，每一个声道的信号和信号地一起传输，电源和电源地一起传输，电源地和信号地不要直接在功放板上沟通，而是通过刚才提到的那一条统一的沟通地与电源连通！

3.4.信号线要远离干扰源 双面板设计时，除了要关注同一层的干扰源，还要关注另一层的干扰对本层的影响，这一点许多工程师会疏忽，双面板设计

时，一定不能用过孔去连接顶层和底层的大电流线，最好的方法是用元件的脚采用两面焊接的方式去连接顶层和底层的大电流线！

5.6.退耦地不能直接与信号地相边，应该用单独的退耦地连接至参考点！总之，作为一名优秀的硬件工程师一定要对原理要有深入的理解，在PCB设计时，随时融入干扰和抗干扰的概念，仔细分析

每一条走线，让敏感电路远离干扰源，对不可避免的干扰源尽量采用转换为共模干扰的方法，减小干扰，采用一些屏蔽的方

法，如采用屏蔽线传输信号，或者将信号和信号地线采用双绞线传输，将电源和电源地线也采用双绞线传输等方法减小干扰！方法是多种多样的，关键还是要准确识别什么是干扰信号，什么是敏感电路需要重点保护？

第三篇：硬件工程师电路设计必须紧记的十个要点

一、电源是系统的血脉，要舍得成本，这对产品的稳定性和通过各种认证是非常有好处的。

1.尽量采用∏型滤波，增加10uH电感，每个芯片电源管脚要接104旁路电容;

2.采用压敏电阻或瞬态二极管，抑制浪涌；

3.模电和数电地分开，大电流和小电流地回路分开，采用磁珠或零欧电阻隔开；

4.设计要留有余量，避免电源芯片过热，攻耗达到额定值的50%要用散热片。

二、输入IO记得要上拉；

三、输出IO记得核算驱动能力；

四、高速IO，布线过长采用33殴电阻抑制反射；

五、各芯片之间电平匹配；

六、开关器件是否需要避免晶体管开关时的过冲特性；

七、单板有可测试电路，能独立完成功能测试；

八、要有重要信号测试点和接地点；

九、版本标识；

十、状态指示灯。

如果每次的原理图设计，都能仔细的核对上面十点，将会提高产品设计的成功率，减少更改次数，缩短设计周期。

第四篇：硬件工程师

硬件工程师必看---必杀技学习(转)充分了解各方的设计需求,确定合适的解决方案

启动一个硬件开发项目,原始的推动力会来自于很多方面,比如市场的需要,基于整个系统架构的需要,应用软件部门的功能实现需要,提高系统某方面能力的需要等等,所以作为一个硬件系统的设计者,要主动的去了解各个方面的需求,并且综合起来,提出最合适的硬件解决方案。比如A项目的原始推动力来自于公司内部的一个高层软件小组,他们在实际当中发现原有的处理器板IP转发能力不能满足要求,从而对于系统的配置和使用都会造成很大的不便,所以他们提出了对新硬件的需求。根据这个目标,硬件方案中就针对性的选用了两个高性能网络处理器,然后还需要深入的和软件设计者交流,以确定内存大小,内部结构,对外接口和调试接口的数量及类型等等细节,比如软件人员喜欢将控制信令通路和数据通路完全分开来,这样在确定内部数据走向的时候要慎重考虑。项目开始之初是需要召开很多的讨论会议的,应该尽量邀请所有相关部门来参与,好处有三个,第一可以充分了解大家的需要,以免在系统设计上遗漏重要的功能,第二是可以让各个部门了解这个项目的情况,提早做好时间和人员上协作的准备,第三是从感情方面讲,在设计之初各个部门就参与了进来,这个项目就变成了大家共同的一个心血结晶,会得到大家的呵护和良好合作,对完成工作是很有帮助的。原理图设计中要注意的问题

原理图设计中要有“拿来主义”,现在的芯片厂家一般都可以提供参考设计的原理图,所以要尽量的借助这些资源,在充分理解参考设计的基础上,做一些自己的发挥。当主要的芯片选定以后,最关键的外围设计包括了电源,时钟和芯片间的互连。

电源是保证硬件系统正常工作的基础,设计中要详细的分析：系统能够提供的电源输入;单板需要产生的电源输出;各个电源需要提供的电流大小;电源电路效率;各个电源能够允许的波动范围;整个电源系统需要的上电顺序等等。比如A项目中的网络处理器需要1.25V作为核心电压,要求精度在＋5%-－3%之间,电流需要12A左右,根据这些要求,设计中采用5V的电源输入,利用Linear的开关电源控制器和IR的MOSFET搭建了合适的电源供应电路,精度要求决定了输出电容的ESR选择,并且为防止电流过大造成的电压跌落,加入了远端反馈的功能。

时钟电路的实现要考虑到目标电路的抖动等要求,A项目中用到了GE的PHY器件,刚开始的时候使用一个内部带锁相环的零延时时钟分配芯片提供100MHz时钟,结果GE链路上出现了丢包,后来换成简单的时钟Buffer器件就解决了丢包问题,分析起来就是内部的锁相环引入了抖动。

芯片之间的互连要保证数据的无误传输,在这方面,高速的差分信号线具有速率高,好布线,信号完整性好等特点,A项目中的多芯片间互连均采用了高速差分信号线,在调试和测试中没有出现问题。PCB设计中要注意的问题

PCB设计中要做到目的明确,对于重要的信号线要非常严格的要求布线的长度和处理地环路,而对于低速和不重要的信号线就可以放在稍低的布线优先级上。重要的部分包括：电源的分割;内存的时钟线,控制线和数据线的长度要求;高速差分线的布线等等。

A项目中使用内存芯片实现了1G大小的DDR memory,针对这个部分的布线是非常关键的,要考虑到控制线和地址线的拓扑分布,数据线和时钟线的长度差别控制等方面,在实现的过程中,根据芯片的数据手册和实际的工作频率可以得出具体的布线规则要求,比如同一组内的数据线长度相差不能超过多少个mil,每个通路之间的长度相差不能超过多少个mil等等。当这些要求确定后就可以明确要求PCB设计人员来实现了,如果设计中所有的重要布线要求都明确了,可以转换成整体的布线约束,利用CAD中的自动布线工具软件来实现PCB设计,这也是在高速PCB设计中的一个发展趋势。检查和调试

当准备调试一块板的时候,一定要先认真的做好目视检查,检查在焊接的过程中是否有可见的短路和管脚搭锡等故障,检查是否有元器件型号放置错误,第一脚放置错误,漏装配等问题,然后用万用表测量各个电源到地的电阻,以检查是否有短路,这个好习惯可以避免贸然上电后损坏单板。调试的过程中要有平和的心态,遇见问题是非常正常的,要做的就是多做比较和分析,逐步的排除可能的原因,要坚信“凡事都是有办法解决的”和“问题出现一定有它的原因”,这样最后一定能调试成功。一些总结的话

现在从技术的角度来说,每个设计最终都可以做出来,但是一个项目的成功与否,不仅仅取决于技术上的实现,还与完成的时间,产品的质量,团队的配合密切相关,所以良好的团队协作,透明坦诚的项目沟通,精细周密的研发安排,充裕的物料和人员安排,这样才能保证一个项目的成功。

一个好的硬件工程师实际上就是一个项目经理,他/她需要从外界交流获取对自己设计的需求,然后汇总,分析成具体的硬件实现。还要跟众多的芯片和方案供应商联系,从中挑选出合适的方案,当原理图完成后,他/她要组织同事来进行配合评审和检查,还要和CAD工程师一起工作来完成PCB的设计。与此同时,还要准备好BOM清单,开始采购和准备物料,联系加工厂家完成板的贴装。在调试的过程中他/她要组织好软件工程师来一起攻关调试,配合测试工程师一起解决测试中发现的问题,等到产品推出到现场,如果出现问题,还需要做到及时的支持。所以做一个硬件设计人员要锻炼出良好的沟通能力,面对压力的调节能力,同一时间处理多个事务的协调和决断能力和良好平和的心态等等。

还有细心和认真,因为硬件设计上的一个小疏忽往往就会造成非常大的经济损失,比如以前碰到一块板在PCB设计完备出制造文件的时候误操作造成了电源层和地层连在了一起,PCB板制造完毕后又没有检查直接上生产线贴装,到测试的时候才发现短路问题,但是元器件已经都焊接到板上了,结果造成了几十万的损失。所以细心和认真的检查,负责任的测试,不懈的学习和积累,才能使得一个硬件设计人员持续不断的进步,而后术业有所小成。

相关文章：

如何设计一个合适的电源

对于现在一个电子系统来说,电源部分的设计也越来越重要,我想通过和大家探讨一些自己关于电源设计的心得,来个抛砖引玉,让我们在电源设计方面能够都有所深入和长进。

Q1：如何来评估一个系统的电源需求

Answer：对于一个实际的电子系统,要认真的分析它的电源需求。不仅仅是关心输入电压,输出电压和电流,还要仔细考虑总的功耗,电源实现的效率,电源部分对负载变化的瞬态响应能力,关键器件对电源波动的容忍范围以及相应的允许的电源纹波,还有散热问题等等。功耗和效率是密切相关的,效率高了,在负载功耗相同的情况下总功耗就少,对于整个系统的功率预算就非常有利了,对比LDO和开关电源,开关电源的效率要高一些。同时,评估效率不仅仅是看在满负载的时候电源电路的效率,还要关注轻负载的时候效率水平。

至于负载瞬态响应能力,对于一些高性能的CPU应用就会有严格的要求,因为当CPU突然开始运行繁重的任务时,需要的启动电流是很大的,如果电源电路响应速度不够,造成瞬间电压下降过多过低,造成CPU运行出错。

一般来说,要求的电源实际值多为标称值的＋－5%,所以可以据此计算出允许的电源纹波,当然要预留余量的。

散热问题对于那些大电流电源和LDO来说比较重要,通过计算也是可以评估是否合适的。

Q2：如何选择合适的电源实现电路

Answer：根据分析系统需求得出的具体技术指标,可以来选择合适的电源实现电路了。一般对于弱电部分,包括了LDO（线性电源转换器）,开关电源电容降压转换器和开关电源电感电容转换器。相比之下,LDO设计最易实现,输出纹波小,但缺点是效率有可能不高,发热量大,可提供的电流相较开关电源不大等等。而开关电源电路设计灵活,效率高,但纹波大,实现比较复杂,调试比较烦琐等等。

Q3：如何为开关电源电路选择合适的元器件和参数

Answer：很多的未使用过开关电源设计的工程师会对它产生一定的畏惧心理,比如担心开关电源的干扰问题,PCB layout问题,元器件的参数和类型选择问题等。其实只要了解了,使用一个开关电源设计还是非常方便的。

一个开关电源一般包含有开关电源控制器和输出两部分,有些控制器会将MOSFET集成到芯片中去,这样使用就更简单了,也简化了PCB设计,但是设计的灵活性就减少了一些。

开关控制器基本上就是一个闭环的反馈控制系统,所以一般都会有一个反馈输出电压的采样电路以及反馈环的控制电路。因此这部分的设计在于保证精确的采样电路,还有来控制反馈深度,因为如果反馈环响应过慢的话,对瞬态响应能力是会有很多影响的。

而输出部分设计包含了输出电容,输出电感以及MOSFET等等,这些的选择基本上就是要满足一个性能和成本的平衡,比如高的开关频率就可以使用小的电感值（意味着小的封装和便宜的成本）,但是高的开关频率会增加干扰和对MOSFET的开关损耗,从而效率降低。使用低的开关频率带来的结果则是相反的。

对于输出电容的ESR和MOSFET的Rds_on参数选择也是非常关键的,小的ESR可以减小输出纹波,但是电容成本会增加,好的电容会贵嘛。开关电源控制器驱动能力也要注意,过多的MOSFET是不能被良好驱动的。

一般来说,开关电源控制器的供应商会提供具体的计算公式和使用方案供工程师借鉴的。窗体底端

第五篇：硬件工程师培训教程(五)

中国电脑救援中心提供一流的IT资讯服务

硬件工程师培训教程

（五）第二节 CPU 的制造工艺

CPU 从诞生至今已经走过了20 余年的发展历程，C PU 的制造工艺和制造技术也有了长足的进步和发展。在介绍C PU 的制造过程之前，有必要先单独地介绍一下C PU 处理器的构造。

从外表观察，C PU 其实就是一块矩形固状物体，通过密密麻麻的众多管脚与主板相连。不过，此时用户看到的不过是C PU 的外壳，用专业术语讲也就是C PU 的封装。

而在CPU 的内部，其核心则是一片大小通常不到1/4 英寸的薄薄的硅晶片(英文名称为D ie，也就是核心的意思，P Ⅲ C o p p e r m i ne 和Duron 等C PU 中部的突起部分就是Die)。可别小瞧了这块面积不大的硅片，在它上面密不透风地布满了数以百万计的晶体管。这些晶体管的作用就好像是我们大脑上的神经元，相互配合协调，以此来完成各种复杂的运算和操作。

硅之所以能够成为生产CPU核心的重要半导体素材，最主要的原因就是其分布的广泛性且价格便宜。此外，硅还可以形成品质极佳的大块晶体，通过切割得到直径8 英寸甚至更大而厚度不足1 毫 米的圆形薄片，也就是我们平常讲的晶片(也叫晶圆)。一块这样的晶片可以切割成许多小片，其中 的每一个小片也就是一块单独C PU 的核心。当然，在执行这样的切割之前，我们也还有许多处理工 作要做。

Intel 公司当年发布的4004 微处理器不过2300 个晶体管，而目前P Ⅲ铜矿处理器所包含的晶体管 已超过了2000 万个，集成度提高了上万倍，而用户却不难发现单个CPU 的核心硅片面积丝毫没有增 大，甚至越变越小，这是设计者不断改进制造工艺的结果。

除了制造材料外，线宽也是CPU 结构中的重要一环。线宽即是指芯片上的最基本功能单元门电路 的宽度，因为实际上门电路之间连线的宽度同门电路的宽度相同，所以线宽可以描述制造工艺。缩 小线宽意味着晶体管可以做得更小、更密集，可以降低芯片功耗，系统更稳定，C PU 得以运行在更 高的频率下，而且可使用更小的晶圆，于是成本也就随之降低。

随着线宽的不断降低，以往芯片内部使用的铝连线的导电性能已逐渐满足不了要求，未来的处理器将采用导电特性更好的铜连线。AMD 公司在其面向高端的Athlon 系列Thunderbird(雷鸟)处理器 的高频率版本中已经开始采用铜连线技术。这样复杂的构造，大家自然也就会更关心“CPU 究竟是 怎么做出来的呢”。客观地讲，最初的C PU 制造工艺比较粗糙，直到晶体管的产生与应用。众所 周知，C PU 中最重要的元件就属晶体管了。晶体管就像一个开关，而这两种最简单的“开和关” 的选择对应于电脑而言，也就是我们常常挂在嘴边的“0 和1 ”。明白了这个道理，就让我们来看 看C PU 是如何制造的。

一、C P U 的制造

1.切割晶圆

所谓的“切割晶圆”也就是用机器从单晶硅棒上切割下一片事先确定规格的硅晶片，并将其划 分成多个细小的区域，每个区域都将成为一个C PU 的内核(D i e)。

2.影印（P h o t o l i t h o g r a p hy）

在经过热处理得到的硅氧化物层上面涂敷一种光阻(Photoresist)物质，紫外线通过印制着CPU 复 杂电路结构图样的模板照射硅基片，被紫外线照射的地方光阻物质溶解。

3.蚀刻(E t c h i n g)

用溶剂将被紫外线照射过的光阻物清除，然后再采用化学处理方式，把没有覆盖光阻物质部分 的硅氧化物层蚀刻掉。然后把所有光阻物质清除，就得到了有沟槽的硅基片。

4.分层

为加工新的一层电路，再次生长硅氧化物，然后沉积一层多晶硅，涂敷光阻物质，重复影印、蚀刻过程，得到含多晶硅和硅氧化物的沟槽结构。

5.离子注入(I o n I m p l a n t a t i o n)

通过离子轰击，使得暴露的硅基片局部掺杂，从而改变这些区域的导电状态，形成门电路。接下来的步骤就是不断重复以上的过程。一个完整的C PU 内核包含大约20 层，层间留出窗口，填充金属以保持各层间电路的连接。完成最后的测试工作后，切割硅片成单个CPU 核心并进行封装，一个C PU 便制造出来

中国电脑救援中心网址：http://

了。

另外，除了上述制造步骤外，生产C PU 的环境也十分重要，超洁净空间是C PU 制造的先决条 件。如果拿微处理器制造工厂中生产芯片的超净化室与医院内的手术室比较的话，相信后者也是 望尘莫及。作为一级的生产芯片超净化室，其每平方英尺只允许有一粒灰尘，而且每间超净化室 里的空气平均每分钟就要彻底更换一次。空气从天花板压入，从地板吸出。净化室内部的气压稍 高于外部气压。这样，如果净化室中出现裂缝，那么内部的洁净空气也会通过裂缝溜走，以此 来防止受污染的空气流入。同时，在处理器芯片制造工厂里，I n t el 公司的上千名员工都身穿一 种特殊材料制造的“兔装”工作服。这种“兔装”工作服其实也是防尘的手段之一，它是由一 种极其特殊的非棉绒、抗静电纤维制成，可以避免灰尘、脏物或其他污染源损坏生产过程中的计 算机芯片。兔装可以穿着在普通衣服的外面，但必须经过含有54 个单独步骤的严格着装检验程

序，而且当着装者每次进入和离开超净化室时都必须重复这个程序。

二、C P U 的封装

自从I n t el 公司1971 年设计制造出4 位微处理器芯片以来，在20 多年里，CPU 从Intel 4004、0 2 86、8 0 3 86、8 0 4 86 发展到P e n t i um、P Ⅱ、P Ⅲ、P4，从4 位、8 位、16 位、32 位发展到 64 位;主频从MHz 发展到今天的GHz;CPU 芯片里集成的晶体管数由2000 多个跃升到千万以上;半导体制 造技术的规模由S SI、MSI、LSI、V L S I(超大规模集成电路)达到U L SI。封装的输入/输出(I /O)引 脚从几十根，逐渐增加到几百根，甚至可能达到2 0 00 根。这一切真是一个翻天覆地的变化。对于

CPU，读者已经很熟悉了，2 86、3 86、486、P e n t i um、P Ⅱ、C e l e r on、K6、K 6-2、A t h l on …… 相信您可以如数家珍似地列出一长串。但谈到C PU 和其他大规模集成电路的封装，知道的人未必很 多。所谓封装是指安装半导体集成电路芯片用的外壳，它不仅起着安放、固定、密封、保护芯片 和增强导热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁——芯片上的接点用导线连接 到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件建立连接。因此，封装对CPU 和其他LSI(Large Scale Integration)集成电路都起着重要的作用，新一代C PU 的出现常常伴随着 新的封装形式的使用。

芯片的封装技术已经历了好几代的变迁，从D IP、Q FP、P GA、B GA 到C SP 再到M CM，技术指标

一代比一代先进，包括芯片面积与封装面积之比越来越接近于1，适用频率越来越高，耐温性能越 来越好，引脚数增多，引脚间距减小，重量减小，可靠性提高，使用更加方便等等。下面将对具体的封装形式作详细说明。.D IP 封装世纪70 年代流行的是双列直插封装，简称DIP(Dual In-line Package)。D IP 封装结构具有 以下特点:

(1)适合PCB(印刷电路板)的穿孔安装;

(2)比TO 型封装易于对PCB 布线;

(3)操作方便。

D IP 封装结构形式有:多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP(含 玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式)等。

衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1 越 好。以采用40 根I/O 引脚塑料双列直插式封装(P D I P)的CPU 为例，其芯片面积/封装面积=(3 × 3)/(1 5.24 ×5 0)=1 :86，离1 相差很远。不难看出，这种封装尺寸远比芯片大，说明封装效率 很低，占去了很多有效安装面积。I n t el 公司早期的C PU，如8 0 86、8 0 2 86，都采用P D IP 封装(塑料双列直插)。

2.载体封装世纪80 年代出现了芯片载体封装，其中有陶瓷无引线芯片载体LCCC(Leadless Ceramic Chip Carrier)、塑料有引线芯片载体PLCC(Plastic Leaded Chip Carrier)、小尺寸封装

SOP(Small Outline

Package)、塑料四边引出扁平封装PQFP(Plastic Quad Flat Package)。

以0.5 mm 焊区中心距、208 根I/O 引脚QFP 封装的CPU 为例，如果外形尺寸为2 8 mm ×2 8 mm，芯 片尺寸为1 0 mm ×1 0 mm，则芯片面积/封装面积=(10 ×1 0)/(28 ×28)=1:7.8，由此可见Q FP 封装比 DIP 封装的尺寸大大减小。Q FP 的特点是:

(1)用SMT 表面安装技术在PCB 上安装布线;

(2)封装外形尺寸小，寄生参数减小，适合高频应用;

(3)操作方便;

(4)可靠性高。

Intel 公司的8 0 3 86 处理器就采用塑料四边引出扁平封装(P Q F P)。.B GA 封装世纪90 年代随着集成技术的进步、设备的改进和深亚微米技术的使用，LSI、V L SI、U L SI 相继出现，芯片集成度不断提高，I /O 引脚数急剧增加，功耗也随之增大，对集成电路封装的 要求也更加严格。为满足发展的需要，在原有封装方式的基础上，又增添了新的方式——球栅 阵列封装，简称

B G A(B a l l G r i d A r r a y P a c k a g e)。BGA 一出现便成为C PU、南北桥等V L SI 芯 片的最佳选择。其特点有:

(1)I /O 引脚数虽然增多，但引脚间距远大于QFP，从而提高了组装成品率;

(2)虽然它的功耗增加，但BGA 能用可控塌陷芯片法焊接，简称C4 焊接，从而可以改善它的电热 性能;

(3)厚度比QFP 减少1/2 以上，重量减轻3 /4 以上;

(4)寄生参数减小，信号传输延迟小，使用频率大大提高;

(5)组装可用共面焊接，可靠性高;

(6)B GA 封装仍与Q FP、P GA 一样，占用基板面积过大。

Intel 公司对集成度很高(单芯片里达3 00 万只以上晶体管)、功耗很大的CPU 芯片，如P e n t i um、P e n t i u m P ro、P e n t i u m Ⅱ采用陶瓷针栅阵列封装(C P G A)和陶瓷球栅阵列封装(CBGA)，并在外壳上 安装微型排风扇散热，从而使C PU 能稳定可靠地工作。

4.面向未来的封装技术

B GA 封装比Q FP 先进，更比P GA 好，但它的芯片面积/封装面积的比值仍很低。

T e s s e ra 公司在BGA 基础上做了改进，研制出另一种称为μBGA 的封装技术，按0.5 mm 焊区中心 距，芯片面积/封装面积的比为1 :4，比B GA 前进了一大步。

1994 年9 月，日本三菱电气研究出一种芯片面积/封装面积=1:1.1 的封装结构，其封装外形尺寸只 比裸芯片大一点点。也就是说，单个IC 芯片有多大，封装尺寸就有多大，从而诞生了一种新的封装 形式，命名为芯片尺寸封装，简称CSP(Chip Size Package 或Chip Scale Package)。CSP 封装具有以 下特点:

(1)满足了LSI 芯片引出脚不断增加的需要;

(2)解决了IC 裸芯片不能进行交流参数测试和老化筛选的问题;

(3)封装面积缩小到BGA 的1 /4 甚至1 /10，延迟时间大大缩小。

曾有人想，当单芯片一时还达不到多种芯片的集成度时，能否将高集成度、高性能、高可靠 的CSP 芯片(用LSI 或IC)和专用集成电路芯片(ASIC)在高密度多层互联基板上用表面安装技术(SMT)组 装成为多种多样电子组件、子系统或系统。由这种想法产生出多芯片组件MCM(Multi Chip Model)。

它将对现代化的计算机、自动化、通讯业等领域产生重大影响。M CM 的特点有:

(1)封装延迟时间缩小，易于实现组件高速化;

(2)缩小整机/组件封装尺寸和重量，一般体积减小1 /4，重量减轻1 /3;

(3)可靠性大大提高。

随着LSI 设计技术和工艺的进步及深亚微米技术和微细化缩小芯片尺寸等技术的使用，人们产生 了将

多个LSI 芯片组装在一个精密多层布线的外壳内形成MCM 产品的想法。进一步又产生另一种想法: 把多种芯片的电路集成在一个大圆片上，从而又导致了封装由单个小芯片级转向硅圆片级(w a f erlevel)封装的变革，由此引出系统级芯片S O C(S y s t e m O n C h i p)和电脑级芯片P C O C(P C O n C h i p)。

相信随着CPU 和其他ULSI 电路的不断进步，集成电路的封装形式也将有相应的发展，而封装形式的 进步又将反过来促成芯片技术向前发展。