实验二 熟悉开发板和QuartusII软件进行电路的仿真
一、目的要求
1.熟悉 AX301开发板。
2.熟悉 QuartusII 的编译环境。
3.了解QuartusII 环境下运用 Verilog HDL 语言的编程开发流程。
4.完成QuartusII 环境下源程序的编写、编译、仿真、下载。
二、实验原理
Quartus II 是Altera公司的综合性PLD/FPGA开发软件,支持原理图、VHDL、VerilogHDL以及AHDL(Altera Hardware 支持Description Language)等多种设计输入形式,内嵌自有的综合器以及仿真器,可以完成从设计输入到硬件配置的完整PLD设计流程。
Verilog HDL是一种硬件描述语言(以文本形式来描述数字系统硬件的结构和行为的语言),用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。目前Verilog HDL和VHDL是世界上最流行的两种硬件描述语言,Verilog HDL在底层设计(物理层)上占有一些优势,VHDL更注重系统级的抽象描述。
三、实验内容
1.学习开发板数据手册,熟悉AX301开发板(见AX301数据手册)资源。
2.学习《quartusII13.0使用教程》,熟悉 QuartusII 的编译环境与开发流程。
3.在 QuartusII 环境下完成对基本逻辑门电路工作情况的仿真模拟。
4.完成配置程序的下载,并在AX301 开发板上对程序进行最终验证。
四、实验步骤
1.结合AX301数据手册熟悉实验用开发板。
2.介绍在 QuartusII 环境下的编程开发流程。
3.介绍QuartusII软件的使用方法。
4.完成与门、或门、同或、异或门的设计输入、编译和仿真和下载验证。具体操作过程如下:
(1)利用项目向导,建立一个新项目。
(2)新建一个 Verilog HDL 文件,输入源程序如下并保存:
(3)对源程序进行语法检查并编译。
(4)对项目进行逻辑功能仿真。
(5)分配管脚。
(6)编程下载并行硬件验证。
五、实验结果
1.仿真结果:(说明:贴出仿真图,并对仿真结果进行文字分析)
2.硬件验证结果:
(1)管脚分配信息:
程序中管脚名 | 实际管脚 | 说明 |
A | ||
B | ||
YAND | ||
YOR | ||
YXOR | ||
YXNOR |
(2)硬件验证
这里完成的是基本逻辑门的测试,用按键值表示输入,用LED灯的状态表示输出状态。编程下载完成后,关闭实验板电源后再次打开(冷启动),在实验板上按动相应按键,观察对应LED灯的亮灭情况,完成下表,检验硬件测试结果是否正确。
管脚名 | A KEY1 | B KEY2 | YAND LED0 | YOR LED1 | YXOR LED2 | YXNOR LED3 |
取值/状态 | 0 | 0 | 灭 | |||
0 | 灭 | |||||
0 | 灭 | |||||
亮 | ||||||
结论 | 正确 |
六、实验仪器与器材
PC机,Quartus 13.0软件,AX301实验开发板
七、实验注意事项
开发板在使用时注意插拔连线前请关闭电路板总开关,避免损坏器件。
保持电路板的表面清洁,小心轻放,防火防潮防压,避免不必要的硬件损伤。