基于fpga的四路抢答器课程设计报告

第一篇：基于fpga的四路抢答器课程设计报告

一、课题设计的基础和实验条件

1．工作基础

（1）数字电路，模拟电路的学习；对所需使用的芯片管脚及

功能的了解；掌握了基本的数字电路设计流程。

（2）学会使用MAX+PLUS 软件设计数字电路；

了解EDA实验开发系统。

2．实验条件

（1）提供有目标芯片：FPGA-型号EP7128SLC84-15的实验开发系统、数码显示器、二极管、三极管、钮子开关；

（2）电路设计器件：

AND4、NOT、D触发器等

二、设计目标

1.4人抢答器（四名选手分别为：R1，R2，R3，R4）；

2.主持人启动及复位开关HT;

3.七段显示码显示选手的编号；

4.抢答器具有“互锁”功能； 三 设计电路图及仿真

该设计属于较为复杂的中小规模数字系统设计，按照系统的功能要求和自顶向下的层次化设计思想，该抢答器可以分为三个模块，他们分别为：抢答器控制模块——IN，该模块用于控制选手及主持人的动作；编码模块——qiwei，用于将选手的编号编码以便用数码管显示输出；

（1）抢答器控制模块IN的设计：

该模块在任意一位选手首先按下抢答键后，其输出高电平给D锁存器，并将输出结果送至编码器qiwei, 该模块的主持人按键HOST按钮可以实现系统的复位。其原理图为：

选手的输出信号发出之后，需要把输出转换为数字，故需要加一个七位译码器。（2）七位译码器的设计：

通过编程定义生成了一个七位译码器：

生成此七位译码器的程序如下：

（3）生成完整设计图：

两个模块进行连接即得到最终的实验电路图：

（4）设计图的仿真：

对设计的电路进行仿真得到仿真图如下：

从仿真结果可以看出符合功能要求。

（5）连接引脚图：

根据设计图选择适当的引脚连接得到下图的引脚图

连接完引脚图后，通过PROGRAMER即可通过开发板来进行调试验证。最终通过多次的调试与验证，终于完成了实验。

四 心得体会：

本次实践我认为完成的比较艰辛，首先在上第一节课的时候，听老师讲到这门课程设计需要学到一些先修课程。但是单片机，PLC，FPGA我之前都没学过，而且之前学的数电和模电也很多知识都有些记不清了。所以觉得特别慌，于是在第一节课后就在课下看老师给的参考资料。开始的时候觉得好多都不懂完全不明白讲的是什么。后来在找了一些视频之后对FPGA和MAX+PLUS平台有了一定的了解。后来又在选择电路的设计之前我认真复习了《数字电子技术》，对试验中涉及到的器件进行了重点复习；而且认真学习了《MAX+PLUS11操作指南》，后来在实验室开放后每天都去做实验调试。最终能够熟练地使用该软件完成中小规模的集成电路。虽然准备了不少，而且也自觉还是挺认真尽力的，但是之前的课程学的不好还是挺伤的，对于一些复杂的设计还是有挺多不太懂的，只能参考网上查到的资料去理解。

从开始做到成功共尝试过三个项目，第一个比较简单算是熟悉软件。本来是希望做好一个流水灯的但是后来发现输出电路太复杂，经过多次调试始终在仿真时打不到自己的要求，被迫作罢。最后选择做4位抢答器，设计图画出来并没有花费太多时间，但是调试真是花了大量的时间，因为开发板的接线经常会出现一些接触不良，导致即使仿真结果是对的，但是却在开发板上达不到自己的要求。只能一步一步通过排除法来修改更换接触不良的引脚。最终，终于解决了所有问题完成了设计。虽然设计不算特别高明特别复杂。但是毕竟是自己一点一点做出来的，所以还是觉得挺有成就感。

就具体收获来说，首先知识上，通过此课程设计，让我复习了之前学习的知识，同时让我对FPGA有了一个整体的了解，对MAX+PLUS软件也比较熟悉了。除此之外，我觉得在这个实验的过程中也锻炼了我的耐心，让我能比较专注的去做一件事情。而且经历了这次试验我认识到电路设计是一个踏踏实实的过程，设计过程中我们需要循序渐进，一步一个脚印，来不得半点马虎和浮躁心理。

第二篇：plc控制四路抢答器课程设计

plc控制四路抢答器课程设计

市场上有许许多多种抢答器，但功能却各不相同，电路也形形色色，而所选元件也各不相同。笔者设计了一款用plc控制的抢答器，该抢答器集抢答、声音警示、灯光指示和计时于一身，借助较少的外围元件完成抢答的整个过程，选用的是（OMRON）生产的C20p型PLC设计制作了四路抢答器，该设计编程简单，容易理解掌握，且工作稳定可靠。总体电路简单，易于制作。

1、系统工作原理 1．1 控制要求

（1）竞赛者若要回答主持人所提问题时，须抢先按下桌上的抢答按钮；

（2）绿色指示灯亮后，须等主持人按下复位按钮PB5后，指示灯才熄灭；

（3）如果竞赛者在主持人打开SW1开关10 s内抢先按下按钮，电磁线圈将使彩球摇动，以示竞赛者得到一次幸运的机会；

（4）如果在主持人打开SW1开关10 s内无人抢答，则必须有声音警示，同时红色指示灯亮，以示竞赛者放弃该题；

（5）在竞赛者抢答成功后，应限定一定的时间回答问题，根据题目难易可设定时间（如2 min）；

（6）当主持人打开SW2开关后记时开始，如果竞赛者在回答问题时超出设定时限，则红色指示灯亮并伴有声音提示，竞赛者停止回答问题。1．2 选定输入、输出设备

输入设备

输入端子号

抢答按钮 PB11 0000

抢答按钮 PB12 0001

抢答按钮 PB21 0002抢答按钮

抢答按钮 PB31 0004

抢答按钮 PB32 0005

抢答按钮 PB41 0006

抢答按钮 PB42 0007

复位按钮 PB5 0008

选择开关 SW1 0009

限时开关 SW2 0010

输出设备

输出端子号

绿色指示灯L1输出

0500

绿色指示灯L2输出

0501

绿色指示灯L3输出

0502

绿色指示灯L4输出

0503

红色指示灯L5输出

0504

红色指示灯L6输出

0505

PB22 0003

电磁开关SOL输出

0506

回答限时声音输出

0508

2、系统软件设计［1～3］ 2．1 控制梯形图

系统控制梯形图如图1所示。

2．2 工作过程

（1）由于0500使用他的自身触点（常开触点），在0000或0001闭合后仍保持在ON状态（自锁）。同时，将其常闭触点串入其他各回路中，在0500接通后，他的常闭触点打开，切断其他抢答回路（互锁）；

（2）0501，0502和0503以同样方式动作，自锁继电器在复位按钮PB5再次动作时将清零；

（3）机会选择开关SW1使0009闭合后，10 s定时器TIM00启动；

（4）如果0500，0501，0502和0503在10 s定时器TM00动作之前任何一个闭合，则0506变为ON以示抢答成功，同时切断10 s计时显示输出回路，否则输出声音提示，以示竞赛者放弃该题；

（5）常开触点0009断开后，自锁继电器和定时器TIM00将清零；

（6）抢答成功后，主持人闭合限时开关SW2使 0010闭合后，2 min定时器TIM01启动，时间到0505和0508闭合，红灯亮并有声音提示停止回答；

（7）常开触点0010断开后，定时器TIM01清零，为下一轮抢答做好准备。2．3 程序指令

程序指令如表1所示。

2．4 外部接线图

外部接线如图2所示。

3、适当扩展

如果给电路加入适当的编、译码器件，就可以将红、绿灯指示变为直观的数字显示，对外围电路稍加修改，就可以变成多路多人抢答器，如六路或十路等，改为多路多人抢答器，可以在梯形图中再加入两路或六路分支即可。去掉程序中的互锁和抢答限时功能，可以将抢答器改成呼叫器，可以用在医院的病房、工厂的车间等多种地方。

第三篇：FPGA抢答器设计报告

Vb开办上海电力学院

课程设计报告

信息工程系

抢答器设计报告

一、设计目的：

本课程的授课对象是电子科学与技术专业本科生，是电子类专业的一门重要的实践课程，是理论与实践相结合的重要环节。

本课程有助于培养学生的数字电路设计方法、掌握模块划分、工程设计思想与电路调试能力，为以后从事各种电路设计、制作与调试工作打下坚实的基础

二、实验器材和工具软件：

PC机一台、QuartusII软件、DE2板。

三、设计内容：

(1)抢答器可容纳四组12位选手，每组设置三个抢答按钮供选手使

用。

(2)电路具有第一抢答信号的鉴别和锁存功能。在主持人将系统复位并发出抢答指令后，蜂鸣器提示抢答开始，时显示器显示初始时间并开始倒计时，若参赛选手按抢答按钮，则该组指示灯亮并用组别显示器显示选手的组别，同时蜂鸣器发出“嘀嘟”的双音频声。此时，电路具备自锁功能，使其它抢答按钮不起作用。

(3)如果无人抢答，计时器倒计时到零，蜂鸣器有抢答失败提示，主持人可以按复位键，开始新一轮的抢答。

(4)设置犯规功能。选手在主持人按开始键之前抢答，则认为犯规，犯规指示灯亮和显示出犯规组号，且蜂鸣器报警，主持人可以终止抢答执行相应惩罚。

(5)抢答器设置抢答时间选择功能。为适应多种抢答需要，系统设有10秒、15秒、20秒和3O秒四种抢答时间选择功能。

四、设计具体步骤：

首先把系统划分为组别判断电路模块groupslct，犯规判别与抢答信号判别电路模块fgqd，分频电路模块fpq1，倒计时控制电路模块djs，显示时间译码电路模块num_7seg模块，组别显示模块showgroup模块这六个模块，各模块设计完成后，用电路原理图方法将各模块连接构成系统。

各模块功能及代码：

1、组别判别模块

（1）功能：可容纳四组12位选手，每组设置三个抢答按钮供选手使用。若参赛选手按抢答按钮，则输出选手的组别。此时，电路具

signal rst : std_logic;begin

h<=“0000” when(a=“000” and b=“000” and c=“000” and d=“000”)else

“0001” when(a/=“000” and b=“000” and c=“000” and d=“000”)else

“0010” when(a=“000” and b/=“000” and c=“000” and d=“000”)else

“0100” when(a=“000” and b=“000” and c/=“000” and d=“000”)else

“1000” when(a=“000” and b=“000” and c=“000” and d/=“000”)else

“0000”;process

begin

wait on clock until rising_edge(clock);

if clr='1' then

rst<='1';

g<=“0000”;

end if;

if h/=“0000” then

if rst='1' then

g<=h;

rst<='0';

end if;

end if;

end process;

end behave_groupslct;

2、犯规判别与抢答信号判别模块

（1）功能：若参赛选手在主持人按开始键之后按抢答按钮，则使该组指示灯亮并输出选手的组别，同时蜂鸣器发出响声。

选手在主持人按开始键之前抢答，则认为犯规，犯规指示灯亮并输出犯规组号，且蜂鸣器报警。

（2）原理：c[3..0]接组别判别模块的g[3..0]，即此时c为按键组别的信息。go接主持人的“开始”按键。由于无论是在正常情况还是犯规情况下按下按键，都必须显示按键的组别且蜂鸣器响，所以将c的值给hex以输出按键组别，且在有按键按下（c/=“0000”）时输出fm为‘1’，否则为‘0’。若在开始之前有按键按下时，即go='0'且c/=“0000”，输出ledfg为‘1’，否则为‘0’。若在开始之后有按键按下，将c的值给led，使该组指示灯亮，开始之前led输出“0000”。

（3）程序代码：

library ieee;

use ieee.std_logic_1164.all;

entity fgqd is port（c:in std_logic_vector(3 downto 0);

go:in std_logic;

hex:out std_logic_vector(3 downto 0);

led:out std_logic_vector(3 downto 0);

ledfg,fm:out std_logic);

end fgqd;

architecture behave_fgqd of fgqd is begin);end djs;

architecture behave_djs of djs is begin

process(clock,aclr,s)

begin

if(aclr='1')then

if(s=“00”)then

q<=“01010”;

elsif(s=“01”)then

q<=“01111”;

elsif(s=“10”)then

q<=“10100”;

else

q<=“11110”;

end if;

else

if rising_edge(clock)then

if en='1' then

q<=q-1;

if(q=“00000” and grpsl=“0000”)then

time0<='1';

else

time0<='0';

end if;

end if;

end if;

end if;

end process;end behave_djs;

4、分频器模块

（1）功能：实现50MHz—1Hz的分频，为倒计时模块提供时钟。

（2）程序代码

library ieee;

use ieee.std_logic_1164.all;

entity fpq1 is port（clkin :in std_logic;

clkout:out std_logic);end fpq1;

architecture behave_fpq1 of fpq1 is constant N: Integer:=24999999;signal Counter:Integer RANGE 0 TO N;signal Clk: Std_Logic;begin

process(clkin)

begin

if rising_edge(clkin)then--每计到N个（0~n-1）上升沿，输出信号翻转一次

if Counter=N then

Counter<=0;

Clk<=NOT Clk;

else

Counter<= Counter+1;

end if;

end if;

end process;clkout<= Clk;end behave_fpq1;

5、时间显示译码器

（1）功能：将时间信息在7段数码管上显示。

（2）程序代码

library ieee;

use ieee.std_logic_1164.all;

entity num_7seg is port（c:in std_logic_vector(4 downto 0);

hex:out std_logic_vector(13 downto 0));

end num_7seg;

architecture behave_num_7seg of num_7seg is begin

with c(4 downto 0)select

hex<= “10000001000000” when “00000” ,--“0”

“10000001111001” when “00001” ,--“1”

“10000000100100” when “00010” ,--“2”

“10000000110000” when “00011” ,--“3”

“10000000011001” when “00100” ,--“4”

“10000000010010” when “00101” ,--“5”

“10000000000010” when “00110” ,--“6”

“10000001111000” when “00111” ,--“7”

“10000000000000” when “01000” ,--“8”

“10000000010000” when “01001” ,--“9”

“11110011000000” when “01010” ,--“10”

“11110011111001” when “01011” ,--“11”

“11110010100100” when “01100” ,--“12”

“11110010110000” when “01101” ,--“13”

“11110010011001” when “01110” ,--“14”

“11110010010010” when “01111” ,--“15”

“11110010000010” when “10000” ,--“16”

“11110011111000” when “10001” ,--“17”

“11110010000000” when “10010” ,--“18”

“11110010010000” when “10011” ,--“19”

“01001001000000” when “10100” ,--“20”

“01001001111001” when “10101” ,--“21”

“01001000100100” when “10110” ,--“22”

“01001000110000” when “10111” ,--“23”

“01001000011001” when “11000” ,--“24”

“01001000010010” when “11001” ,--“25”

“01001000000010” when “11010” ,--“26”

“01001001111000” when “11011” ,--“27”

来。然后就是将选出的组别锁存。将按下按键的组别赋给一内部信号“h”（没有按键按下时h=“0000”），当复位键按下时（clr=‘1’）输出g=“0000”并且将另一内部信号rst置1。当复位后（rst=‘1’）有按键按下时将h的值给输出信号g，并且将标志信号rst清零。这样就实现最快按键组别锁存功能。

六、心得体会

通过此次设计，我掌握了数字电路的设计方法，尤其是模块划分、工程设计思想与电路调试能力，都有了一定的提高。为以后从事各种电路设计、制作与调试工作打下坚实的基础。

第四篇：数字电路课程设计四路抢答器附proteus仿真下载

宁波理工学院

数字电路课程设计（论文）

题 目 基于74LS171的竞赛抢答器电路分析

姓名

学号 专业班级 指导教师

学 院 信息科学与工程学院

完成日期 2013年6月6日

I Proteus文件下载地址

：http://pan.baidu.com/share/link?shareid=3232147993&uk=1662325156

摘 要

74LS系列芯片在生活中有广泛的应用。

其中“74”指的是商用器件，与“54”是军用不同，它的适用温度范围为0℃ ～ 70℃；而军用的适用温度范围要广为-55℃～125℃。

LS等是子系列名称。L:低功耗;H:高速;S:肖特基;LS:低功耗消特基;ALS:先进低功耗肖特基;AS:先进肖特基;LS：低功耗消特基

即74LS为商用低功耗肖特基系列。本竞赛抢答器主要用到74LS171芯片。本课题设计是“四人抢答器”。主要是通过本次课程设计掌握四人抢答器电路的设计流程和设计原理图。并学会用proteus做出四人抢答器电路的仿真与分析。且通过这次课程设计学会用不同的芯片设计简单的抢答器电路。

关键词：竞赛抢答器；单周期脉冲信号；74LS171

II

III

第1章

电路介绍

1.1 主要器件介绍

本次实验是以四人抢答电路为例。四人参加比赛，没人一个按钮，其中一人按下按钮后，相应的指示灯点亮，并且之后按下的按钮不起作用。

竞赛抢答器以74LS171四D触发器为核心器件设计四人竞赛抢答电路。74LS171内部包含了四个D触发器，各输入、输出以序号相区别，如下图：

其中CLK端为时钟端，MR为清零端（低电平有效）。

1.2 部分电路设计

按键设置模块，设计为按键悬空是，D0„..D3接地，没有向该端口发送脉冲信号。按键另一端接电源，按键按下，电源脉冲信号送到D0„..D3端口。（R1,R2,R3,R4，R5,R6,R7,R8为330欧姆。R9为100欧姆。）

本次实验难点是其中一人按下按钮后，相应的指示灯点亮，之后按下的按钮不起作用。要起到这样的作用设计了两个“与非”门电路。当按键按下后，最先按下的Q端输出信号为1，那么Q非为0，这里采用“与非”门，即便其余按键按下后，有一个输出信号为0，那么一与非输出为1，这就使得74LS171时钟端被封住了，此后其他输入信号对系统输出不起作用了。输出的信号1在经过与非门输出信号0，它与时钟信号再与非，那么时钟信号输出信号均为1。（这里用到74LS20和74LS00）

电路显示部分为四个发光二极管，串联着四个330欧姆的电阻。

其中清零信号用于赛前清零。清零后四个二极管均熄灭，电路反向输出均为1，时钟端“与”门开启，等待输入信号。

第2章 竞赛抢答电路分析

当按下#1后，D1发光二极管被点亮，同时系统的时钟输入端被锁定。再按其余按键，均无反应。

第3章 总结与展望

本课题设计是“四人抢答器”。主要是通过本次课程设计掌握四人抢答器电路的设计流程和设计原理图。并学会用proteus做出四人抢答器电路的仿真与分析。且通过这次课程设计学会用不同的芯片设计简单的抢答器电路

本次电路设计重在原理图的设计，并研究了制作流程。其难度在于一人按下按钮后，相应的指示灯点亮，之后按下的按钮不起作用。本次实验聪明的利用了与非门电路，有效的解决了这一问题。其次实验运用74LS171芯片，拓展了对74系列其他芯片的了解。本次实验可以很好的拓展，学会利用不同型号的芯片来制作抢答器。实验给我的收获很多，充分的想办法解决问题很是关键，利用缺乏的资源做到相同的效果当是我们学习的目的和解决问题的途径

第五篇：74LS148四路抢答器设计报告

目录

1.设计任务和要求…………………………………….3 2.设计方案…………………………………………….3 2.1 设计思路………………………………………3 2.2 设计原理………………………………………4 2.3 实现功能………………………………………4 3.硬件设计…………………………………………….5 3.1 各功能电路连线图……………………………5 3.2 框图和说明……………………………………6 4.软件设计…………………………………………….7 5.小结………………………………………………….8 6.参考文献…………………………………………….9

设计任务与要求

1.1 可同时供四名选手参赛，其编号分别是1-4，各用一个抢答按钮，按钮的编号和选手的编号相对应，给节目主持人设置一控制开关，用于控制系统的清零（编号显示数码管灭灯）抢答的开始。

1.2

抢答器具有数据锁存和显示的功能，抢答开始后，若有选手按抢答按钮，其编号立即所存，并在数码管上显示该选手的编号，同时封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人主持人将系统清零为止。设计方案 2.1 设计思路 2.1.1 在给定

5V直流电源电压的条件下设计一个可以容纳四组参赛者的抢答器，每组设定一个抢答按钮供参赛者使用。

2.1.2 设置一个系统清零和抢答控制开关K（该开关由主持人控制），当开关K被按下时，抢答开始（允许抢答），打开后抢答电路清零。

2.1.3 抢答器具有一个抢答信号的鉴别、锁存及显示功能。即有抢答信号输入（参赛者的开关中任意一个开关被按下）时，锁存相应的编号，并在LED数码管上显示出来，同时扬声器发生声响。此时再按其他任何一个抢答器开关均无效，优先抢答选手的编号一直保持不变，直到主持人将系统清除为止。

2.1.4 开关K按下后，系统清零，由主持人发令，开始抢答。2.2 设计原理

2.2.1原理图

2.2.2 设计原理

接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始“状态，宣布”开始“抢答器工作。选手在抢答时，抢答器完成：优先判断、编号锁存、编号显示、亮灯提示。如果再次抢答必须由主持人再次操作”清除“和”开始"状态开关。

2.3 实现功能

一是选手按抢答按钮，其编号立即所存，并在数码管上显示该选手的编号。二是封锁输入电路，禁止其他选手抢答。

三是优先抢答选手的编号一直保持到主持人主持人将系统清零为止。硬件设计

3.1本课程设计，需要用集成电路：

74LS148,74LS279,74LS48和五个开关及其他元件，3.2各功能电路接线图

电路连线图

3.2 框图和说明

3.2.1 元器件

74LS48管脚图

74LS148真值表

74LS148功能介绍

在优先编码器电路中，允许同时输入两个以上编码信号。不过在设计优先编 码器时，已经将所有的输入信号按优先顺序排了队。在同时存在两个或两个以上输入信号时，优先编码器只按优先级高的输入信号编码，优先级低的信号则不起作用。74148是一个八线-三线优先级编码器。3.2.3 说明：

当主持人控制开关S按下时，RS触发器的R端均为“0”，4个触发器输出1Q-4Q全部为零，同时74LS148的选通输入端EI=0，使之处于工作状态，此时锁存电路不工作。当主持人将开关“S”抬起时，优先编码器处于工作状态，即抢答器处于等待工 5 作状态，等待信号输入端信号输入，当有选手按下时，比如“S0”按下时，74LS148的输出Y2Y1Y0=000, 经RS锁存后，BI=1,74LS279处于工作状态，4Q3Q2Q=A2A1A0=000,经74LS48译码后，显示器显示“0”.软件设计

4.1 优先编码器工作原理

74LS148工作原理：该编码器有8个信号输入端，3个二进制码输出端。此外，电路还设置了输入使能端EI，输出使能端EO和优先编码工作状态标志GS。当EI=0时，编码器工作；而当EI=1时，则不论8个输入端为何种状态，3个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态。这种情况被称为输入低电平有效，输出也为低电来有效的情况。当EI为0，且至少有一个输入端有编码请求信号（逻辑0）时，优先编码工作状态标志GS为0。表明编码器处于工作状态，否则为1。由功能表可知，在8个输入端均无低电平输入信号和只有输入0端（优先级别最低位）有低电平输入时，A2A1A0均为111，出现了输入条件不同而输出代码相同的情况，这可由GS的状态加以区别，当GS＝1时，表示8个输入端均无低电平输入，此时A2A1A0=111为非编码输出；GS＝0时，A2A1A0=111表示响应输入0端为低电平时的输出代码（编码输出）。EO只有在EI为0，且所有输入端都为1时，输出为0，它可与另一片同样器件的EI连接，以便组成更多输入端的优先编码器。从功能表不难看出，输入优先级别的次为7，6，„„，0。输入有效信号为低电平，当某一输入端有低电平输入，且比它优先级别高的输入端无低电平输入时，输出端才输出相对应的输入端的代码。小结

本学期第十五周我们进行了电子技术课程设计，我们用一周的时间进行了资料查找和实体设计，然后认真写了设计说明。

本电路由锁存器，编码器，数码管等构成，实现各项锁存，清零等功能。总结如下： 优点：电路功能原理清晰，各项功能均达到了要求，显示准确，反 应灵敏，无竞争冒险现象，基本满足了普通竞赛的抢答要求。缺点：如果长按住按钮不放，主持人清零后将能获得抢答权。改进：可以更改促发器的类型，如使用jk触发器代替，则长按无效，或者在抢答端添加一个发光二极管，当有人作弊，二极管就会亮，从而阻止选手长按按钮的缺陷。心得体会：通过这次课程设计，我对于74L系列有了更深的了解，知道功能表后，一切芯片都能得心应手。而且，知道了抢答器的设计方法，以后可以设计任何多人抢答器。同时实物的制作也提升了我的动手能力，实践能力得到了一定的锻炼。在摸索该如何设计电路使之实现所需功能的过程中，培养了我的设计思维，增强了动手能力。在改进电路的过程中，同学们共同探讨，最后的电路已经比初期设计有了很大提高。在让我体会到了设计电路的艰辛的同时，更让我体会到成功的喜悦和快乐，加深了我对设计方面的兴趣。理论与实践得到了很好的结合。参考文献

1.童师白，华成英.模拟电子技术基础，第三版.北京:高等教育版社，2001 2.阎石.数字电子技术基础，第四版.北京：高等教育版社，1998 3.吕思忠，《数子电路实验与课程设计》 哈尔滨工业大学出版社 4.郑家龙，《集成电子技术基础教程》 高等教育出版社 5.高吉祥《电子技术基础实验与课程设计》 电子工业出版社 6.《数字电路应用300例》 中国电力出版社