第一篇：DSP系统设计PCB布线心得
DSP系统设计PCB心得
DSP外扩FPGA DSP芯片系统时常要根据设计要求或变动调整电路，这对于已经设计好的电路板，无疑带来了困难。而且在设计阶段往往难以测试其性能，例如延时性、毛刺特点等。FPGA的优点是时序整齐、延时一致，易于修改、集成度高、可靠性好。
利用FPGA完成对整个系统的时序控制和接口扩展任务，可以把DSP芯片进一步解放出来去集中完成数据处理工作，提高DSP芯片的使用效率。FPGA的具体工作是：完成整个系统的时序同步工作，使整个系统在统一的时序下顺畅地进行工作；完成接口扩展，使整个系统可以根据需要进行程序、数据存储器及其他外设接口的扩展，进一步扩展发挥DSP芯片的各种功能。
PCB设计布局
首先考虑DSP芯片与存储器之间的位置布局，保证DSP芯片和存储器之间的举例尽可能近一些。这样可以减少制版费用并避免走线过长导致信号线受到寄生电感的干扰而导致信号的质量下降甚至完全失效。信号线上串联的排阻要尽可能地离存储器近些，因为其作用是在高频信号的传输过程中实现平波作用，只有距离越近、效果才越好。
设计锁相环电路和晶体振荡器电路时，电路应尽可能靠近DSP芯片的相应引脚，同时必须在电路板的一侧，并避免穿孔打眼出现。
将排阻和电容都安排在底层，并尽可能地靠近相关的芯片，使其发挥的作用达到最大。此外在作DSP芯片及其他的元件封装时，应该考虑芯片所占的外延空间，而不仅仅是作电路板时它本身封装所占据的空间。即作元件的封装时如果小于它的实际外部尺寸，作周围的元件布局时应该考虑它的外向延伸空间。这样元件焊接、调试的时候比较方便、容易。
在布线的过程中，尽可能地保持信号线的长度近似相等，至少应保证一组信号线中的各个线长度大致相等，这样才会尽可能地保证信号传送的同步，而不出现延时的现象。还应注意走线尽可能往一个方向走，尽量避免出现经常性的折返，这样传输信号的质量也会受到影响。
在电路板上适当多加一些0.1uF的高频旁路电容使高频电流实现电源层与接地层之间的就近消除，而避免集中到某一较远的电容那里去消除。
将所有走线布置完事后应该考虑测试点的选择，应该在需要测试的引脚引线附近安排引出接地点，这样可以降低电位差，使测试的信号更加准确。测试点应该就近接地。
在接地处理时，尽量将一切接地信号就近打过孔连到地层，有时甚至可以多打一些，这样可以更好进行信号屏蔽、尽可能地消除一些不必要的干扰。
中间层的走线夹在电路板层的内部，一旦出现问题无法进行调整，进行检测也不方便。布线时，从信号检测调试的角度考虑尽量避免走中间层。
当信号层之间有电源层或者接地层隔开时，电源层和接地层实际上起着信号屏蔽的作用，它可以把其他层的信号完全隔离开来，因而可以在信号层上随意走线，不必考虑一些走线常常注意的规则，例如信号重叠及相互间干扰现象的出现。走线时应注意电源走线宽度还有通道问题，按照1A对应1mm的基本比例进行走线，并在此基础上将走线进一步加宽。此外保证输入、输出通道尽量不发生转折，各自最好是一条直线形式，避免传输过程中的电磁噪声信号干扰。
PCB设计经验总结
1、PCB布局设计原则
1)距板边距离应大于3~5mm。
2)先放置与结构关系密切的元件，如接插件、开关、电源插座等。
3)优先摆放电路功能块的核心元件及体积较大的元器件，再以核心元件为中心摆放周围电路元器件。
4)功率大的元件摆放在利于散热的位置上，如采用风扇散热，放在空气的主流通道上；若采用传导散热，应放在靠近机箱导槽的位置。
5)质量较大的元器件应避免放在板的中心，应靠近板在机箱中的固定边放置。6)有高频连线的元件尽可能靠近，以减少高频信号的分布参数和电磁干扰。7)输入、输出元件尽量远离。8)热敏元件应远离发热元件。
9)可调元件的布局应便于调节。如跳线、可变电容、电位器等。10)考虑信号流向，合理安排布局，使信号流向尽可能保持一致。
11)布局应均匀、整齐、紧凑。
12)表贴元件布局时应注意焊盘方向尽量取一致，以利于装焊，减少桥连的可能。13)去耦电容应在电源输入端就近放置。
14)数字电路与模拟电路应尽量分开，最好是用地隔开。15)在多层板的设计中，应尽量使用地层和电源层将信号层隔开，不能隔开的相邻信号的走线应采用正交方向。
16)对于双面都有元件的PCB，较大较密的IC，如QFP、BGA等封装的元件放在板子的顶层，插件元件也只能放在顶层，插装元件的另一面（底层）只能放置较小的元件和引脚数较少且排列松散的贴片元件。
2、PCB设计的布线原则
1)走线应避免锐角、直角。采用45°走线。2)相邻层信号线为正交方向。3)高频信号尽可能短。
4)输入、输出信号尽量避免相邻平行走线，最好在线间加地线，以防反馈耦合。5)双面板电源线、地线的走向最好与数据流向一致，以增强抗噪声能力。
6)数字地、模拟地要分开，对低频电路，地尽量采用单点并联接地；高频电路宜采用多点串联接地。对于数字电路，地线应闭合成环路，以提高抗噪声能力。7)对于时钟线和高频信号线要根据其特性阻抗要求考虑线宽，做到阻抗匹配。
8)整块线路板布线、打孔要均匀，避免出现明显的疏密不均的情况。当印制板的外层信号有大片空白区域时，应加辅助线使板面金属线分布基本平衡。9)电源和地的布线。尽量给出单独的电源层和地层；即使要在表层拉线，电源线和地线也要尽量地短，且要足够的粗。对于多层板，一般都有电源层和地层。需要注意的只是模拟部分和数字部分的地和电源即使电压相同也要分割开来。对于单双层板电源线应尽量粗而短。电源线和地线的宽度要求可以根据1mm的线宽最大对应1A的电流来计算，电源和地构成的环路尽量小。
为了防止电源线较长时，电源线上的耦合杂波直接进入负载器件，应在进入每个器件之前，先对电源去耦。为了防止它们彼此间的相互干扰，对每个负载的电源应独立去耦，并做到先滤波再进入负载。
10)时钟的布线。时钟线作为EMC影响最大的因素之一。在时钟线应少打过孔，尽量避免和其他信号线并行走线，且应远离一般信号线，避免对信号线的干扰。同时应避开板上的电源部分，以防止电源和时钟的相互干扰。当一块电路板上用到多个不同频率的时钟时，两根不同频率的时钟线不可并行走线。时钟线还应尽量避免靠近输出接口，防止高频时耦合到输出的cable线上并沿线发射出去。
如果板上有专门的时钟发生芯片，其下方不可走线，应在其下方进行铺铜，必要时还可以对其专门割地。对于很多芯片都有参考的晶体振荡器，在这些晶振的下方也不应走线，要铺铜进行隔离，同时可将晶振的外壳接地。
3、测试点的选择、添加
1)测试点均匀分布于整个PBA(Printed Board Assembly, 装配电路板)板上。
2)器件的引出引脚，测试焊盘，连接器的引出脚及过孔均可作为测试点，但是过孔是最不良的测试点。
3)贴片元件最好采用测试焊盘作为测试点。4)布线时每一条网络线都要加上测试点，测试点离器件尽量远，两个测试点的间距不能太近，中心间距应有2.54mm；如果在一条网络线上已经有焊盘或过孔时，则可以不用另加测试焊盘。
5)不可选用底层上的贴片元件的焊盘作为测试点使用。
6)对电源和地应各留10个以上的测试点，且均匀分布于整个板上，用以减少测试时反向驱动电流对整个电位的影响，要确保整个板上等电位。测试点可以是通孔焊盘、表面焊盘、过孔，但过孔必须有可以接触的铜。当使用表面焊盘作为测试点时，应当将测试点尽量放在焊盘面。
第二篇：布线系统设计背景
布线系统设计背景
随着计算机网络和通信技术的飞速发展，二十一世纪的建筑业也将发生巨大的变化，智能建筑已成为代表建筑高科技含量的代名词，也将成为人们提高生活质量和工作效率，创造出更多物质财富、精神财富的有力保证。人们居住条件的提高和办公环境的改善,无疑对建筑物的智能化提出了更新、更高的要求，结构化综合布线系统（即一个能够支持用户选择的语音/数据/图形图像应用的网络布线系统）为其智能化的实现提供了一个完美的物理链接平台，让我们在对系统进行配置，以适应更先进的技术需求，满足快速变化节奏的同时，将把大厦的远期投资控制在最低限度内。面对信息化时代的到来，我们的生活也面临着信息化，综合的数字楼宇，综合的办公教学楼宇成了时代的必须品。要求现代的楼宇在每个房间均能具备网咯的接入点，能在区域内使用ip电话通信，不仅方便人们的生活，而且能在很大的程度上节约成本和提高工作的效率。综合布线系统一般由六个独立的子系统组成，采用星型结构布放线缆，可使任何一个子系统独立的进入综合布线系统中，其六个子系统分别为：工作区子系统 Work Location、水平子系统 Horizontal、管理区子系统 Administration、干线子系统 Backbone、设备间子系统 Equipment、建筑群子系统 Campus。这6个子系统的每一部分都相互独立，可以单独设计、单独施工和单独管理，更换其中一个子系统时，均不会影响其他子系统。
（参见附一・综合布线系统示意图）工程概况
新教学楼采用超5类布线，作为信息传输基础的综合布线系统，其设计的重点是：以中心机房为核心，将楼的各楼层配线架与中心机房联成一个有机的整体，使系统具备稳定可靠、高速率、标准、开放、灵活、适用、可扩展的性能特点，从而满足楼不同形式的应用要求。采用简明、价廉与方便的结构，将任何插座互连主网络 适应各种符合标准的品牌设备互连入网运行 电缆的敷设与管理应符合 PDS 系统设计要求 在 PDS 系统中，应提供多个互连点，即插座 应满足当前和将来网络的要求 设计目的 根据标准设计的布线方案，能适应和支持现有的或将来的通信及计算机网络需求，能适合语音、数据计算机局域网（LAN）、光纤分布数据接口（FDDI）、图像和其它连接的需要。智能化楼宇的结构化布线系统不仅为现代化的信息通讯铺设了信息高速公路，而且也为楼宇的智能管理提供了集中的控制通路。本系统的设计旨在，在教学区设置多媒体的设备，并提供网络连接和中心控制，教室配置摄像头，并提供连接公网的接口，教室内提供两个墙壁内接入网络的接口。以达到综合的数字化教学的要求。在楼宇的另一侧是一系列的办公室和一系列的实验室，因此设计的目的也在于给每个办公室和实验室提供宽带的接入点，ip电话的接入点。建设综合办公网络。
设计原则
设计的原则是保证网络的兼容性、开放性、灵活性、可靠性、先进性和经济性。兼容性： 是指它自身是完全独立的而与应用系统相对无关，可以适用于多种应用系统。综合布线将语音、数据与监控设备的信号线经过统一规划和设计，采用相同的传输介质、信息插座、交连设备、适配器等，把这些不同信号综合到一套标准的布线中。由此可见，这个布线比传统布线大为简化，节省大量的物资、时间和空间。开放性： 采用开放式的立体结构，符合国际的网络设计标准，对基本上所有的著名厂商的产品开放，并支持所有的通信协议。灵活性： 该系统采用标准的传输线缆和相关连接硬件，模快化设计，所有通道都是通用的，而且每条通道可支持终端、以太网工作站。所有设备的开通及更改均不需改变布线线路，组网也可灵活多变。可靠性： 该系统采用高品质的材料和组合压接的方式构成一套高标准的信息传输通道，所有线缆和相关连接件均通过ISO认证，每条通道都要采用专用仪器测试链路阻抗及衰减率，以保证其电气性能。应用系统全部采用点到点端接，任何一条链路故障均不影响其它链路的运行，从而保证了整个系统的可靠运行。
经济性： 虽然综合布线初期投资比较高，但由于综合布线将原来相互独立、互不兼容的若干种布线集中成为一套完整的布线体系，统一设计，统一施工，统一管理。这样可省去大量的重复劳动和设备占用，使布线周期大大缩短。另外，综合布线系统使用简单、方便，维护费用低，可以满足三维多媒体的传输和用户对ISDN、ATM的需求。可见综合布线系统具有很高的性能价格比。具体设计要求
根据本工程的具体情况，它满足系统纳入结构化布线系统的条件：
a
超五类水平电缆在设备端口至终端端口的距离不超过90米；
b
采用高速率、大带宽的传输介质，数据传输的带宽在水平区内可达622Mbps；
c
具有一定的抗电磁干扰特性和防电磁辐射泄露性能；
通过信息端点规划定位，PDS布线支撑，使系统获得相当健全的“信息公路”网络体系，借助计算机网络服务的强有力工具，提高调度、行政管理效率与水平。也为该建筑群提供了良好的内部环境和畅通的对外联络设施。设计原则 主要表现为它的兼容性、开放性、灵活性、可靠性、先进性和经济性 合理规划综合布线系统融入的信息系统的种类与数量，综合考虑用户需求、建筑物功能、校园网特点等因素。技术先进，适当超前。采用先进的概念、技术、方法和设备，做到既能反映当前水平，又具有较大发展潜力。标准化的设计。在设计时应符合最新的综合布线标准，还应符合在防火、接地、计算机战场地等方面的国家现行的相关强制性或推荐性标准规范的规定。在设计中必须选用符合国家或国际有关技术标准的定型产品，未经国家认可的产品或未经质量监督检验机构鉴定合格的设备及主要材料，不得在工程中使用。系统的可扩展性。综合布线系统应是开放式结构，应能支持语音、数据、图像及监控等系统的需要。在进行布线系统的设计时，应适当考虑今后信息业务种类和数量增加的可能性，预留一定的发展余地。方便维护和管理。综合布线系统应采用星状 / 树状结构，用层次管理原则，同一级结点之间应避免线缆直接连通。建成的网络布线系统应能根据实际需求而变化，进行各种组合和灵活配置，方便地改变网络应用环境，所有的网络形态都可以借助于跳线完成。经济合理。在满足上述原则的基础上，力求线路简洁，距离最短，尽可能降低成本，使有限的投资发挥最大的效用。
设计依据
布线系统设计，施工，验收遵循如下的规范和标准 网络应用标准 ANSI/TIA/EIA-568.2,CSAT529-95 和 ISO/IEC11801 规定的 6 类技术规范。NEMA 型 100-24-XF 低损耗拓展频率性能每项 NAME 标准 WC63.11996 要求。ICEAS-90-661-1994 以及 S-90-661-1998 的 98 年 1 月的草案所规定的要求。布线标准 ISO/IEC IS 11801 2002 《信息技术 ―― 用户通用布线系》 ANSI/EIA/TIA 568 B 《商务建筑物建筑布线标准》 GB/T 50311-2000 《建筑及建筑群综合布线系统工程设计规划》 GB/T 50312-2000 《建筑与建筑群综合布线系统工程验收规范》 其他相关标准 《建筑室内装修设计防火规范》 GB 50222 ―― 95 《建筑物防雷设计规范》 GB 50057 ―― 94 《电子计算机机房设计规范》 GB 50174 ―― 93 《计算机场地计术要求》 GB 2887 ―― 2000 技术设计方案
1、设计概要 根据本楼的使用要求及上述有关标准，本方案为一个较典型的星型拓扑结构系统，根据用户要求，大楼主设备间设于大楼一层主机房，从主设备间引线缆经桥架和竖井直接引至工作区。本方案分为五大子系统，分别为工作区子系统、水平子系统、干线子系统、设备间子系统以及管理间子系统，为二级星型拓扑结构。
2、系统设计 2.1工作区子系统 本大楼工作区子系统由终端设备到信息插座的连线和信息插座组成，包括各个不同功能的工作区域构成。在相应区域的墙面或安装信息插座，信息出口采用双口墙面型面板和超5类模块。在工作区内的每个信息插座都是标准的8芯、RJ45模块化超5类插座，支持近100M以上的带宽。不同型号的电脑和终端通过RJ45跳线和RJ11跳线可方便地连接到通讯插座上。本工程使用的插座底盒全部为国际 86 型。插座连接标准为 EIA/TIA568 标准。信息插座与强电插座距离 ≥ 30cm。配线架及模块的连接采用 T568B 标准。信息模块 满足 T-568A 超五类传输标准，符合 T568A 和 T568B 线序，适用于设备间与工作区的通讯插座连接。外形紧凑，有通用线序标签清晰注于模块上，便于准确、快速地完成端接，扣锁式端接帽确保导线全部端接并防止滑动。面板 安装自己打印的面板纸，一旦信息点编号更换，可从正面拆下有机玻璃标签盖板，将面板纸更换。2、2水平子系统 水平子系统直接从配线架延伸至用户工作区，并和工作区处于同一大楼中，末端接在信息插座上。本方案中，根据TIA/EIA568-A 的水平线独立应用原
第三篇：高速PCB设计心得
一：前言
随着PCB系统的向着高密度和高速度的趋势不断的发展，电源的完整性问题，信号的完整性问题（SI），以及EMI，EMC的问题越来越突出，严重的影响了系统的性能甚至功能的实现。所谓高速并没有确切的定义，当然并不单单指时钟的速度，还包括数字系统上升沿及下降沿的跳变的速度，跳变的速度越快，上升和下降的时间越短，信号的高次谐波分量越丰富，当然就越容易引起SI，EMC，EMI的问题。本文根据以往的一些经验在以下几个方面对高速PCB的设计提出一些看法，希望对各位同事能有所帮助。 电源在系统设计中的重要性 不同传输线路的设计规则 电磁干扰的产生以及避免措施
二：电源的完整性
1． 供电电压的压降问题。
随着芯片工艺的提高，芯片的内核电压及IO电压越来越小，但功耗还是很大，所以电流有上升的趋势。在内核及电压比较高，功耗不是很大的系统中，电压压降问题也许不是很突出，但如果内核电压比较小，功耗又比较大的情况下，电源路径上的哪怕是0.1V的压降都是不允许的，比如说ADI公司的TS201内核电压只有1.2V，内核供电电流要2.68A，如果路径上有0.1欧姆的电阻，电压将会有0.268V的压降，这么大的压降会使芯片工作不正常。如何尽量减小路径上的压降呢？主要通过以下几种方法。a：尽量保证电源路径的畅通，减小路径上的阻抗，包括热焊盘的连接方式，应该尽量的保持电流的畅通，如下图1和图2的比较，很明显图2中选择的热焊盘要强于图1。
b：尽量增加大电流层的铜厚，最好能铺设两层同一网络的电源，以保证大电流能顺利的流过，避免产生过大的压降，关于电流大小和所流经铜厚的关系如表1所示。
（表1）oz.铜即35微米厚，2 oz.70微米, 类推
举例说，线宽0.025英寸，采用2 oz.盎斯的铜，而允许温升30度，那查表可知，最大安全电流是 4.0A。2． 同步开关噪声的问题。
同步开关噪声（Simultaneous Switch Noise，简称SSN）是指当器件处于开关状态，产生瞬间变化的电流（di/dt），在经过回流途径上存在的电感时，形成交流压降，从而引起噪声，所以也称为Δi噪声。开关速度越快，瞬间电流变化越显著，电流回路上的电感越大，则产生的SSN越严重。基本公式为：
VSSN=N·LLoop·(dI/dt)
公式1。
其中I指单个开关输出的电流，N是同时开关的驱动端数目，LLoop为整个回流路径上的电感，而VSSN就是同步开关噪声的大小。
如果是由于封装电感而引起地平面的波动，造成芯片地和系统地不一致，芯片的地被抬高这种现象我们称为地弹（Groundbounce）。同样，如果是由于封装电感引起的芯片和系统电源被降低，就称为电源反弹（PowerBounce）。如果芯片内部多个驱动同时开关时，会造成很大的芯片电源电压的压降和地平面的抬高，从而造成芯片的驱动能力的降低，电路速度会减慢。由公式1可知减小回路电感可以减小VSSN，其中回路电感包括芯片管脚的寄生电感，芯片内部电源和芯片内部地的电感，系统的电源和地的电感，以及信号线自身的电感，这四部分组成。所以见小VSSN的办法主要有以下几种方式。
a : 降低芯片内部驱动器的开关速率和同时开关的数目，以减小di/dt，不过这种方式不现实，因为电路设计的方向就是更快，更密。b : 降低系统供给电源的电感，高速电路设计中要求使用单独的电源层，并让电源层和地平面尽量接近。
c :降低芯片封装中的电源和地管脚的电感，比如增加电源/地的管脚数目，减短引线长度，尽可能采用大面积铺铜。
d :增加电源和地的互相耦合电感也可以减小回路总的电感，因此要让电源和地的管脚成对分布，并尽量靠近。
3.地的分割原则
任何一根信号线中的电流都要通过和它临近的地平面来回到它的驱动端，所以我们进行地的分割的时候要避免避免割断高速信号的回留路径，如下图3所示：
（图3）
上面的信号回路的电流不得不绕过分割槽，这样会产生很多相关的EMI问题，以及会给信号线的阻抗匹配产生影响。
三：不同传输线路的设计规则
根据信号线所处印制版中的层叠位置可以将信号线分为微带线和带状线，其中微带线是指在PCB的表层所走的线，有一层介质和它相临，信号传输速度较带状线要快，带状线在PCB的内层，有两层介质相临，信号传输速度比微带线要慢，但是EMI，EMC以及串扰等性能要好的多，所以建议高速信号都走成带状线。
根据信号线传输信号的方式最常见的有两种方式包括单端线和差分线。其中影响单端线传输性能的包括信号的反射和串扰。差分线虽然噪声免疫，但对阻抗控制，差分对间的线长要有严格的控制。下面分别对影响单端线和差分线性能的因素进行一下分析。1． 单端线反射的形成以及消除办法
我们知道如果源端的阻抗和终端的阻抗相匹配那么信号的功率 将会是最大，如果终端和源端阻抗不匹配则将会引起信号的反射，部分信号还会辐射出去造成EMI问题。
（图4）
那么什么时候反射不用考虑，什么时候不得不考虑呢？如图4所示，假设信号从源端由高电平变为低电平传输出去，信号传输延时为Tp，（有的文档将沿跳变时间<=四分之一Tp做为把信号线看成微波中传输线的条件）如果2Tp小于信号沿的跳边时间的话，反射因素就不用考虑，因为不会影响电平的判断，只会使沿的跳变不规则。相反的如果2Tp大于信号沿跳变的时间，那么反射会在发射端形成振铃现象，会影响到电平的判断，所以要考虑影响。信号线在介质中的传输速度为：
公式2 公式2为信号线为带状线时的传输公式。当信号线为微带线时，传输的介电常数的计算公式为：
公式3
如果信号线过长则反射因素就不得不考虑。解决的办法可以在线上串一个小欧姆阻值的电阻，还可以并一个小容值的电容，不过这种方法不太现实。图5为串联电阻之前的波形，图6为串联电阻之后的波形。
2． 影响信号间串扰的因素及解决办法。
串扰是信号传输中常见的问题，有些说法只要控制间距是线宽的3倍就可以了，也就是常说的3W原则，这种说法只是说间距越大越好，但还是不够全面。
（图7）
由图7可知除了和线间距D有关，还和走线层和参考平面的高度H有关。D越大越好，H越小越好。随着PCB的密度越来越高，有时候不能满足3W原则，这就要根据系统的实际情况，看多大的串扰能够忍受，另外由于工艺的原因H也不能太小，一般都不要小于5mil。图8和图9为调整线间距和H前后的对比。3． 差分线阻抗匹配和走线应注意事项
现今LVDS走线越来越流行，主要原因是因为它是采用一对线 对一个信号进行传输，其中一根上传输正信号，另一根上传输相反的电平，在接收端相减，这样可以把走线上的共模噪声消除。另外就是因为它的低功耗，LVDS一般都采用电流驱动，电压幅度才350mvpp。当然它也有缺点就是需要2倍宽度的走线数来传输数据。
差分线一般传输信号的速度都比较快，所以要进行严格的阻抗控制，一般都控制在100欧姆。下图10为一个差分传输模型，其中Z11和Z22分别为两跟信号线的特性阻抗，K为另外一跟线对自己的耦合系数。I为线上的电流。
图10 1线上任意一点的电压为V1=Z11*i1+Z11*i1*K 2线上任意一点的电压为 V2=Z22*i2+Z22*i2*K因为Z11=Z22=Z0，i1=-i2,所以V1和V2大小相等方向相反。所以差分阻抗为 Zdiff=2*Z0*（1-K）
公式4 由公式4可知差分阻抗不仅和单跟线的特性阻抗Z0有关，还和耦合系数K有关，所以调整线宽，间距，介电常数，电介质厚度，都会影响到差分阻抗。
另外差分线大多应用在源同步时钟系统当中，这就要求数据线和时钟线的长度要匹配，类外由差分线自身的特性要求一对之间的两跟线要匹配。下图11为等长的理想的差分线在接收端的情形。可以看到两跟线完全等延时，再相减之后不会出现误码。而图12为其中一跟线的延时比另一跟要长的情形，这样再相减误码很容易产生。
图11
图12 由于布线工具和器件本身以及工艺的原因很难做到没一对线和对与对之间的线都匹配，至于相差多少合适，并没有严格的公式，即使有也要具体情况具体分析，不可能都使用。根据以往的调试经验当信号工作在500MHZ~~800MHZ之间时，对内相差80mil，对间和时钟相差+-250mil，不会出现问题。（仅做参考）。
四：电磁干扰的产生及避免措施
EMI即电磁辐射是很常见的问题，主要减少电磁辐射的办法有以下几种方法：
a ：屏蔽。在比较敏感或高速的信号周围用地平面进行屏蔽，每格1000mil打一个地孔。
b ：避免或减小信号的环路面积。由电磁场理论可知变化的电场产生变化的磁场，当开关频率很高的时候，会由环路向外辐射电磁能量，也容易接收外面的磁场，就象是一个天线，所以应该尽量避免。c ：做好电源的滤波。滤波的器件主要包括磁珠和电容。磁珠类似带通滤波器，可以抑制高频，选择不同容值的电容可以针对不同频率的滤波起到旁路作用。五：总结
随着PCB密度，速度的提高，以及工艺方面的限制，信号完整性问题，以及电磁兼容问题会越来越突出，但只要我们依据一定的设计准则，通过一些仿真软件比如说Hyperlynx，还是可以把高速设计问题很好的解决。
第四篇：PCB图布线的经验总结
PCB图布线的经验总结
1.组件布置
组件布置合理是设计出优质的PCB图的基本前提。关于组件布置的要求主要有安装、受力、受热、信号、美观六方面的要求。1.1.安装
指在具体的应用场合下，为了将电路板顺利安装进机箱、外壳、插槽，不致发生空间干涉、短路等事故，并使指定接插件处于机箱或外壳上的指定位置而提出的一系列基本要求。这里不再赘述。1.2.受力
电路板应能承受安装和工作中所受的各种外力和震动。为此电路板应具有合理的形状，板上的各种孔（螺钉孔、异型孔）的位置要合理安排。一般孔与板边距离至少要大于孔的直径。同时还要注意异型孔造成的板的最薄弱截面也应具有足够的抗弯强度。板上直接“伸”出设备外壳的接插件尤其要合理固定，保证长期使用的可靠性。1.3.受热
对于大功率的、发热严重的器件，除保证散热条件外，还要注意放置在适当的位置。尤其在精密的模拟系统中，要格外注意这些器件产生的温度场对脆弱的前级放大电路的不利影响。一般功率非常大的部分应单独做成一个模块，并与信号处理电路间采取一定的热隔离措施。
1.4.信号
信号的干扰PCB版图设计中所要考虑的最重要的因素。几个最基本的方面是：弱信号电路与强信号电路分开甚至隔离；交流部分与直流部分分开；高频部分与低频部分分开；注意信号线的走向；地线的布置；适当的屏蔽、滤波等措施。这些都是大量的论着反复强调过的，这里不再重复。1.5.美观
不仅要考虑组件放置的整齐有序，更要考虑走线的优美流畅。由于一般外行人有时更强调前者，以此来片面评价电路设计的优劣，为了产品的形象，在性能要求不苛刻时要优先考虑前者。但是，在高性能的场合，如果不得不采用双面板，而且电路板也封装在里面，平时看不见，就应该优先强调走线的美观。下一小节将会具体讨论布线的“美学”。
2.布线原则
下面详细介绍一些文献中不常见的抗干扰措施。考虑到实际应用中，尤其是产品试制中，仍大量采用双面板，以下内容主要针对双面板。2.1.布线“美学” 转弯时要避免直角，尽量用斜线或圆弧过渡。
走线要整齐有序，分门别类集中排列，不仅可以避免不同性质信号的相互干扰，也便于检查和修改。对于数字系统，同一阵营的信号线（如数据线、地址线）之间不必担心干扰的问题，但类似读、写、时钟这样的控制性信号，就应该独来独往，最好用地线保护起来。
大面积铺地（下面会进一步论述）时，地线（其实应该是地“面”）与信号线间尽量保持合理的相等距离，在防止短路、漏电的前提下尽量靠近。
对于弱电系统，地线与电源线要尽量靠近。
使用表贴组件的系统，信号线尽量全走正面。2.2.地线布置
文献中对地线的重要性及布置原则有很多论述，但关于实际PCB中的地线排布仍然缺乏详细准确的介绍。我的经验是，为了提高系统的可靠性（而不只是做出一个实验样机），对地线无论怎样强调都不为过，尤其是在微弱信号处理中。为此，必须不遗余力地贯彻“大面积铺地”的原则。
铺地时，一般必须是网格状地，除非那些被其它线路分割出来的零星地盘。网格状地的受热性能和高频导电性能都要大大优于整块的地线。在双面板布线中，有时为了走信号线，不得不将地线分割开，这对于保持足够低的地电阻是极为不利的。为此，必须采用一系列的“小聪明”手段来保证地电流的“通畅”。这些技巧包括：
大量使用表面贴装组件，省去焊孔所占用的“本来”应属于地线的空间。
充分利用正面空间：在大量使用表面贴装组件的场合下，设法使信号线尽量走顶层，将底层“无私”地让给地线，这其中又涉及到无数细碎的小窍门，本人拙作《PCB技巧之一：交换管脚》中就有一招，还有很多类似的法术，以后会陆续写出。
合理安排信号线，将板上的重要地带，尤其是“腹地”（这里关系到整个板地线的沟通）“让”给地线，只要精心设计，这一点还是能做到的。
正面与反面的配合：有时在板的某一面，地线实在是“走投无路”了，这时可设法使两面的布线相互协调，“此处不留爷，自有留爷处”，在反面的相对应位置空出一块足够的地盘铺设地线，再通过数量足够、位置合理的过孔（考虑到过孔有较大的电阻），通过这?quot;桥梁“将被横行而过的信号线强行分割却又恋恋不舍、盼望统一的两岸连成一个导电性能足够的整体。
狗急跳墙的着数：实在滕不出地方而又不甘心庞大的地线被区区一根信号线拦腰切断时，就让这个信号委屈一点，走跨接线吧。有时，我不甘心仅仅拉一根光秃秃的导线，这个信号恰好又要经过一个电阻或其它”长脚“的器件，我就可以名正言顺的延长这个器件的管脚，使之兼任跨接线的职务，既通过了信号，又避免了跨接线这个不体面的称呼:-(当然，在大多数情况下，我总可以让这样的信号从合适的地方通过而避免与地线的交叉，唯一需要的是观察力和想象力。
起码的原则：地电流的路径要合理，大电流与微弱的信号电流决不能并肩前进。有时，选择合理的路径，一个排的地线抵得上不合理配置的一个集团军。
最后，顺便说明一点，有一句名言：”你可以相信你的母亲，但永远不要相信你的地“。在极微弱信号处理的场合（微伏以下），即使不择手段保证了地电位的一致，电路上关键点的地电位差别仍然要超过被处理信号的幅度，至少是同一量级，即使静态电位合适了，瞬时的电位差仍然可能很大。对于这样的场合，首先要在原理上使电路的工作尽可能的不依赖于地电位。2.3.电源线布置与电源滤波
一般的文献都认为电源线应尽可能粗，对此我不敢完全苟同。只有在大功率（1秒内平均电源电流可能达到1A）的场合，才必须保证足够的电源线宽度（我的经验，每1A电流对应50mil能够满足大多数场合的需求）。如果只为了防止信号的窜扰的话，电源线的宽度不是关键。甚至，有时细一些的电源线更有利！电源的质量一般主要不在于其绝对值，而在于电源的波动和迭加的干扰。解决电源干扰的关键在于滤波电容！如果你的应用场合对电源质量的确有苛刻的要求，就不要吝啬滤波电容的钱！使用滤波电容时要注意以下几条：
整个电路的电源输入端应该有”总“的滤波措施，而且各种类型的电容要互相搭配，”一样都不能少“，至少不会坏事的J对于数字系统至少要有100uF电解＋10uF片钽＋0.1uF贴片＋1nF贴片。较高频（100kHz）100uF电解＋10uF片钽＋0.47uF贴片＋0.1uF贴片。交流模拟系统：对于直流及低频模拟系统：1000uF｜1000uF电解＋10uF片钽＋1uF贴片＋0.1uF贴片。
每个重要芯片身边都应该有”一套"滤波电容。对于数字系统，一个0.1uF贴片一般就够了，重要的或工作电流较大的芯片还应并上一个10uF片钽或1uF贴片，工作频率最高的芯片（CPU、晶振）还要并10nF|470pF或一个1nF。该电容应尽可能接近芯片的电源管脚并尽可能直接连接，越小的应越靠近。
对于芯片滤波电容，以内（滤波电容至芯片电源管脚）的一段应尽可能粗，如能采用多根细线并排就更好。有了滤波电容提供低（交流）阻抗电压源并抑制交流耦合干扰，电容管脚以外（指从总电源至滤波电容的一段）的电源线就不那幺重要了，线宽不必太粗，至少不必为此占用大量的板面积。某些模拟系统中还要求电源输入采用RC滤波网络以进一步抑制干扰，而较细的电源线有时恰好就兼具RC滤波器中电阻的作用，反而有利。
对于工作温度变化范围较大的系统，要注意铝电解电容在低温下性能会降低甚至丧失滤波作用，此时要用适当的钽电容代替之。例如，用100uF钽|1000uF铝代替470uF铝，或用22uF片钽代100uF铝。
注意铝电解电容不要离大功率发热器件太近。
PCB设计过程中的注意事项
PCB设计过程中的注意事项：
1、电源线最好要比其它的走线粗很多，因为导线粗会使得导线上的电阻变小，这样电源的功率在导线上的消耗就会变小，减少了功率的浪费；
2、当走线在转弯处应该有一个过渡，最好是45或者135度角过渡，而不应该采用直角转弯，因为这样会减少信号受到干扰；
3、电源电路部分最好放在板子的边缘部分，因为电源会产生热量，这样可以避免电源部分对其它各部分电路造成干扰；
4、数字电路与模拟电路部分要分开，这样可以避免相互之间的干扰；
5、高频部分要与低频部分严格分开，这样可以避免低频信号对高频部分产生干扰；
6、有高频的地方，对这部分要单独敷铜，其它部分可以一起敷铜，这样可以避免其它部分对高频部分产生影响，进而减少干扰；
7、有对称的电路，尽量布置在一起，这样既方便了走线，也会给人以美观的感觉；
8、尽量使走线能够平行，这样会减少信号间的相互干扰，也会使布线变的容易，还会使效果更加美观；
9、走线的时候，尽量先别连地线，因为地的网络线一般情况下很多，先连起来以后可能会
使其它走线变得不容易；
10、尽量在布线的时候，在板子上面多加一些地的过孔，这样会使得地的网络能够自动的连接在一起；
11、每一块电路部分要使得元器件放置在一起，这样的话，走线也会很容易；
12、元件的封装大小一定要按照合理的参数进行设置。PCB设计过程中容易犯的错误和解决的方法：
1、电源部分放置的位置不合理，使其它电路部分的信号受到的干扰大，影响电路的正常工作。重新合理的把电源部分进行布置，最好放置在板子的最边缘地方，并且把容易受到干扰的部分远离电源部分；
2、每个独立电路部分的元器件放置不合理或者没有放置在一起，给布线带来了很大的麻烦，增加了布线的工作量。重新合理的分配放置、布置，这样既减少了工作量，也降低了因连线不合理造成的电路的干扰；
3、高频和低频部分没有分开敷铜，使得高频信号在接收时非常容易的受到低频部分的干扰。重新合理的把高频的地与低频部分的地分开敷铜，以减少低频信号对高频信号的干扰；
4、元件的封装大小与实物的封装不匹配，所以在设计时一定要合理的选择参数，如果需要自己设计的话，在测量实物的时候，务必使测量的参数精确度很高，这样可以避免参数不匹配的错误；
5、由于元件任意放置，导致很不容易走线。所以，在放置元件时，一定要对照原理图中各个元件所在的位置，合理的分配，同时要兼顾走线是否合理、是否美观等等。
PCB布线要横平竖直?
提起PCB布线,许多工程技术人员都知道一个传统的经验：正面横向走线、反面纵向走线,横平竖直,既美观又短捷;还有个传统经验是：只要空间允许,走线越粗越好。可以明确地说,这些经验在注重EMC的今天已经过时。
要使单片机系统有良好的EMC性能,PCB设计十分关键。一个具有良好的EMC性能的PCB,必须按高频电路来设计——这是反传统的。单片机系统按高频电路来设计PCB的理由在于：尽管单片机系统大部分电路的工作频率并不高,但是EMI的频率是高的,EMC测试的模拟干扰频率也是高的[5]。要有效抑制EMI,顺利通过EMC测试,PCB的设计必须考虑高频电路的特点。PCB按高频电路设计的要点是：
（1）要有良好的地线层。良好的地线层处处等电位,不会产生共模电阻偶合,也不会经地线形成环流产生天线效应;良好的地线层能使EMI以最短的路径进入地线而消失。建立良好的地线层最好的方法是采用多层板,一层专门用作线地层;如果只能用双面板,应当尽量从正面走线,反面用作地线层,不得已才从反面过线。
（2）保持足够的距离。对于可能出现有害耦合或幅射的两根线或两组或要保持足够的距离,如滤波器的输入与输出、光偶的输入与输出、交流电源线与弱信号线等。（3）长线加低通滤波器。走线尽量短捷,不得已走的长线应当在合理的位置插入C、RC或LC低通滤波器。
（4）除了地线,能用细线的不要用粗线。因为PCB上的每一根走线既是有用信号的载体,又是接收幅射干扰的干线,走线越长、越粗,天线效应越强。
元件排列规则
1).在通常条件下,所有的元件均应布置在印制电路的同一面上，只有在顶层元件过密时，才能将一些高度有限并且发热量小的器件，如贴片电阻、贴片电容、贴IC等放在底层。
2).在保证电气性能的前提下，元件应放置在栅格上且相互平行或垂直排列，以求整齐、美观，一般情况下不允许元件重叠；元件排列要紧凑，输入和输出元件尽量远离。
3).某元器件或导线之间可能存在较高的电位差，应加大它们的距离，以免因放电、击穿而引起意外短路。
4).带高电压的元件应尽量布置在调试时手不易触及的地方。
5).位于板边缘的元件，离板边缘至少有2个板厚的距离
6).元件在整个板面上应分布均匀、疏密一致。
2.按照信号走向布局原则
1).通常按照信号的流程逐个安排各个功能电路单元的位置，以每个功能电路的核心元件为中心，围绕它进行布局。
2).元件的布局应便于信号流通，使信号尽可能保持一致的方向。多数情况下，信号的流向安排为从左到右或从上到下，与输入、输出端直接相连的元件应当放在靠近输入、输出接插件或连接器的地方。
3.防止电磁干扰
1).对辐射电磁场较强的元件，以及对电磁感应较灵敏的元件，应加大它们相互之间的距离或加以屏蔽，元件放置的方向应与相邻的印制导线交叉。2).尽量避免高低电压器件相互混杂、强弱信号的器件交错在一起。
3).对于会产生磁场的元件，如变压器、扬声器、电感等，布局时应注意减少磁力线对印制导线的切割，相邻元件磁场方向应相互垂直，减少彼此之间的耦合。
4).对干扰源进行屏蔽，屏蔽罩应有良好的接地。
5).在高频工作的电路，要考虑元件之间的分布参数的影响。
4.抑制热干扰
1).对于发热元件，应优先安排在利于散热的位置，必要时可以单独设置散热器或小风扇，以降低温度，减少对邻近元件的影响。
2).一些功耗大的集成块、大或中功率管、电阻等元件，要布置在容易散热的地方，并与其它元件隔开一定距离。
3).热敏元件应紧贴被测元件并远离高温区域，以免受到其它发热功当量元件影响，引起误动作。
4).双面放置元件时，底层一般不放置发热元件。
5.可调元件的布局
对于电位器、可变电容器、可调电感线圈或微动开关等可调元件的布局应考虑整机的结构要求，若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应；若是机内调节，则应放置在印制电路板于调节的地方。
印刷电路板的设计
SMT线路板是表面贴装设计中不可缺少的组成之一。SMT线路板是电子产品中电路元件与器件的支撑件，它实现了电路元件和器件之间的电气连接。随着电子技术发展，pcb板的体积越来越小，密度也越来越高，并且PCB板层不断地增加，因此，要求PCB在整体布局、抗干扰能力、工艺上和可制造性上要求越来越高。
印刷电路板设计的主要步骤；
..1：绘制原理图。
..2：元件库的创建。
..3：建立原理图与印制板上元件的网络连接关系。..4：布线和布局。
..5：创建印制板生产使用数据和贴装生产使用数据。
..PCB上的元件位置和外形确定后，再考虑PCB的布线。
..有了元件的位置，根据元件位置进行布线，印制板上的走线尽可能短是一个原则。走线短，占用通道和面积都小，这样直通率会高一些。在PCB板上的输入端和输出端的导线应尽量避开相邻平行，最好在二线间放有地线。以免发生电路反馈藕合。印制板如果为多层板，每个层的信号线走线方向与相邻板层的走线方向要不同。对于一些重要的信号线应和线路设计人员达成一致意见，特别差分信号线，应该成对地走线，尽力使它们平行、靠近一些，并且长短相差不大。PCB板上所有元件尽量减少和缩短元器件之间的引线和连接，PCB板中的导线最小宽度主要由导线与绝缘层基板间的粘附强度和流过它们的电流值决定。当铜箔厚度为0.05mm，宽度为1-1.5mm时，通过2A的电流，温度不会高于3度。导线宽度1.5mm时可满足要求，对于集成电路，尤其是数字电路，通常选用0.02-0.03mm。当然，只要允许，我们尽可能的用宽线，特别是PCB板上的电源线和地线，导线的最小间距主要是由最不坏情况下的线间绝缘电阻和击穿电压决定。对于一些集成电路（IC）以工艺角度考虑可使间距小于5-8mm。印制导线的弯曲处一般用圆弧最小，避免使用小于90度弯的走线。而直角和夹角在高频电路中会影响电性能，总之，印制板的布线要均匀，疏密适当，一致性好。电路中尽量避开使用大面积铜箔，否则，在使用过程中时间过长产生热量时，易发生铜箔膨胀和脱落现象，如必须使用大面积铜箔时，可采用栅格状导线。导线的端口则是焊盘。焊盘中心孔要比器件引线直径大一些。焊盘太大在焊接中易形成虚焊，焊盘外径D一般不小于（d＋1.2）mm，其中d为孔径，对于一些密度比较大的元件的焊盘最小直径可取（d+1.0）mm，焊盘设计完成后，要在印制板的焊盘周围画上器件的外形框，同时标注文字和字符。一般文字或外框的高度应该在0.9mm左右，线宽应该在0.2mm左右。并且标注文字和字符等线不要压在焊盘上。如果为双层板，则底层字符应该镜像标注。
..二、为了使所设计的产品更好有效地工作，PCB在设计中不得不考虑它的抗干扰能力，并且与具体的电路有着密切的关系。
..线路板中的电源线、地线等设计尤为重要，根据不同的电路板流过电流的大小，尽量加大电源线的宽度，从而来减小环路电阻，同时电源线与地线走向以及数据传送方向保持一致。有助于电路的抗噪声能力的增强。PCB上即有逻辑电路又有线性电路，使它们尽量分开，低频电路可采用单点并联接地，实际布线可把部分串联后再并联接地，高频电路采用多点串连接地。地线应短而粗，对于高频元件周围可采用栅格大面积地箔，地线应尽量加粗，如果地线很细的导线，接地电位随电流的变化，使抗噪性能降低。因此应加粗接地线，使其能达到三位于电路板上的允许电流。如果设计上允许可以使接地线在2-3mm以上的直径宽度，在数字电路中，其接地线路布成环路大多能提高抗噪声能力。PCB的设计中一般常规在印制板的关键部位配置适当的退藕电容。在电源入端跨线接10-100uF的电解电容，一般在20-30管脚的附近，都应布置一个0.01PF的瓷片电容，一般在20-30管脚的集成电路芯片的电源管脚附近，都应布置一个0.01PF的磁片电容，对于较大的芯片，电源引脚会有几个，最好在它们附近都加一个退藕电容，超过200脚的芯片，则在它四边上都加上至少二个退藕电容。如果空隙不足，也可4-8个芯片布置一个1-10PF钽电容，对于抗干扰能力弱、关断电源变化大的元件应在该元件的电源线和地线之间直接接入退藕电容，以上无论那种接入电容的引线不易过长。
..三、线路板的元件和线路设计完成后，接上来要考虑它的工艺设计，目的将各种不良因素消灭在生产开始之前，同时又要兼顾线路板的可制造性，以便生产出优质的产品和批量进行生产。
..前面在说元件得定位及布线时已经把线路板的工艺方面涉及到一些。线路板的工艺设计主要是把我们设计出的线路板与元件通过SMT生产线有机的组装在一起，从而实现良好电气连接达到我们设计产品的位置布局。焊盘设计，布线以抗干扰性等还要考虑我们设计出的板子是不是便于生产，能不能用现代组装技术－SMT技术进行组装，同时要在生产中达到不让产生不良品的条件产生设计高度。具体有以下几个方面：
..1：不同的SMT生产线有各自不同的生产条件，但就PCB的大小，pcb的单板尺寸不小于200*150mm。如果长边过小可以采用拼版，同时长与宽之比为3：2或4：3电路板面尺寸大于200×150mm时，应考虑电路板所受的机械强度。
..2：当电路板尺寸过小，对于SMT整线生产工艺很难，更不易于批量生产，最好方法采用拼板形式，就是根据单板尺寸，把2块、4块、6块等单板组合到一起，构成一个适合批量生产的整板，整板尺寸要适合可贴范围大小。
..3：为了适应生产线的贴装，单板要留有3-5mm的范围不放任何元件，拼板留有3-8mm的工艺边，工艺边与PCB的连接有三种形式：A无搭边，有分离槽，B有搭边，又有分离槽，C有搭边，无分离槽。设有冲裁用工艺搭国。根据PCB板的外形，有途等适用不同的拼板形式。对PCB的工艺边根据不同机型的定位方式不同，有的要在工艺边上设有定位孔，孔的直径在4-5厘米，相对比而言，要比边定位精度高，因此有定位孔定位的机型在进行PCB加工时，要设有定位孔，并且孔设计的要标准，以免给生产带来不便。
..4：为了更好的定位和实现更高的贴装精度，要为PCB设上基准点，有无基准点和设的好与坏直接影响到SMT生产线的批量生产。基准点的外形可为方形、圆形、三角形等。并且直径大约在1-2mm范围之内，在基准点的周围要在3-5mm的范围之内，不放任何元件和引线。同时基准点要光滑、平整，不要任何污染。基准点的设计不要太靠近板边，要有3-5mm的距离。
..5：从整体生产工艺来说，其板的外形最好为距形，特别对于波峰焊。采用矩形便于传送。如果PCB板有缺槽要用工艺边的形式补齐缺槽，对于单一的SMT板允许有缺槽。但缺槽不易过大应小于有边长长度的1/3。
第五篇：PCB布线的前期工作总结
PCB布线的前期工作总结-超实用
PCB布线无疑是整个PCB设计中耗时最长的，但是除了布线之外的其他工作也相当重要，因为这些看似简单的工作却有规律可循，而且如果你适当的做了这些工作，那么对于整个设计工作来说可以说是事半功倍！一：设置PCB工作环境
pads中设置工作环境
1.设置绘图单位基准 tool–》option–》design units 2.画板框 drafting toolbar–》board outline and cutout 或者直接导入结构提供的emn文件，file–》import 3.导入结构图纸，设置禁布器件区或者禁止布线区 4.设置层数 setup–》layer definition 5.标注尺寸: demensioning toolbar 6.设置布线规则 setup–》design rules 7.设置层对 setup–》drill pairs 8.设置所需过孔的封装 setup–》padstack–》via Allegro中设置工作环境
1.设置绘图尺寸:Setup→Drawing Size 2.画板框:Class: BOARD GEOMETRY Subclass: OUTLINE Add→Line 用 “X 横坐标 纵坐标” 的形式来定位画线 3.画Route Keepin:Setup→Areas→Route Keepin 用 “X 横坐标 纵坐标” 的形式来定位画线
4.导角: 导圆角 Edit→ Fillet 目前工艺要求是圆角 或 在右上角空白部分点击鼠标右键→选Design Prep→选Draft Fillet小图标
导斜角Edit→Chamfer 或 在右上角空白部分惦记点击鼠标右键→选Design Prep→选Draft Fillet 小图标
最好在画板框时就将角倒好,用绝对坐标控制画板框,ROUTE KEEPIN,ANTIETCH,ANTIETCH可以只画一层,然后用EDIT/COPY,而后 EDIT/CHANGE编辑至所需层即可.5.标注尺寸: 在右上角空白部分惦记点击鼠标右键→选Drafting Class: BOARD GEOMETRY Subclass: Dimension 圆导角要标注导角半径.在右上角点击右键→选Drafting,会出现有关标注的各种小图标
Manufacture→Dimension/Draft→Parameters„→进入Dimension Text设置 在标注尺寸时,为了选取两个点,应该将Find中有关项关闭,否则测量的 会是选取的线段
注:不能形成封闭尺寸标注
6.加光标定位孔:Place→By Symbol→Package,如果两面都有贴装器件,则应在正反两面都加光标定位孔,在在库中名字为ID-BOARD.如果是反面则要镜像.Edit→Mirror 定位光标中心距板边要大于 8mm.7.添加安装孔:Place→By Symbol→Package,工艺要求安装孔为3mm.在库中名字为HOLE125 8.设置安装孔属性:Tools→PADSTACK→Modify 若安装孔为椭圆形状,因为在印制板设计时只有焊盘可以设成椭圆,而钻孔只可能设成圆形,需要另外加标注将其扩成椭圆,应在尺寸标注时标出其长与宽.应设成外径和Drill同大,且Drill 不金属化
9.固定安装孔:Edit→Property→选择目标→选择属性Fixed→Apply→OK 10.设置层数Setup→Cross-Section„
11.设置显示颜色Display→Colour/Visibility可以把当前的显示存成文件:View→Image Save,以后可以通过View→Image Restore调入,生成的文件以view为后缀,且此文件应该和PCB文件存在同一目录下。12.设置绘图参数Setup→Drawing Options Display中的Thermal Pads和Filled Pads and Cline Endcaps应该打开
13.设置布线规则，Allegro 拥有完善的 Constraint 设定，用户只须按要求设定好布线规则，在布线时不违反 DRC 就可以达到布线的设计要求，从而节约了烦琐的人工检查时间，提高了工作效率！更能够定义最小线宽或线长等参数以符合当今高速电路板布线的种种需求。而这些 规则数据的经验值均可重复使用在相同性质的电路板设计上。
Setup→Constraints„ Set Standard Values„设置Line Width ,Default Via Spacing Rules Set→Set Values„设置Pin to Pin ,Line to Pin,Line to Line等值
最后，值得强调的是无论是pads还是allegro，每一类板子的工作环境都是大致相同，可以设置一种工作模板，那么以后新项目就不用重新设置了，都可以重复使用在相同性质的电路板设计上，这样即节省时间，又能使自己的工作具有一定的“一致性”，不会每次做的板子都有点不同。二：导入网表
网络表（Netlist）是沟通电路原理图和Layout实际板子的桥梁网络表包含的内容有零件Pin的连接线关系以及零件的包装等基本信息，通过网络表的导入除了可以把一基本信息带到PCBLayout中，还可以把一些layout时用到的设定、约束通过网络表带到PCB设计中，使工程师在设计电路时就可以大致了解PCB板子上的布线情况，从而也节省了Layout工程师的时间，提高了工作效率！例如：电子工程师可以在原理图中把一些Power线设定好最小线宽，这样用新转法时就可以直接把设定带入Allegro，可以防止Layout工程师疏忽忘了设定走线没有达到要求。
pads中导入网表
pads中导入网表相对比较简单
在logic中点击tool–》pads layout出现以下对话框：
然后点击send netlist即可 下面我说一下几点要注意的地方：
（1）如果导入出现元件丢失，或者需要检查是否导入成功，那么可以用上面对话框中的Compare PCB来查看，点击后会出现一个记事本，在此记事本中查看PART DIFFERENCES 和 NET DIFFERENCES 有无异常，根据提示，一般就能发现原因。
（2）假如建part type时将器件设置为不是eco registered part，那么此器件如果在原理图中被调用，那么在layout中导入网表，是不会出现的，即便是所有库的属性都存在，也是不行的。解决办法是将eco registered part属性勾选，如下图：
（3）有的设计者如果在改板时，用eco to pcb完成网表导入，如果没有勾选compre pcb decal assignment（如下图），那么如果你在原理图中更改了某个part type的pcb decal，那么此pcb decal不会根据你的意愿在pcb中被替换的，结果是失败！解决方法就是将此处勾选！
（4）有的pcb库如果是在max layer模式下建立的，那么导入网表时，要将pcblayout中的层设置为max layer，才能导入
Allegro中导入网表
具体的操作步骤我就不详细说了，用下面一张图一带而过
下面我说一下几点要注意的地方：
（1）元器件的封装要在原理图中适当的指定，指定时不要填写后缀名，如R0402不要填写R0402.dra否则会导入网表不成功（2）在原理图中建库时，同一Part中的 pin Name和Number是不能重复的，只有当Pin Type为Power是Pin Name才允许相同，否则会报错
（3）在allegro中要指定好库的位置，具体位置在setup–》user preferences–》design path下的pad path 和psm path（4）有些字符在导入网络表时是不允许的,例如: ‘！
（5）导入网表如果不成功，应用File/Viewlog 查看原因,根据提示要求电路设计者修改原理图或自己在元器件库中加新器件
点击咨询 