第一篇：数字电路课程设计八路抢答器附proteus文件下载
宁波理工学院
数字电路课程设计（论文）
题 目
姓名
学号
专业班级 11通信工程2班 指导教师
学 院 信息科学与工程学院
完成日期 2013年6月6日
I
Proteus仿真下载：http://pan.baidu.com/share/link?shareid=3269742360&uk=1662325156
摘 要
八路抢答器由抢答启动电路、启动报警电路、选手编号译码显示电路、复位电路组成。
抢答器主要器件有74LS148、74LS74、555定时器。
抢答器的输入为八路抢答按钮及主持人控制的抢答“开始”和“复位”二个按钮。抢答器的输出有一个发光二极管、一个数码显示管和一个蜂鸣器。
八路抢答器电路是基于七路抢答电路的一个改装。相比七路抢答电路可以供更多一人抢答，虽然其中有个小问题存在，但不影响抢答器的使用。
基于proteus，经过元器件的选取，电路的连接，参数的设置，最终仿真等工作，最终实现了蜂鸣提示数码显示八路抢答功能。关键词：竞赛抢答器；74LS148；74LS74；555定时器
第一章
电路器件介绍
（1）74LS148编码器
74LS148 为 8 线－3 线优先编码器，共有 54/74148 和 54/74LS148 两种线路结构型式，将 8 条数据线（0－7）进行 3 线(4-2-1)二进制（八进制）优先编码，即对最高位数据线进行译码。利用选通端（EI）和输出选通端（EO）可进行八进制扩展。
0－7
编码输入端(低电平有效)EI
选通输入端(低电平有效)A0、A1、A2
三位二进制编码输出信号即编码输出端(低电平有效)GS
片优先编码输出端即宽展端(低电平有效)EO
选通输出端，即使能输出端
II
（2）74LS74集成D触发器
74LS74是双D触发器（内部集成二个D触发器），上升沿触发，互补输出
III
（3）555定时器
555定时器内部包括两个电压比较器，三个等值串联电阻，一个 RS 触发器，一个放电管 T 及功率输出级。它提供两个基准电压VCC /3 和 2VCC /3 1脚：外接电源负端VSS或接地，一般情况下接地。2脚：低触发端 3脚：输出端Vo 4脚：是直接清零端。当此端接低电平，则时基电路不工作，此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。
5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。
6脚：TH高触发端。
7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。
8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 ~ 16V，CMOS型时基电路VCC的范围为3 ~ 18V。一般用5V。
IV 第二章 竞赛抢答电路分析
1、仿真运行初始状态
刚运行时，74LS148的各个输入0~7应为高电平，E1=0，A1A2A0=111.GS=1，EO=0
2、复位按钮作用后
产生一个短暂的低电平，应使电路状态产生如下变化：74LS148的E1=1，即先封锁各路抢答信号，其他状态不变。
3、开始按钮作用后
产生一个短暂的低电平，应使电路状态产生如下变化：74LS148的E1=0允许各路抢答，同是，喇叭发出嘀的声响。
4、比七路多一路的抢答改装
（1）74LS47有个测灯输入端LT，当此信号输入低电平时，显示8。把U6:C输出连接到74LS47的LT端，复位后由于U6：C的一路输出为0，另一路来自U5:A，使其在第8路抢答时为0，即把第8路抢答时低电平输入接至U5:A的异步置位端。
（2）第八路强大成功后对1~7路的封锁。U6:C输出的低电平一方面直接给74LS47的LT，使其显示8，另一方面经反相器U9后变高送给或门U6:D，使其为高，接入E1，封锁74LS148的输入。
V
5、蜂鸣电路
555接单稳态电路，触发端TR接开始按钮，当开始按钮按下时产生一个短暂的低电平，触发单稳态电路，输出3端产生一个固定高度的高电平，此信号给蜂鸣器，使之产生一个嘀的声响。改变555电路的R2和C1参数，可以改变声音的长短。
VI
6、总电路图
第3章 总结与展望
本课题设计是“八人抢答器”。主要是通过本次课程设计掌握八人抢答器电路的设计流程和设计原理图。并学会用proteus做出八人抢答器电路的仿真与分析。且通过这次课程设计学会用不同的芯片设计简单的抢答器电路。
VII 此次课程设计，从最初的只准备做个简单的四路抢答器，到后来的较难的带有显示的七路抢答器，最终经过连夜的改装变成具有自己小创意的实用的八路电子抢答器。期间经过重重困但，但在同学的帮助下网络资源的辅助下也都一一解决了。
最终此次课程设计完成了，但是依然有小的瑕疵。比如在未按压抢答开始按钮时，第8路的抢答按钮依旧可以点亮LED。
Proteus:http://pan.baidu.com/share/link?shareid=3144568258&uk=1662325156
VIII
第二篇：数字电路课程设计四路抢答器附proteus仿真下载
宁波理工学院
数字电路课程设计（论文）
题 目 基于74LS171的竞赛抢答器电路分析
姓名
学号 专业班级 指导教师
学 院 信息科学与工程学院
完成日期 2013年6月6日
I Proteus文件下载地址
：http://pan.baidu.com/share/link?shareid=3232147993&uk=1662325156
摘 要
74LS系列芯片在生活中有广泛的应用。
其中“74”指的是商用器件，与“54”是军用不同，它的适用温度范围为0℃ ～ 70℃；而军用的适用温度范围要广为-55℃～125℃。
LS等是子系列名称。L:低功耗;H:高速;S:肖特基;LS:低功耗消特基;ALS:先进低功耗肖特基;AS:先进肖特基;LS：低功耗消特基
即74LS为商用低功耗肖特基系列。本竞赛抢答器主要用到74LS171芯片。本课题设计是“四人抢答器”。主要是通过本次课程设计掌握四人抢答器电路的设计流程和设计原理图。并学会用proteus做出四人抢答器电路的仿真与分析。且通过这次课程设计学会用不同的芯片设计简单的抢答器电路。
关键词：竞赛抢答器；单周期脉冲信号；74LS171
II
III
第1章
电路介绍
1.1 主要器件介绍
本次实验是以四人抢答电路为例。四人参加比赛，没人一个按钮，其中一人按下按钮后，相应的指示灯点亮，并且之后按下的按钮不起作用。
竞赛抢答器以74LS171四D触发器为核心器件设计四人竞赛抢答电路。74LS171内部包含了四个D触发器，各输入、输出以序号相区别，如下图：
其中CLK端为时钟端，MR为清零端（低电平有效）。
1.2 部分电路设计
按键设置模块，设计为按键悬空是，D0„..D3接地，没有向该端口发送脉冲信号。按键另一端接电源，按键按下，电源脉冲信号送到D0„..D3端口。（R1,R2,R3,R4，R5,R6,R7,R8为330欧姆。R9为100欧姆。）
本次实验难点是其中一人按下按钮后，相应的指示灯点亮，之后按下的按钮不起作用。要起到这样的作用设计了两个“与非”门电路。当按键按下后，最先按下的Q端输出信号为1，那么Q非为0，这里采用“与非”门，即便其余按键按下后，有一个输出信号为0，那么一与非输出为1，这就使得74LS171时钟端被封住了，此后其他输入信号对系统输出不起作用了。输出的信号1在经过与非门输出信号0，它与时钟信号再与非，那么时钟信号输出信号均为1。（这里用到74LS20和74LS00）
电路显示部分为四个发光二极管，串联着四个330欧姆的电阻。
其中清零信号用于赛前清零。清零后四个二极管均熄灭，电路反向输出均为1，时钟端“与”门开启，等待输入信号。
第2章 竞赛抢答电路分析
当按下#1后，D1发光二极管被点亮，同时系统的时钟输入端被锁定。再按其余按键，均无反应。
第3章 总结与展望
本课题设计是“四人抢答器”。主要是通过本次课程设计掌握四人抢答器电路的设计流程和设计原理图。并学会用proteus做出四人抢答器电路的仿真与分析。且通过这次课程设计学会用不同的芯片设计简单的抢答器电路
本次电路设计重在原理图的设计，并研究了制作流程。其难度在于一人按下按钮后，相应的指示灯点亮，之后按下的按钮不起作用。本次实验聪明的利用了与非门电路，有效的解决了这一问题。其次实验运用74LS171芯片，拓展了对74系列其他芯片的了解。本次实验可以很好的拓展，学会利用不同型号的芯片来制作抢答器。实验给我的收获很多，充分的想办法解决问题很是关键，利用缺乏的资源做到相同的效果当是我们学习的目的和解决问题的途径
第三篇：数字电路课程设计--数字抢答器
智力竞赛抢答器
一、本次课程设计目的
1．结合所学的数字电路的理论知识来完成数字电路课程设计。
2．在数字电路的课程设计中，熟悉数字电路的逻辑设计过程以及集成电路的使用。
3．学会利用一些没学过的IC来设计电路。4。学会用软件方法仿真电路。
二、本次课程设计安排
1、时间安排
略。
2、地点安排
S2403实验室。
智力竞赛抢答器 设计目的
（1）熟悉集成电路的引脚安排及使用方法。（2）掌握各芯片的逻辑功能及使用方法。（3）了解面包板结构及其接线方法。（4）了解数字抢答器的组成及工作原理。（5）熟悉数字抢答器的设计与制作。（6）学会用软件方法仿真电路。设计思路
（1）设计抢答器电路。
（2）设计可预置时间的定时电路。（3）设计报警电路。（选做）（4）设计时序控制电路。（选做）设计过程
3.1方案论证 数字抢答器总体方框图如图1所示。button，sw-spdt
图 1 数字抢答器框图
其工作原理为：接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置于“开始”状态，宣布“开始”抢答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。3.2电路设计
抢答器电路如图2所示。
图2 数字抢答器电路
该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。工作过程：开关S置于“清除”端时，RS触发器的R端均为０，４个触发器输出置０，使74LS148的ST＝０，使之处于工作状态。当开关S置于“开始”时，抢答器处于等待工作状态，当有选手将键按下时（如按下S5），74LS148的输出Y2Y1Y0010,YEX0,经RS锁存后，1Q=1，BI=1，74LS48处于工作状态，4Q3Q2Q=101，经译码显示为“5”。此外，1Q＝１，使74LS148ST＝１，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的YEX1,此时由于仍为1Q＝１，使ST＝１，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将Ｓ开关重新置于“清除”然后再进行下一轮抢答。
定时电路如图3所示。由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。可预置时间的电路选用十进制同步加减计数器74LS192进行设计。
图 可预置时间的定时电路
报警电路如图4所示。由555定时器和三极管构成的报警电路如图4所示。其中555构成多谐振荡器，振荡频率fo＝1.43/[（RI＋2R2）C]，其输出信号经三极管推动扬声器。PR为控制信号，当PR为高电平时，多谐振荡器工作，反之，电路停振。
图报警电路
时序控制电路如图5所示。时序控制电路是抢答器设计的关键，它要完成以下三项功能：① 主持人将控制开关拨到“开始”位置时，扬声器发声，抢答电路和定时电路进人正常抢答工作状态。
② 当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。③ 当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。图中，门G1 的作用是控制时钟信号CP的放行与禁止，门G2的作用是控制74LS148的输人使能端ST。
图5的工作原理是：主持人控制开关从“清除”位置拨到“开始”位置时，来自图 2中的74LS279的输出 1Q=0，经G3反相，A＝1，则时钟信号CP能够加到74LS192的CPD时钟输入端，定时电路进行递减计时。同时，在定时时间未到时，则“定时到信号”为 1，门G2的输出ST=0，使 74LS148处于正常工作状态，从而实现功能①的要求。当选手在定时时间内按动抢答键时，1Q＝1，经 G3反相，A＝0，封锁 CP信号，定时器处于保持工作状态；同时，门G2的输出ST=1，74LS148处于禁止工作状态，从而实现功能②的要求。当定时时间到时，则“定时到信号”为0，ST=1，74LS148处于禁止工作状态，禁止选手进行抢答。同时，门G1处于关门状态，封锁 CP信号，使定时电路保持00状态不变，从而实现功能③的要求。集成单稳触发器74LS121用于控制报警电路及发声的时间。
图时序控制电路
4系统调试与结果
（1）组装调试抢答器电路。
（2）可预置时间的定时电路，并进行组装和调试。当输人1Hz的时钟脉冲信号时，要求电路能进行减计时，当减计时到零时，能输出低电平有效的定时时间到信号。
（3）调试报警电路。
（4）定时抢答器的联调，注意各部分电路之间的时序配合关系。然后检查电路各部分的功能，使其满足设计要求。
5主要仪器与设备
集成电路： 74LS148—1片，74LS279—1片，74LS48—3片，74LS192—2片，NE555—2片，74LS00—1片，74LS121—1片。
电 阻： 510Ω—2只，1KΩ—9只，4.7kΩ—l只，5.1kΩ—l只，100kΩ—l只，10kΩ—1只，15kΩ—1只，68kΩ—l只。
电 容： 0.1uF—1只，10 uF—2只，100 uF—1只。三极管： 3DG12—1只。（3DG12为普通高频小功率NPN型硅(材料)三极管，特征频率100MHZ，集电极最大直流耗散功率0.7W，0.3A/20V。）
其 它： 发光二极管—2只，共阴极显示器—3只。
6设计体会与建议
6.1设计体会
通过这次对数字抢答器的设计与制作，让我了解了设计电路的程序，也让我了解了关于抢答器的基本原理与设计理念，要设计一个电路总要先用仿真仿真成功之后才实际接线的。但是最后的成品却不一定与仿真时完全一样，因为，再实际接线中有着各种各样的条件制约着。而且，在仿真中无法成功的电路接法，在实际中因为芯片本身的特性而能够成功。所以，在设计时应考虑两者的差异，从中找出最适合的设计方法。此外，本实验也可通过EDA软件MAX PLUSⅡ实现。通过这次学习，让我对各种电路都有了大概的了解，所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解。6.2对设计的建议
我希望老师在我们动手制作之前应先告诉我们一些关于所做电路的资料、原理，以及如何检测电路的方法，还有关于检测芯片的方法。这样会有助于我们进一步的进入状态，完成设计。参考文献
[1] 康华光.电子技术基础[M].北京：高等教育出版社，1999年
[2] 彭华林等编.数字电子技术[M].长沙：湖南大学出版社，2004年 [3] 金唯香等编.电子测试技术[M].长沙：湖南大学出版社，2004年 [4] 侯建军.数字电路实验一体化教程[M].北京：清华大学出版社，北京交通大学出版社，2005年
[5] 阎石.数字电子技术基础[M].北京：高等教育出版社，2001年
1Hz脉冲发生电路
第四篇：八路抢答器实验报告
数字电子设计课程设计
八路智力竞赛抢答器设计
一．实验目的
掌握抢答器的工作原理及其设计方法。
学会用Multisim8软件操作实验内容。
掌握设计性试验的实验方法
二．实验要求
八路智力竞赛抢答器功能要求：
基本功能：
1．设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的编号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是0、1、2、3、4、5、6、7。
2．给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。
3．抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。
扩展功能：
1．抢答器具有定时抢答的功能。当节目支持人按下“开始”按钮后，要求定时器立即倒计时，并在显示器上显示。
2．参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。
3．如果定时抢答的时间已到，却没有选手抢答，则本次抢答无效，系统封锁输入电路，禁止选手超时后抢答，时间显示器上显示00.三．实验原理
根据对功能要求的简要分析，将定时抢答器电路分为主题电路和扩展电路两部分。主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答器按钮
数字电子设计课程设计
时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。扩展电路完成定时抢答及报警功能。
比赛开始时，接通电源，节目主持人将开关置于“清零”位置，抢答器处于禁止工作状态，编号显示器灭灯，定时显示器上显示设定时间。当节目主持人宣布“抢答开始”，同时将控制开关拨到“开始”位置，抢答器处于工作状态，定时器开始倒计时。若定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选手超时后抢答。若选手在定时时间内按动抢答按钮时，抢答器要完成以下四项工作：1.优先编码器电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后由译码显示电路显示编号； 2.扬声器发出短暂声响，提醒节目主持人注意； 3.控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答； 4.控制电路要使定时器停止工作，时间显示器上显示剩余的抢答时间，并保持到主持人将系统清零为止。当选手将问题回答完毕时，主持人操作控制开关，使系统回复到禁止工作状态，以便进行下一轮抢答。
上述方案所示抢答器的工作过程：主持人按动开始抢答的开关后，最先抢答的选手的电平信号先经过优先编码器，再依次经过数据锁存器，此时已经限制了其他选手的抢答，信号再经过译码器和七段数码显示器，将最先抢答的该选手的编号显示出来，并同时产生报警信号，到此完成的是抢答功能；如果没有人抢答，30秒减计数器减到00时也会发出报警信号，此时完成计时功能。
数字电子设计课程设计
它的优点表现在以下几个方面：这种方案原理比较简单。主持人对整体电路的控制只需几个门电路就可完成，不必用特别的芯片来组成控制电路；更容易实现报警提示功能，在有选手抢答后或者计时开始和结束时。既减少了布线使整个电路更直观简单，又降低了产生错误的可能性。
四．实验器材
元器件：74LS48，72LS192，74LS279、74LS148、74LS00、74LS08、74LS32、NE555、CC4511各几个，数码管三个，发光二极管一个，开关、电阻、电容若干
仿 真：Multisim8仿真软件
五．实验步骤
1．抢答电路设计
抢答电路的功能有两个：一是能分辨出选手按按钮的先后，并锁存优先抢答者的编号，供译码显示电路用；二是要使其他选手的按钮操作无效。因此，选用优先编码器74LS148和RS锁存器74LS279以及译码显示电路完成上述功能。
74LS148是一八线-三线优先编码器，该编码器由8个信号输入端，3个二进制输出端，输入输出均为低电平有效。EI为输入使能端，低电平有效，当EI为低电平时，编码器处于工作状态；EO为输出使能端，只有在EI=0，且所有输入都为1时，输出为0；GS表征编码器的工作状态，当且仅当EI为低电平，且输入至少有一各为有效电平时，GS才有效。因此，可根据EI、EO、GS功能扩展端的特点，对电路进行相应控制。编码器在抢答电路中功能是判断抢答者的编号。
74LS279是由4个RS锁存器组成，且均为与非门构成的RS锁存器。其中，1S和3S有两个输入端，S1和S2均为相与的关系。本设计中，将S2均接高电平，仅利用S1控制输出。其引脚图如图四所示，下表为SR锁存器的功能真值表，值得注意的是S和R不能同时为高电平，否则输出不确定。
74LS48为七段显示译码器。该集成译码器设有多个辅助控制端，以增强器件的功能。BI/RBO为灭灯输入，当BI=0时，所有字形熄灭。LT为试灯输入，当LT=0且RBO=1时，显示字形为8，常用于检测自身的好坏。RBI为动态灭灯输入，当LT=1，RBI=0且输入均为0时，输出均为低电平，数码管“灭零”。
译码器74LS48输出高电平有效，用以驱动共阴极数码管。七段显示译码器一般与七段数码显示器相连，共同构成四输入端的数码显示电路。
数字电子设计课程设计
2.定时电路设计
设计中选用十进制同步加/减计数器74LS192进行设计，74LS192是具有置数和清零功能，其引脚图和逻辑图如图1所示，真值表如表5所示。图1 74LS192引脚图和逻辑图
P0、P1、P2、P3——置数并行数据输入； Q0、Q1、Q2、Q3——计数数据输出； CR————————清零端； LD————————置数端；
CPu ———————加法计数CP输入； CPd ———————减法计数CP输入； CO————————进位输出端； BO————————借位输出端。
根据设计要求，需要两片74LS192构成100进制减计数器。由功能真值表可知，只需将个位74LS192的借位输出端BO与十位74LS192的CPd即可实现100进制减计数。值得注意的是，要使其实现减计数，CPu端口必须接高电平。
计数器的时钟脉冲由秒脉冲电路提供。秒脉冲电路由555构成的多谐振荡器构成，如图2所示，谐振荡器无需外加输入信号就能在接通电源自行产生矩形波输出。
数字电子设计课程设计
图2多谐振荡器
因为周期为一秒，所以频率是1赫兹。图中电容的充放电时间分别是： t1=RB×C×ln2≈0.7RB×C t2=(RA+RB)×C×ln2≈0.7(RA+RB)C 所以555的3端输出的频率为： f=1/(t1+t2)≈1.43/[(2RA+RB)C] 我们采用的电阻和电容值分别是：RA=15KΩ，R2=68KΩ，C1=10uf,满足上式，即得到的是秒脉冲。
由以上集成芯片设计的定时电路如下图所示。
工作原理： 555构成秒脉冲产生电路为计时电路提供脉冲。抢答开始前主持人闭合开关，74LS192的置数端PL为低电平有效，处于置数状态，数码管显示定时时间。抢答开始，主持人打开开关，计数器处于计数状态，555产生的秒脉冲与十位74LS192借位输出端（其初始状态为高电平）相与。计数器递减计数至00，十位74LS192借位输出端为低电平，计数器停止工作，产生报警。计时期间有人抢答，减计数器停止计时，显示器上显示此刻时间。
3．时序控制电路设计
时序控制电路是抢答器设计的关键，需要完成以下三项功能：
a.主持人将控制开关拨到“开始”位置时，抢答电路和定时电路进入正常抢
数字电子设计课程设计
答工作状态。
b.当竞赛选手按动抢答键时，抢答电路和定时电路停止工作。c.当设定的抢答时间到，无人抢答时抢答电路和定时电路停止工作。
4.抢答器整体电路
通过控制电路将抢答、定时电路进行连接后，构成了抢答器电路的整体设计，总电路图如图17所示：
主电路：
数字电子设计课程设计
六，实验结论
1．主持人将开关拨到开始的位置，抢答电路和定时电路进入正常抢答状态。2.在30秒内当选手按动抢答键，抢答电路和定时电路停止工作，同时数码管显示相应选手的编号。
3.如果在30秒内无人抢答，抢答电路和定时电路停止工作，选手再按抢答键，将不会显示编号，同时定时电路显示00.七．实验小结
通过本次课程设计，不仅有效巩固了本学期所学数电的相关知识，加强了对重要知识点的记忆和理解，还学会如何运用Multisim8仿真进行仿真，以及如何使用面包板进行实物制作，受益匪浅，现总结如下。
本设计的难点在于时序控制电路的设计，如何在第一位抢答者抢答题目后让编码器停止工作；如何使计时电路在抢答后停止倒计时；如何让定时电路和抢答电路同时清零。设计过程中，根据以往抢答器设计思路，及查阅相关资料，可运用74LS279的输出1Q完成上述控制任务。从这一点，折射出自己在平时的学习中较死板，缺乏变通思考的能力。
在电路仿真的过程中，由于Multisim8操作相对较简单，因此在仿真过程中较为顺利。但仿真软件的操作环境比较理想化，实物操作时会受到部分因素的干扰，例如在仿真电路中电路完全没有问题，但当焊接好实物后，定时电路与抢答电路单独运行都没有问题，但互相反馈时互相干扰。最终通过与互相讨论，请教老师，解决了问题。
通过本次实践操作，也让我深刻明白：只有将课本上的理论知识，结合实践不断练习，不断总结提炼，反复思考实践中的经验教训，才能够真正消化为自己的知识。
第五篇：八路抢答器实验报告
八路抢答器的实验报告
一、设计题目
八路抢答器设计
二、设计要求
1.设计一个竞赛抢答器，可同时供8名选手或者8个代表队参加比赛，他们的编号分别是1、2、3、4、5、6、7、8，各用一个抢答器的按钮，按钮的编号与选手的编号相对应。
2.给节目主持人设计一个控制开关，用来控制系统的清零和抢答开始。3.抢答器具有数据锁存、显示的功能和声音提示功能。抢答开始后，若有选手按动按钮，编号立即锁存，在数码管上显示选手的编号，并有声音提示。此外，要封锁其他选手抢答。优先抢答的选手的编号一致保持到主持人将系统清零为止。
三、设计思路
工作原理为：
1.接通电源前，抢答按钮与清零按钮都未按下。接通电源后，主持人清除开关处于工作状态，抢答器处于工作状态，编号显示器显示为0，蜂鸣器未鸣响（为方便控制，电路设计为清除开关按下时是清零状态，未按下时为工作状态）。等一轮抢答完成后（七段数码管显示出优先抢答队员编号，并蜂鸣器鸣响），主持人将清零开关按下数码管清为零，蜂鸣器停止鸣响。然后先后把各队员抢答按钮与主持人清零按钮复位。即可进入下一轮抢答。
原理为：电路中清零按钮控制D触发器集成块74LS175清零端低电平输入，按下时清零端输入为低电平（清零端低电平有效），未按下时输入高电平。清零后D触发器集成块74LS175 Q`端输出全变为高电平，使编码器74HC147（有效输入电平为低电平）无有效低电平输入，七段数码管上显示为0。
2.抢答时，队员按下抢答按钮的时间有先后次序，电路中每个抢答按钮连接一个D触发器，当一抢答按钮按下后其对应的触发器锁存住信号，Q`端输出有效低电平，同时通过反馈电路使D触发器集成块得脉冲信号终止输入，从而使其他D触发器停止工作，抢答后也无法锁存。达到有先输入有先锁存功能。原理为：根据与门功能特点：只要有一低电平输入输出即为低电平。当D触发器集成块74LS175输出端输出一有效低电平后，电路中第7个与门U15A输出即为低电平，而U15A输出信号又与555触发器构成的多谐振荡器输出信号相与，因此只要U15A输出低电平，多谐振荡器产生的脉冲就无法输入，只有当D触发器集成块74LS175输出端输出全为高电平时脉冲才正常输入，各D触发器正常工作。
3.抢答后，数码管显示优先抢答队员编码，蜂鸣器鸣响。
原理为：D触发器集成块74LS175输出输出锁存信号（有效低电平）后通过编码器 集成块74HC147把输入低电平有效信号的端序号(1至8），编码为四位二进制数0001至1000。然后通过74LS47集成块（数码管驱动器），在数码管上显示相应的数字，即优先抢答队员编码。当蜂鸣器两端分别输入高低电平时，风鸣器鸣响，当两端都为低电平时不鸣响。已知第7个与门U15A在位抢答前为高电平，抢答后为低电平。由此可根据与门U15A输出电平随抢答状态的变化来控制风鸣器的鸣响。使蜂鸣器低电平端接地，高电平端通过一非门接与门U15A输出端即可。
四、实验电路 1.电路原理图
电路原理图1：
1.由于七管脚半导体数码管是理想器件，不存在。因此改用74LS47集成块驱动七段字符显示器。
2.由于八管脚或非门集成块未找到，后改用7个与门代替，集成块为74LS08.3.为方便控制，电路改进为清除开关按下时是清零状态，未按下时为工作状态。
修改后的电路原理图如下图。
电路原理图2：
2.组装电路图与实验结果
五、调试过程
在设计电路图在仿真软件Multisim上仿真成功，领到相应的器件后，我们就开始了在电路板上进行了电路的组装，并在组装过程中进行了相应的检验与校正。1.首先在电路连接方面，由于刚开始连电路时未按一定的方法步骤，容易出现连错和漏连情况。
2.由于器件的限制及实际操作情况，电路要做相应的改变。
由于七管脚半导体数码管是理想器件，不存在。因此改用74LS47集成块驱动七段字符显示器。
由于八管脚或非门集成块未找到，后改用7个与门代替，集成块为74LS08.为方便控制，电路改进为清除开关按下时是清零状态，未按下时为工作状态。3.由于器件的损害，使电路无法正常工作。
经过多次对电路的检查，确定电路没连错而仍无法正常工作达到预期功能后，我们开始对各部分电路分别进行了检测：
首先，我们检测了555触发器构成的脉冲产生模块。用的方法：用我们电路中的脉冲产生模块去替代别的同学已经成功电路板中的脉冲模块来触发其电路，结果发现电路板能正常工作，所以验证了：我们的脉冲产生模块是能正常工作的。
然后，我们检测了我们D触发器构成的信号锁存模块。用的方法：用LED灯检测D触发器Q输出端输出电平状况。LED灯一端接地另一段通过电阻接D触发器Q输出端，当抢答按钮按下后，检测相应的Q输出端是否输出高电平，使LED灯点亮。结果发现抢答按钮按下后相应的Q输出端并没有输出高电平使LED灯点亮，于是我们确定了我们的D触发器集成块已损害。替换成相应的集成块后，电路就能正确工作了。
六、实验心得
在此次实验中，我们体验到了理论知识在实际中的运用，体验到了创造过程中的探索的艰难和成功的喜悦。通过此次实验即巩固了我们的理论知识，又锻炼了我们的动手能力。也让我们认识到了把理论运用到实际过程中可能会遇到一些不同的困难，但只要认真分析、仔细思考，用科学冷静的头脑去研究问题，终究能发现问题的所在，取得成功。
点击咨询 