数电课程设计__数字钟（5篇）

第一篇：数电课程设计__数字钟

2007 /2008 学年 第 二 学期

课程所属部门： 工程基础实验与训练中心 课程名称： 数字电子技术B

考试方式： 闭卷 使用班级： 自动化061、自动化062、数控061、数控062

一、填空题（本题10空 ,每空2分,共20分）

1、将八进制数（561）O化成十进制数、十六进制数、二进制数 和8421BCD码数。

2、通过使能端的控制可以使TS与非门的输出实现 逻辑功能或 状态。

3、时序逻辑电路按照其触发器是否有统一的时钟控制分为

时序电路和 时序电路。

4、寄存器按照功能不同可分为两类： 寄存器和 寄存器。

二、化简题（本题3小题，每题3分，共9分）

1、用公式法将

化简为最简与或式。

2、用图形法将或式。

化简为最简与

3、用图形法将为最简与或式。

三、判断题（本题共5小题，每小题2分，共10分）

判断下列各TTL型门电路是否正确（输出逻辑关系、参数选择、电路接法），正确的打√，错误的打×。

化简

四、分析题（本题共3小题，共38分）

1、试写出下列逻辑电路的逻辑函数表达式。（6分）

2、试列出图（a）、图（b）所示电路的的输入信号波形和时钟波形，画出始状态为0。（12分）、的表达式，并对应下面所示端的波形，设、的初

3、分析下图所示电路：

（1）列出该电路的驱动方程，状态方程和输出方程；（2）列出电路的状态转换表；（3）画出电路的状态图和时序图；

（4）请说明：该电路是同步还是异步时序电路？（20分）

五、设计题（本题共3小题，共23分）

1、某导弹发射场有正、副指挥各一名，操作员二名，导弹发射的控制是在正、副指挥同时按下发射控制电钮和二名操作员当中的任一名按下发射控制电钮时，导弹发射，试根据以上的逻辑关系列真值表，写出最简与或表达式。（5分）

2、分别画出用下列方法实现逻辑函数可为原变量或反变量）。（10分）

（1）用最少的与非门实现；

（2）用图示3线—8线译码器和适当的门电路实现。的逻辑图（输入信号

3、某集成4位二进制计数器的功能表及逻辑符号如下，试画出用置数法将其构成59进制计数器（从00000011开始计数）的电路图（写出数制转换的表达式）。（8分）

第二篇：数电课程设计 数字钟电路设计

数字电子技术课程设计报告

目录

一、设计目的........................................................................................2

二、设计要求和设计指标....................................................................2（1）基本功能..................................................................................2（2）扩展功能..................................................................................2

三、设计内容........................................................................................2 3.1数字钟电路工作原理...................................................................2 3.2总体设计.......................................................................................3 3.2.1原理框图：.........................................................................3 3.2.2主要仪器及元器件.............................................................4 3.2.3系统模块设计.....................................................................4 3.3仿真结果.......................................................................................7 3.3.1电路连接.............................................................................7 3.3.2仿真截图.............................................................................8

四、本设计改进及建议........................................................................9

五、总结....................................................................................................9

六、参考文献..........................................................................................10 1

数字电子技术课程设计报告

一、设计目的

（1）掌握多功能数字钟的工作原理。

（2）掌握基本逻辑门电路、译码器、数据分配器、数据选择器、数值比较器、触发器、计数器、锁存器、555定时器等常用数字电路的综合设计方法。（3）熟悉用Proteus软件进行数字电路仿真设计的方法。（4）了解用Altium Designer软件进行PCB设计的方法。

（5）熟悉复杂数字电路的安装、测试方法，提高实验技能，增强工程实践能力。

二、设计要求和设计指标

（1）基本功能

具有“秒”“分”“时”计时和显示功能。小时按24小时计时制计时。校时功能，能够对“分”和“时”进行调整。（2）扩展功能

具有整点报时功能，在59min51s后隔秒发出500Hz的低音报时信号，在59min59s时发出1kHz的高音报时信号，声响时间持续1s。闹钟功能，闹时信号持续1min。

三、设计内容

3.1数字钟电路工作原理

电子数字钟的，通过计时精度很高的石英晶振，采用相应进制的计数器，转化为二进制数，经过译码和显示电路准确地将时间“时”“分”“秒”用数字的方式显示出来。

1.晶体振荡器电路

晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数

数字电子技术课程设计报告

字钟的走时准确及稳定。2.分频器电路

分频器电路将32768Ｈz的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。3.时间计数器电路

时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。4.译码驱动电路

译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，译码电路及驱动电路由74LS248电路完成。5.数码管

数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为ＬＥＤ数码管。

3.2总体设计

3.2.1原理框图：如图1

数字电子技术课程设计报告

图1：数字钟设计原理

3.2.2主要仪器及元器件

用到的元件有：7SEG-BCD、74HC30、74LS08、74LS90、555、BUTTON、CAP、CELL、LED-RED、RES等。3.2.3系统模块设计

（1）秒信号发生电路

根据计时的精度确定石英晶振的频率，采用32768HZ的石英晶体振荡器通过15次的分频来获得秒脉冲的信号，作为计时的基本单位。选CD4060作为秒脉冲发生电路的主要器件，它是14级的二进制计数器/分频器/振荡器。如图2，C1，C2，晶振，R4，CD4060等器件构成32768HZ振荡器。3脚输出14分频信号，图中的R4是反馈电阻，可使内部的非门电阻工作在线性放大区，C2是微调电容，可改变振荡频率，以保证精确度。从3脚输出的为32768的第14级二分频，即为2HZ，经74LS74（D触发器）再作二分频，从而得到秒脉冲（1HZ信号）为止。

（2）“时”“分”“秒”计数器电路“秒”、“分”、“时”计数器电路采用双BCD同步加法计数器CD4518，由图2得到的秒脉冲送图3a秒计数器，由此完成60秒计数功能。由74LS08的3脚输出信号即为60秒的进位时脉冲。

数字电子技术课程设计报告

图中，QA1、QB1、QC1、QD1为秒个位上十进制显示的二进制BCD码，QA1、QB2、QC2、QD2为秒十位上6进制BCD码，当十位要显示十进制6时即0110，QB2、QC2位均为1，利用此条件，经74LS08（四二输入与门）内部与门输出为1即高电平，给15脚，高电平使CD4518一组十位上的计数输出全部为0并向前输出一高电平，其他时候为低电平，此脉冲即为分脉冲的输入信号。CD4518 15脚和2脚分别为清零端，当它为高电平时，QD～QA=0为低电平，执行计数功能，其脉冲输入有2个方式，从2脚10脚输入时，为下降沿计数，此时9脚1脚接低电平才有效，否则不能计数，计数脉冲信号从9脚1脚输入时，从脉冲的上升沿开始计数，此时，2脚10脚应高电平才有效，否则不能计数。

分计数器与秒计数器完全相同。不同之处在于输出的脉冲不同，前者是1HZ，这里是1/60 HZ。图略。

时计数器为24进制计数，基本电路与分秒计数器相同。不同的是找出24进制的复位脉冲即显示24时个位及十位共8个输出端全部清零。十位为0010（显示2）时，个位为0100（显示4）时全部清零即00点。选十位的QB=1和个位的QC=1，通过与门74LS08给CD4518的15脚与7脚为高电平，使输出QA～QD全为0从而实现24进制，此进位

脉冲即为一天的计数脉冲，此设计中未使用。时计数器电路如图4：

数字电子技术课程设计报告

(3)译码显示电路设计 由计数器得到的4位二进制码的必须通过译码后转为人民习惯的数字显示。如12：54：30的二进制码为00010010：01010100：00110000。译码之后再驱动7段数码管显示时、分、秒。译码电路及驱动电路由74LS248电路完成。

见图5：

74LS248既作译码又是LED的驱动电路。13.12.11.10.9.15.14 输出分别推动数码管的a.b.c d.e.f.g.字段。74LS248的7、1、2、6 脚分别输出4 位二进制BCD码。根据计数器的输出状态由74LS248译码后再驱动LED直观显示出来。LED是共阴的。在LED 的第3或8脚串接一个电阻。可以改变LED 的亮度。

数字电子技术课程设计报告

(4)校时电路的设计

当出现时间误差时，可利用秒脉冲来进行校对，具体方法是通过校时开关将秒脉冲直接输入到分计数器和时计数器。利用微动开关进行校对。如图6所示：

校对工作过程，校对时，将开关拨到校对位置。此时秒计数器无脉冲输入停止计数。接下微动开关S1时。脉冲输入到74LS32的10脚。内部为二输入或门电路。⑨脚输入的是分脉冲，因秒计数器停止，分计数器也停止（不停也可以），分脉冲用秒脉冲替代。分计数器由1分计数脉冲变为1秒计数脉冲，加快了调整速度。同理，按下S2开关后，小时输入脉冲就以1秒脉冲代替，快速改变小时的显示，达到校时目的。当时间调到与标准时间相同时将开关拨到正常位置，计时又开始。

3.3仿真结果

3.3.1电路连接如图7所示

数字电子技术课程设计报告

D1LED-RED+5v8U574HC30+5v1234U10141CKACKBQ0Q1Q2Q31298116U4:B5474LS083174LS08U4:A22367R0(1)R0(2)R9(1)R9(2)74LS90U3U9141CKACKBQ0Q1Q2Q3129811U7141CKACKBQ0Q1Q2Q***2Q0Q1Q2Q3129811CKACKB2367R0(1)R0(2)R9(1)R9(2)74LS902367R0(1)R0(2)R9(1)R9(2)74LS902367R0(1)R0(2)R9(1)R9(2)74LS9021U8:A74LS08U2U63141CKACKBQ0Q1Q2Q3129811141CKACKBQ0Q1Q2Q3129811U4:C108911U4:D131274LS082367R0(1)R0(2)R9(1)R9(2)74LS902367R0(1)R0(2)R9(1)R9(2)74LS9074LS088U1QDC37R2500k23%RVCC4RV11kC150.01u2CVR1GNDTRTH6250k1555C21.428577u

图7 仿真电路

3.3.2仿真截图

（1）仿真后的截图如下：

图8 仿真后截图

（2）仿真后的波形图如下：

数字电子技术课程设计报告

图9 仿真波形图

四、本设计改进及建议

1.用示波器检测集成电路多谐振荡器的输出信号波形和频率，振荡器输出频率应为32768HZ。

2.将频率为32768Hz的信号送入分频器，并用示波器检查各级分频器的输出频率是否符合设计要求。

3.将1秒信号分别送入“时”、“分”、“秒”计数器，用显示器检查计数器的工作情况，看计数器是否按设计的进制计数。4.观察校时电路的功能是否满足校时要求。

5.当分频器和计数器正常工作后，将各级的电路相连，观察数字钟能否准确正常工作。

五、总结 在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法.在连接六进制,十进制,六十进制的进位及十二进制的接法中,要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了.在设计电路中,往往是先仿真后连接实物图,但有时候仿真和电路连接并不是完全一致的。在设计电路的连接图中出错的主要原因都是接线和芯片的接触不良以及接线的错 9

数字电子技术课程设计报告

误所引起的.接线的时候一定要细心,不要接错

对自己的设计图要仔细考虑，是否可行，尤其是进位输出，着重看看进位的CP脉冲是否正确。

在连接校正电路的过程中,出现时和分都能正常校正时,但秒却受到影响,特别时一较分钟的时候秒乱跳,而不校时的时候,秒从40跳到59,然后又跳回40,分和秒之间无进位,电路在时,分,秒进位过程中能正常显示,故可排除芯片和连线的接触不良的问题.经检查,校正电路的连线没有错误,后用万用表的直流电压档带电检测秒十位的QA,QB,QC和QD脚,发现QA脚时有电压时而无电压,再检测秒到分和分到时的进位端,发现是由于秒到分的进位未拔掉所至.在ＥＷＢ软件中得到绘制出原理图。每一部分电路完成后就对其进行功能检测，以便及时发现问题进行改正。扩展电路是在主体电路的基础上加上一部分功能实现电路，以实现定时、整点报时等功能。并附带原理阐述。

通过这次课程设计学习，让我对各种电路都有了大概的了解，也学会了常用绘图软件及仿真软件的应用。

所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解，才会有收获。

六、参考文献

（1）数字电子技术课程设计指导书 2011年11月（2）阎石.《数字电子技术基础》.北京 清华大学出版社

第三篇：数电课程设计论文(数字钟)

阮忠海，朱磊，郑子奇，张建华

数电课程设计---数字钟设计

[摘要]数字钟原理是由晶体管振荡器电路产生多谐震荡，经过分频器分频后输出稳定的秒脉冲，作为时间基准。秒计数器满60向分计数器进位，分计数器满60向小时计数器进位，小时计数器以24为一个周期，并实现了小时高位具有零熄灭的功能。计数器的输出经译码器送到显示器，可在相应位置正确显示时、分、秒。计时出现误差或者调整时间时可以用校时电路进行时、分的调整，并实现整点报时功能。数字钟是采用数字电路实现时、分、秒数字显示的计时装置。由于数字集成电路的发展和石英晶体振荡器的使用，使得数字钟的精度、稳定性远远超过了机械钟表

[关键词]数字时钟、分频器、译码器、校时电路、整点报时

一.设计目的

1)2)3)4)5)6)

掌握数字钟的设计原理

熟悉集成电路的引脚安排，及掌握各芯片的逻辑功能及使用方法。了解数字钟的组成及工作原理。

掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法。进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力。提高电路布局﹑布线及检查和排除故障的能力。

二．设计要求

1.基本要求如下：

1)时钟显示功能，能够十进制显示“时”、“分”、“秒”。2)小时高位具有零熄灭功能。3)具有整点报时功能。

4)具有快速校准时间的功能。2.提高要求

1)校时时相应位闪烁。2)能够设置多个起闹点。3.设计指标

3)画出电路原理图(或仿真电路图);4)元器件及参数选择;5)电路仿真与调试;6)PCB文件生成与打印输出.4.制作要求 自行装配和调试,并能发现问题和解决问题.1)计时准确度，每天计时误差不超过1s。2)实现24小时计时功能。

3)蜂鸣器在59分50秒开始报时，并持续响10秒 4)快速校准时间的功能。

阮忠海，朱磊，郑子奇，张建华

三．设计原理

1.1 总体框图设计

1.总体原理说明

数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路.由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定.通常使用石英晶体振荡器电路构成数字钟.上图所示为数字钟的一般构成框图.数字电子钟的逻辑框图如图所示。它由频率为32.768khz的晶体振荡器构成的振荡电路、分频器、计数器、显示器和校时电路组成。晶体振荡器构成的振荡电路产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。

2.各个部分电路原理 ⑴晶体振荡器电路

晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。

⑵分频器电路

分频器电路将32768Ｈz的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。

⑶时间计数器电路

时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。

⑷译码驱动电路

译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。

⑸数码管

数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为LED数码管。

四．功能模块设计

1.校时模块

阮忠海，朱磊，郑子奇，张建华

1)方案一：

采用开关实现校时功能。

图：开关校时电路

如上图所示，通过开关的闭、合产生的高低电平，给计数器一个上升沿，调整时间的显示，实现校时的功能。

2)方案二：

下一级的进位信号不直接加到上一级的脉冲输入端，而是通过一个三态门来控制其是否接入到上一级的脉冲输入端。校时信号也是通过一个三态门然后再接到计数器的脉冲输入端。然后通过译码器构成的数据选择器选择对哪一个进行校时。这样可以避免将两线直接接到计数器脉冲输入端对下一级的产生强行置数的现象。

3)方案论证

方案一结构简单，节约成本。但是只能从低位向高位逐步调整，以避免低位调整对高位的影响，灵活性差。方案二结构复杂，成本高。但是可以方便地对任意位校准时间，灵活性高。

考虑到实际生活中，时钟一旦调整之后就很少会再次调整，为了降低成本，降低电路复杂度，采用方案一。

2.计时模块

时间计数单元

时间计数单元有时计数、分计数和秒计数等几个部分。

时计数单元一般为１２进制计数器计数器，其输出为两位８４２１ＢＣＤ码形式；分计数和秒计数单元为６０进制计数器，其输出也为８４２１ＢＣＤ码。

1）分秒产生电路

阮忠海，朱磊，郑子奇，张建华

图

a.上图部分是秒个位的进位与清零电路。

b.分个位、分十位的进位与清零电路与秒个位、秒十位的电路原理类似。

3.LED数码显示器的结构

LED数码显示器是1种由LED发光二极管组合显示字符的显示器件。它使用了8个LED发光二极管，其中7个用于显示字符，1个用于显示小数点。LED数码显示器有两种连接方法：

（1）共阳极接法。把发光二极管的阳极连在一起构成公共阳极，使用时公共阳极接+5V，每个发光二极管的阴极通过电阻与输入端相连。当阴极端输入低电平时，段发光二极管就导通点亮，而输入高电平时则不点亮。

（2）共阴极接法。把发光二极管的阴极连在一起构成公共阴极，使用时公共阴极接地。每个发光二极管的阳极通过电阻与输入端相连。当阳极端输入高电平时，段发光二极管就导通点亮，而输入低电平时则不点亮。

阮忠海，朱磊，郑子奇，张建华

4.时高位零熄灭功能实现

如下图所示，当时十位输出0（即0000）时，当时十位输出大于0时，通过或门输出高电平，使其正常工作，从而实现时高位零熄灭功能。

5.报时模块

/ 9

阮忠海，朱磊，郑子奇，张建华

1.1.1 译码显示模块

如下图，将分频器产生的输出信号通过74LS48译码器，驱动共阴极数码管，显示数字。

图3-13 译码器与数码管

第四部分 2

2.1 总结

开始时候我打算用555来产生时钟信号，原因是方便且用的芯片较少，但后来拿到原件后换成晶振了。虽然有些麻烦，但还是在面包板上把振荡电路搭出来了。在开始调试工程中也出现了一些问题，比如秒和分钟的个位进位变成了逢8进1而不是十进一，后来发现这个问题在EWB仿真过程中竟然就已存在了，而由于疏忽在仿真初期并没有发现这一问题。而经过研究元件原理后，问题的原因在于90和160的时钟信号一个是上升

阮忠海，朱磊，郑子奇，张建华

沿有效，而另一个是下降沿有效。最终的解决方案是把输入的信号经过一个与非门再输出，从而有效的将脉冲信号取反，从而解决问题。

通过这次课程设计，我经历了一个实用的电路从设计，到EWB仿真，到选择元件，安装，调试等一系列过程。感觉自己进步了不少，知道了很多书本上学不到的知识，比如说对于不知道的芯片，可以去网上下载它的datasheet，了解它的功能。

我觉得布线是我们这个作品的一个缺陷之一，由于之前发的导线用完了，而临时借不到同样的导线，我们就用了细导线，其缺陷是这种线软不容易固定，也就导致了后来的排线有些混乱，有碍了美观，但不影响电路正常工作。

另外仿真软件的选择也存在问题。开始我是使用Multisim 11.0 进行仿真，但发现在74LS48与8端口数码管连接时候，不管怎么设置数码管就是不工作，但同样的图在EWB中却可以正常使用。而EWB在我操作系统VISTA中存在兼容性问题，如打不开元件介绍、元件库缺乏部分芯片资料等等，但这次却只能使用EWB，也是无奈之举。

对于对课程设计的建议，使用面包板进行电路设计有利也有弊，连接电路时候可能比焊接电路板方便一些，并且连错的电路修改起来也很方便，但实际生产中都是做电路板然后焊接的，面包板连接电路跟实际还是有点差距的。用面包板较焊接电路板来说节约了一些时间，但其实焊接板用途更广，更方便，比如面包板在设计二维复杂电路时候会非常麻烦，很浪费空间，但焊接的电路板不存在这个问题，设计更为自由。我们经过了电工实习，对焊接电路也有了一定的心得，如果能再锻炼一下效果会更好。最后感谢老师的耐心指导，学长学姐的热心帮助。

1)                元器件清单

74LS00集成块2块。74LS30集成块1块。74LS32集成块1块。74LS48集成块6块。74LS90集成块2块。74LS160集成块4块。CD4060集成块1块。74HC74 集成块1块。22MΩ电阻5个。22p电容2个。

32.768k时钟晶体1个。共阴八段数码管6个。蜂鸣器1个。开关4个 面包板1块。导线若干。

2)使用的仪器、工具

阮忠海，朱磊，郑子奇，张建华

    

3)示波器。万用表。5V电源。镊子1把。尖嘴钳2把。

原理图

4)作品照片图

阮忠海，朱磊，郑子奇，张建华

第四篇：数电课程设计-电子数字钟

题目：数字电子钟 数字电子技术课程设计报告

班 级:

2016年 12月26日

第 1 页 目录

1、课程设计内容及要求**********************************************第3页

2、元器件清单及主要器件介绍****************************************第4页

3、原理设计和功能描述***********************************************第7页

4、数字电子钟的实现*************************************************第10页

5、总结与心得体会******************************************************第11页

第 2 页 课程设计内容及要求

1.1 数字钟简介

20世纪末，电子技术获得了飞速的发展。在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高、产品更新换代的节奏也越来越快。数字钟已成为人们日常生活中必不可少的生活日用品。广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。

本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。多功能数字钟采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。具有时间显示、走时准确、显示直观、无机械传动装置等优点，因而得到了广泛的应用。

1.2 设计要求

1.设计一个有“时”、“分”、“秒”（23小时59分59秒）显示，且有校时功能的电子钟。2.整点报时。在59分59秒时输出信号，音频持续1s，在结束时刻为整点。

元器件清单及主要器件介绍

第 3 页 2.1 元器件清单（1）74LS00（1片）（2）74LS20（1片）（3）74LS161（6片）

（4）共阳七段数码显示器（6片）（5）74LS248（6片）（6）555(1片)（7）开关(3片)（8）电阻、晶振、电容、导线、锡丝等（若干）

2.2 主要元器件引脚排列及逻辑功能

1.共阳七段显示器

发光二极管（在图中以dp表示），用于显示小数点。通过七段发光二极管亮暗的不同组合，可以显示多种数字、字母以及其它符号。

LED数码管中的发光二极管共有两种连接方法：

（1）共阴极接法：把发光二极管的阴极连在一起构成公共阴极。使用时公共阴极接地，这样阳极端输入高电平的段发光二极管就导通点亮，而输入低电平的则不点亮。实验中使用的LED显示器为共阴极接法

（2）共阳极接法：把发光二极管的阳极连在一起构成公共阳极。使用时公共阳极接＋ 第 4 页 5V。这样阴极端输入低电平的段发光二极管就导通点亮，而输入高电平的则不点亮。

注： 课设中使用的是共阳极数码管。2.74LS161芯片介绍

74LS161是十进制同步计数器（异步清除）。其管脚图及逻辑

功能引脚图：

Qcc进位输出端 CR 清零 Q1-Q3 输出端 CP 脉冲 D0-D3 数据输入

3.译码器（74LS247）

74LS247各引脚功能说明如下图：6、2、1、7脚为译码输入（即编码输出）；9—15为

第 5 页 译码输出；

8、16脚为电源正负极。

74LS247译码器功能表

原理设计和功能描述

第 6 页

3.1数字计时器的设计思想

要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号地频率较高，因此，需要进行分频，使得高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1Hz）。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，就需要分别设计60进制，24进制计数器，并发出驱动信号。各计数器输出信号经译码器、驱动器到数字显示器，是“时”、“分”、“秒”得以数字显示出来。

3.2数字电子钟总体框架图

（一）计数器

秒脉冲信号经过6级计数器，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为六十进制，小时为二十四进制。

（1）六十进制计数

由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用一片555组成六十进制计数器，来实现六十进制计数。其中，“秒”十位是六进制，“秒”个位是十进制。

第 7 页（2）二十四进制计数

“12翻1”小时计数器是按照“01——02——03——„„——22——23——00——01——02——„„”规律计数的，这与日常生活中的计时规律相同。在此实验中，它是由一片555构造成的同步二十四计数器，利用异步清零端实现起从23——00的翻转，其中“24”为过渡状态不显示。其中，“时”十位是3进制，“时”个位是十进制。

（二）显示器

本系统用七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极显示器或共阴极显示器。74LS247译码器对应的显示器是共阳极显示器。

3.2 数字电子钟原理图

3.5PCB图

第 8 页

3.5数字电子钟的组装与调试

由图3-1中所示的数字中系统组成框图按照信号的流向分级安装，逐级级联。这里的每一级是指组成数字中的各个功能电路。

级联时如果出现时序配合不同步，或剑锋脉冲干扰，引起的逻辑混乱，可以增加多级逻辑门来延时。如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端Vcc加退藕滤波电容。通常用几十微法的大电容与0.01μF的小电容相并联。

数字电子钟的实现

第 9 页

PCB板正面

PCB板背面

第 10 页

总结与心得体会

此次课程设计，我们三个人分工合作，努力把课程设计做好，在完成数字时钟的基本功能的前提下，不断完善它的外观、课程设计的费用等其他外部问题。坚持做好课程设计的每一步。

刚开始的PCB的制作是由杨宜谚负责具体实施部分，万梓杰负责的是各种器件的购买，我则负责报告的撰写。每个人都有相应的任务，负责的部分都需要付出巨大的努力才能得到相应的收获。在此我们明白了团结合作的重要性。

具体的实施过程中我们也遇到了许多的困难。刚开始的PCB制作，我们多次尝试未果，总是出现各种问题，在实验室学长同学等的帮助下，我们最终弄出来了。在实际制作板子的过程中我们也遇到了一个问题。导致总是不能成功，我们几个不断想尽办法，然而结果却不是很理想，最终知道就是一个小小的错误的时候，我们就知道了细节也是我们需要的极其注重的一个地方。一个数码管是坏的。我们做课设的时候不仅要注重整体把握，同时也需要细节上的不错误。

第 11 页

第五篇：数电课程设计 多功能数字钟

数字电子技术课程设计报告 课题名称：多功能数字钟

学院：国际教育学院 专业：电子信息工程 班级： 学号： 姓名： 老师:葛远香

时间：2016年6月28日

目 录

一内容摘要„„„„„„„„„„„„„„„„„„„ 1 二主要器件„„„„„„„„„„„„„„„„„„„ 1 三 设计内容及要求„„„„„„„„„„„„„„„„ 1 四总设计原理„„„„„„„„„„„„„„„„„„ 1 4-1数字钟电路系统的组成框图„„„„„„„„„„„ 1 4-2主体电路的设计„„„„„„„„„„„„„„„„2 4-2-1 振荡器„„„„„„„„„„„„„„„„„2 4-2-2 分频器„„„„„„„„„„„„„„„„„3 4-2-3 时分秒计数器„„„„„„„„„„„„„„ 3 4-2-4 译码显示电路„„„„„„„„„„„„„„ 4

五 芯片工作原理„„„„„„„„„„„„„„„„„ 4 六总电路设计图„„„„„„„„„„„„„„„„„ 6 七 设计结果„„„„„„„„„„„„„„„„„„„ 7 八心得体会„„„„„„„„„„„„„„„„„„„ 7 九附录„„„„„„„„„„„„„„„„„„„„„ 8

多功能数字钟

一 内容摘要: 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。它可以实现数字电子时钟功能这一项基本功能。

二主要器件：

NE555 74LS90 74LS92 74LS191 74LS74 74LS00 CD4511 5011AS 1片 5片 2片 1片 1片 4片 4片

4个(共阴LED数码管）

电阻2.2kΩ×1，5.1kΩ×1，47kΩ×1 电容 0.1μF×1，0.01μF×1

三设计内容及要求：

基本功能

以数字形式显示时、分、秒的时间，为节省器件，其中秒的个位用发光二极管指示，小时的十位亦用发光二极管指示，灯亮为“1”，灯灭为“0”。小时计数器的计时要求为“12翻1”。要求手动快速校时、校分或慢校时、慢校分。

四 总设计原理：

1.数字钟电路系统的组成框图

如图S1-1所示，数字钟电路系统由主体电路和扩展电路两大部分所组成。其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展电路。

时显示器主体电路分显示器分译码器分计数器校时电路秒显示器秒译码器秒计数器定时控制仿电台报时报整点时数扩展电路时译码器时计数器触摸整点报时1S振 荡 器分 频 器

图S1-1 多功能数字钟系统组成框图

2.主体电路的设计

主体电路是由功能部件或单元电路组成的。在设计这些电路或选择部件时，尽量选择同类型的器件，如所有功能部件都采用TTL集成电路或都采用CMOS集成电路。整个系统所用的器件种类应尽可能少。下面介绍各功能部件或电路的设计。

（1）振荡器

振荡器是数字钟的核心，振荡器的稳定度和频率的精准度决定了数字钟计时的准确程度，所以通常选用石英晶体来构成振荡器电路。一般来说，振荡器的频率越高，计时的精度就越高，但耗电量将增大。如果精度要求不高可以采用由集成逻辑门与RC组成的时钟源振荡器或集成电路定时器555与RC组成的多谐振荡器。这里选用555构成的多谐振荡器，设振荡器频率f0=10^3Hz，电路参数如图S1-2所示，其中10KΩ电位器RP可微调振荡器的输出频率f0。

555多谐振荡器的工作波形如图S1-3所示：

图S1-3 555多谐振荡器波形图

图S1-2 555振荡器

（2）分频器

分频器的主要功能是：产生标准秒脉冲信号。选用中规模集成电路计数器74LS90可以完成上述功能。如图S1-4所示，将3片74LS90进行级联，因每片为1/10分频器，3片级联正好获得1Hz的标准秒脉冲信号。由74LS90的功能表可得，当它接成BCD十进制计时器时，QA的输出是输入脉冲CP的2分频，所以第1片74LS90的QA输出脉冲的频率为500Hz。

图S1-4 振荡器与分频器电路

（3）时分秒计数器

分和秒计数器都是模M=60的计数器，采用中规模集成电路十进制计数器至少需要2片，因为10

图S1-5 分和秒六十进制计数器

时计数器是一个“12翻1”的特殊进制计数器，即当数字钟的计数器运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示01时00分00秒，实现日常生活中习惯用的计时规律。由此可见，时计数器的个位有0～9十个状态，图S1-6 “12翻1”的时计数器

十位只有0和1两种状态，因此，十位位可以采用仅有两个状态的集成触发器，如双D触发器74LS74（只用其中一个D触发器）。时的个位虽然只有0～9十个状态，但其重复周期需要输入13个时钟脉冲，因而需要采用功能较灵活的4位2进制计数器，这里选用74LS191。再将74LS74与74LS191通过控制门和反馈控制线进行级联，组成“12翻1”的小时计数器。如图S1-6所示。

(4）译码显示电路

译码显示电路的作用是将时分秒计数器输出的4位二进制代码翻译并显示出相应的十进制数的状态，通常译码器与显示器是配套使用的，如果选择共阴发光二极管数码显示器5011AS，则译码驱动器应选配CD4511。如图S1-7所示。

图S1-7 译码显示电路

五 芯片工作原理：

1.1 74LS191为可预置的四位二进制加/减法计数器，其管脚图如图所示：

RCO 进位/借位输出端 MAX/MIN 进位/借位输出端 CTEN 计数控制端 QA-QD计数输出端 U/D计数控制端

CLK时钟输入端

LOAD异步并行置入端（低电平有效）。1.2 74LS191功能表：

2.1 74LS90功能：十进制计数器（÷2 和÷5）

原理说明：本电路是由4个主从触发器和用作除2计数器及计数周期长度为除5的3位2进制计数器所用的附加选通所组成。有选通的零复位和置9输入。为了利用本计数器的最大计数长度（十进制），可将B输入同QA输出连接，输入计数脉冲可加到输入A上，此时输出就如相应的功能表上所要求的那样。74LS90可以获得对称的十分频计数，办法是将QD输出接到A输入端，并把输入计数脉冲加到B输入端，在QA输出端处产生对称的十分频方波。2.2 74LS90功能表：

3.1 74LS92是十二分频计数集成电路：

本电路是由4个主从触发器和用作除2计数器周期长度为6的3位2进制计数器所用的附加选通所组成。也有选通的零复位输入。为了利用本计数器的最大计数长度（十二进制），可将B输入同QA输出连接，输入计数脉冲可加到输入A上，此时输出就如相应的功能表上所要求的那样。3.2 74LS92功能表：

4.1 CD4511七段码译码器：

CD4511是一个用于驱动共阴极LED（数码管）显示器的BCD码—七段码译码器，特点：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。可直接驱动LED显示器。4.2 CD4511功能表：

5.1 74LS74边沿触发器数字电路: SD和RD接至基本RS触发器的输入端，它们分别是预置和清零端，低电平有效。当SD=0且RD=1时,不论输入端D为何种状态，都会使Q=1，Q=0，即触发器置1；当SD=1且RD=0时，触发器的状态为0,SD和RD通常又称为直接置1和置0端。我们设它们均已加入了高电平，不影响电路的工作。5.2 74LS74功能表：

六 总设计电路图：

六 实验六 心得数字钟电路实现对数字显示的广泛用于个站,码头办场所,成为活中不可少由于数字集展和石英晶广泛应用,的精度,运钟表,钟表人们生产生大的方便，扩展了钟表功能。以数的。

结果： 体会：

是采用数字时、分、秒计时装置,人家庭,车公室等公共人们日常生的必需品,成电路的发体振荡器的使得数字钟运超过老式的数字化给活带来了极而且大大地原先的报时字化为基础因此，这次课程设计制作数字钟，对我们来说有着很现实的意义。通过这次对数字钟的设计与制作，让我了解了设计电路的程序，数字钟的原理与设计理念，也让我对各种应用电路有了更深刻的了解，同时也看到了自己存在很多不足之处。在不断的选择和调试过程中，我对元器件，设备仪器有了更实际性的了解体会，自己搞不懂的地方，首先在书本上找原理自己琢磨，如果还是找不出问题所在，就和同学一起讨论研究，最终找出了问题所在。通过对电路的改进，使得自己的设计更好。在与同学共同讨论的同时，不但解决了自己的实际问题，也锻炼的相互协作的能力，并且切实体会到了合作的乐趣。

经过这次课程设计，将理论与实际相结合，把抽象的理论原理运用到实际的设计过程中，让我对理论有了更切实际的理解。不但学会了运用所学知识解决实际问题的能力，也提高了自己实际动手能力和解决困难的应变力。更重要的时通过这次课程设计让我学会了很多书本上学不到的东西，如何将所学知识付诸实践，体会到了相互协作解决问题在社会实践中的重要性。

附录

74LS90引脚图 74LS92引脚图

555引脚图

CD4511引脚图

74LS74引脚图

74LS191引脚图

74LS00

引脚图

5011AS 共阴二极管