数字钟课程设计心得

第一篇：数字钟课程设计心得

免费

分享

创新

数字钟课程设计心得范文

一、设计目的

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.二、设计要求

(1)设计指标

①时间以12小时为一个周期;

②显示时、分、秒;

③具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间;

④计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时;

⑤为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。

(2)设计要求

①画出电路原理图(或仿真电路图);

②元器件及参数选择;

③电路仿真与调试;

④pcb文件生成与打印输出。

(3)制作要求自行装配和调试，并能发现问题和解决问题。

(4)编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。

三、原理框图

1.数字钟的构成

免费

分享

创新

数字钟实际上是一个对标准频率(1hz)进行计数的计数电路。由于计数的起始时间不可能与标准时间(如北京时间)一致，故需要在电路上加一个校时电路，同时标准的1hz时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。

(a)数字钟组成框图

2.晶体振荡器电路

晶体振荡器电路给数字钟提供一个频率稳定准确的32768hz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ttl门电路构成;另一类是通过cmos非门构成的电路，本次设计采用了后一种。如图(b)所示，由cmos非门u1与晶体、电容和电阻构成晶体振荡器电路，u2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻r1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容c1、c2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。

一、设计目的

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.资料来源：http://www.xiexiebang.com/data/xdth/

第二篇：数字钟课程设计心得

一、设计目的

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.二、设计要求

（1）设计指标

①时间以12小时为一个周期；

②显示时、分、秒；

③具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；

④计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时；

⑤为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。

（2）设计要求

①画出电路原理图（或仿真电路图）；

②元器件及参数选择；

③电路仿真与调试；

④pcb文件生成与打印输出。

（3）制作要求自行装配和调试，并能发现问题和解决问题。

（4）编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。

三、原理框图

1．数字钟的构成

数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1hz时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。

（a）数字钟组成框图

2．晶体振荡器电路

晶体振荡器电路给数字钟提供一个频率稳定准确的32768hz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ttl门电路构成；另一类是通过cmos非门构成的电路，本次设计采用了后一种。如图（b）所示，由cmos非门u1与晶体、电容和电阻构成晶体振荡器电路，u2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻r1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容c1、c2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。

一、设计目的

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.二、设计要求

（1）设计指标

①时间以12小时为一个周期；

②显示时、分、秒；

③具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；

④计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时；

⑤为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。

（2）设计要求

①画出电路原理图（或仿真电路图）；

②元器件及参数选择；

③电路仿真与调试；

④pcb文件生成与打印输出。

（3）制作要求自行装配和调试，并能发现问题和解决问题。

（4）编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。

三、原理框图

1．数字钟的构成

数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1hz时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。

（a）数字钟组成框图

2．晶体振荡器电路

晶体振荡器电路给数字钟提供一个频率稳定准确的32768hz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ttl门电路构成；另一类是通过cmos非门构成的电路，本次设计采用了后一种。如图（b）所示，由cmos非门u1与晶体、电容和电阻构成晶体振荡器电路，u2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻r1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容c1、c2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。

（f）带有消抖电路的校正电路

6．整点报时电路

电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。

当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的qc和qa、个位的qd和qa及秒计数器十位的qc和qa相与，从而产生报时控制信号。

报时电路可选74hc30来构成。74hc30为8输入与非门。

四、元器件

1．四连面包板1块（编号a45）

2．镊子1把

3．剪刀1把

4．共阴八段数码管6个

5．网络线2米/人

6．cd4511集成块6块

7．cd4060集成块1块

8．74hc390集成块3块

9．74hc51集成块1块

10．74hc00集成块4块

11．74hc30集成块1块

12．10mω电阻5个

13．500ω电阻14个

14．30p电容2个

15．32.768k时钟晶体1个

16．蜂鸣器10个（每班）

1）芯片连接图

1)74hc00d2)cd4511

3)74hc390d4)74hc51d

2．面包板的介绍

面包板一块总共由五部分组成，一竖四横，面包板本身就是一种免焊电板。

面包板的样式是：

面包板的注意事项：

1．面包板旁一般附有香蕉插座，用来输入电压、信号及接地。

2．上图中连着的黑线表示插孔是相通的。

3．拉线时，尽量将线紧贴面包板，把线成直角，避免交叉，也不要跨越元件。

通过这次学习，让我对各种电路都有了大概的了解，所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解。

3．对设计的建议

我希望老师在我们动手制作之前应先告诉我们一些关于所做电路的资料、原理，以及如何检测电路的方法，还有关于检测芯片的方法。这样会有助于我们进一步的进入状况，完成设计.机械课程设计心得体会责任

第三篇：数字钟课程设计

晶体振荡器电路

晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的脉冲，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。分频器电路

分频器电路将32768Ｈz的高频方波信号经74LS4060和74LS250的二分频的分频后得到1Hz的方波信号，可以供秒计数器进行计数。分频器实际上也就是计数器。时间计数器电路

时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器可以设计为12进制计数器或者24进制计数器，我们这里根据自己的意愿设计成24进制计数器。译码驱动电路

译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。数码管

数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计采用的为ＬＥＤ数码管。

各单元模块设计和分析 晶体振荡器电路

晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。

图2 晶体振荡器电路图

分频器电路

通常，数字钟的晶体振荡器输出频率较高，为了得到１Ｈz的秒信号输入，需要对振荡器的输出信号进行分频。

通常实现分频器的电路是计数器电路，一般采用多级２进制计数器来实现。例如，将32767Ｈz的振荡信号分频为１ＨZ的分频倍数为32767（２于１５极２进制计数器。时间计数单元

时间计数单元有时计数、分计数和秒计数等几个部分。

时计数单元一般为24进制计数器计数器，其输出为两位8421BCD码形式；分计数和秒计数单元为６０进制计数器，其输出也为8421BCD码。

本实验采取了74LS90 用两块芯片进行级联来产生60进制和24进制

秒个位计数单元为１０进制计数器，无需进制转换，只需将Ｑ0与ＣＰ1（下降沿有效）相连即可。ＣＰ0（下降没效）与１ＨZ秒输入信号相连，Ｑ3可作为向上的进位信号与十位计数单元的ＣＰ1相连。

秒十位计数单元为６进制计数器，需要进制转换。将１０进制计数器转换为６进制计数器的１５），即实现该分频功能的计数器相当电路连接，其中Ｑ2可作为向上的进位信号与分个位的计数单元的ＣＰ0相连。

分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，也是分个位计数单元的Ｑ3作为向上的进位信号应与分十位计数单元的ＣＰ0相连，分十位计数单元的Ｑ2作为向上的进位信号应与时个位计数单元的ＣＰ0相连。60进制的连接如图4所示。时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为24进制计数器，所以在两块74LS90构成的100进制中截取24，就得在24的时候进行异步清零。24进制计数功能的电路如图5所示。

图5 24进制计数器电路

主要参考文献

《电子技术基础》

康华光

高教出版社 《电子线路设计、实验与测试》

谢自美

华中科技大学出版社 《电子技术实验》

汪学典

华中科技大学出版社 课程设计摘要 中文摘要

此次课程设计以数字钟为例，全面的利用了所学的知识，设计出了生活中常见的东西。数字钟主要有多谐振荡器、分频器、计数器、译码器组成。主要芯片有74LS90、CC4511。有多谐振荡器产生约1Mz信号脉冲。满24计数器自动复位，从而实现24 小时计时。

关键词：多谐振荡器、分频器、计数器、74LS90 英文摘要 This design report in detail the digital clock.Making using of our comment study.The digital clock is made of multivibrator type oscillator、divider、counter.Following chips 74LS90 CC4511.When the hour counter reaches the summit of 24,it will return to the beginning point.So ,the whole day is counted.Key word: multivibrator、divider、74LS90

第四篇：数字钟课程设计

数字电子钟逻辑电路设计

一、实验目的：

1、掌握数字钟的设计方法；

2、熟悉集成电路的使用方法。

二、设计任务和要求：

1、设计一个有“时”，“分”，“秒”（23小时59分59秒）显示且有校时功能的电子钟；

2、用中小规模集成电路组成电子钟；

3、画出框图和逻辑电路图，写出设计报告；

4、选做：①闹钟系统。②整点报时。③日历系统。

三、方案选择和论证：

1．分秒功能的实现：用两片74290组成60进制递增计数器 2.时功能的实现：用两片74290组成24进制递增计数器 3．定点报时：当分秒同时出现为0时，灯亮。

4.日历系统：月跟日分别用2片74192实现，月份就接成12进制，日则接成31进制，星期由1片74192组成7进制，从星期一至星期天。

四、方案的设计：

1、可调时钟模块：

秒、分、时分别为60、60和24进制计数器。用两片74LS290做一个二十四进制, 输入计数脉冲CP加在CLKA’端，把QA与与CPLB’从外部连接起来，电路将对CP按照8421BCD码进行异步加法计数。通过反馈端，控制清零端清零，其中个位接成二进制形式，十位接成四进制形式。其电路图如下：

同理利用两片74290组成的六十进制计数器，如下图所示

将两个六十进制的加法计数器和一个二十四进制的加法计数器进行级联：将秒的十位进位脉冲接到分的个位输入脉冲，将分的十位进位脉冲接到时的个位输入脉冲，这样就可以组成最基本的电路。2.校时电路： 例如说时的校准，开关1上端接1HZ脉冲，下端接分的进位。当开关打到上端时电路进入校准功能，当开关打到下端时电路进入正常计时功能。其电路如总电路图所示

3.整点报时：

分别用2个或非门接到分和秒的各输出个节点处，再用一个与非门与报时灯链接，当输出同时为零时，即整点时，报时灯就亮了，起到报时功能。本实验使用LED发光（1s），其电路图如下：

4日历系统：

月和日都用2片74192实现。月份功能则接成13进制，因为月份分日都是从1开始计起，所以要求从0001开始，到1101时，立刻清零，清零时应该切换到置数状态，即将ABCD置1000，通过一个与非门链接到LOAD端置零，同时也将计数器置为0001的状态。其电路图如下所示

日功能74192三十一进制电路图：

总电路图：

四、电路调试：

调试这部分工作在EWB仿真软件上进行。对于电路的调试应该分为几个部分，分别对电路各个部分的功能都进行调试，之后，每连接一部分都要调试一次。在实现日历系统时，如月份需要显示灯显示1～31。一开始以为只把计数器链接成三十一进制即可，结果显示灯只显示0～30，没有自己预期的结果。经过仔细思考，要把0去掉不显示，从1开始显示，而还要显示31。经过查书，最后，知道开始需置数成0001状态，到1000才清零，清零的同时回到置数0001状态，通过多次链接、测试，终于实现了。

在实现校时功能过程中，由于之前想得太过复杂了，浪费了大量时间，最后，经过上网搜索，到图书馆查书，简单的用了个开关连接到脉冲实现了。

五、收获心得体会：

整个过程花了我不少时间，可当做完时才发现做这个数字钟是多么简单的一件事，主要是在调试时花了不少时间，其间换了不少器件，有的器件在理论上可行，但在实际运行中就无法看到效果，所以调试花了我不少时间，有时无法找出错误便更换器件重新接线以使电路正常运行。

在实际的操作过程中，能把理论中所学的知识灵活地运用起来，并在调试中会遇到各种各样的问题，电路的调试提高了我们解决问题的能力，学会了在设计中独立解决问题，也包括怎样去查找问题。似乎所有的事都得自己新手去操作才会在脑海中留下深刻的印象，这个小小的课程设计让我可以熟练的操作EWB软件，也了解了不少器件的功能的应用，也加深了对数字电路认识和理解。

本次课程设计主要是用软件仿真，如果是实际加工电路板就更加锻炼我们的动手能力了，因此，能力还有待提高。

第五篇：数字钟课程设计

南 昌 大 学

数字电路与逻辑设计实验报告

姓

名：

付

容 学

号：

6100212236 学

院：

信息工程学院 班

级：

电气信息I类126班 实验名称：

数字钟设计

一、实验目的

1、熟悉数字系统的分析和设计方法；

2、熟悉根据任务的要求合理选择集成器件的方法；

3、学习和掌握数字钟的工作原理及设计方法，并且通过对数字钟的制作

进一步了解各种中、小规模集成电路的功能及使用方法；

4、学习使用protel软件进行电子电路的原理图设计、印制电路板设计；

5、初步掌握PCB板的制作流程及其工艺；

6、掌握数字系统的调试方法；

7、提高检查故障和排除故障的能力。

二、实验任务

利用中、小规模集成电路设计并制作一个数字显示时、分、秒的时钟，应具备如下功能：

1、能进行正常的时、分、秒计时功能，以数字形式显示时、分、秒的时间；

2、时应以24小时计时周期，计数序列为00—23；

3、计时出现误差时能校正，可以分别对时和分进行校正。

三、实验器材

计算机、protel软件、555定时器一个、6个74LS161、3个74LS90、个74LS48、6个数码管、若干个74LS00和74LS04、电源、开关。

四、实验原理

1、电路的总体原理框图

数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它

2、数字钟的构成的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、振荡电路组成。数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使振荡电路构成数字钟。

⑴555振荡电路

555定时器振荡电路给数字钟提供一个频率稳定准确的1KＨz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了555振荡电路。

⑵分频器电路

分频器电路用74LS90芯片将1kＨz的高频方波信号经3次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。

⑶时间计数器电路

时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。⑷译码驱动电路

译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。

⑸数码管

数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为LED数码管。

3、数字钟工作原理

数字电子钟的原理方框图如上图，该电路系统由秒信号发生器、“时、分、秒”计数器、译码器及数码显示管、校时电路、整点报时电路等组成。秒信号发生器是整个系统的时基信号，它直接决定计时系统的精度，本实验用555定时器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用六十进制计数器，每累计60秒发出一个“分脉冲”信号，该信号作为“分计数器”的时钟脉冲。“分计数器”采用六十进制计数器，每累计60分钟发出一个“时脉冲”信号，该信号作为“时计数器”的时钟脉冲。译码显示电路将“时”、“分”、“秒”计数器的输出状态经七段显示译码器译码，通过LED七段共阴极数码显示管显示出来。整点报时电路是根据计时系统的输出状态产生脉冲信号，然后去触发一音频发生器实现报时。校时电路是用来对“时”、“分”、“秒”显示数字进行校对调整的。

五、实验设计方案

1、六十进制计数器电路

由两片74160构成的六十进制计数器如下图所示。首先将两片74160构成一百进制计数器，然后采用整体置数法接成六十进制计数器。电路的59状态译码产生LD＇=0信号，同时加到两片74LS161上，在下一个计数脉冲（第60个计数脉冲）到达时将0000同时输入两片74LS161中，从而得到六十进制计数器。进位输出可有门电路G的输出直接得到。

2、二十四进制计数器电路

由两片74LS161构成的二十四进制计数器如下图所示。首先将两片74160构成一百进制计数器，然后采用整体置数法接成二十四进制计数器。电路的23状态译码产生ＬＤ＇=0信号，同时加到两片74LS161上，在下一个计数脉冲（第24个计数脉冲）到达时将0000同时输入两片74LS161中，从而得到二十四进制计数器。

3、秒信号发生器电路

秒信号发生器是整个系统的时基信号，它直接决定计时系统的精度，本实验用555定时器来实现。先将555定时器的2、6管脚连在一起构成施密特触发器，然后再通过RC积分电路构成多谐振荡器。接入电路的二极管D1、D2使电容C1的充电电流和放电电流流经不同的路径，充电电流只流经R1，放电电流只流经R2，因此电容C1的充电时间为

T1=R1C1Ln2 电容C1的放电时间为

T2＝R2C1Ln2 输出脉冲的占空比为

ｑ＝R1/(R1+R2)若取R1=R2=71千欧然后与一个2千欧的电位器串联，则电路的振荡周期为

T=T1+T2=1s

4、校时电路

校准电路实质上是由一个555定时器接成的频率为1KHz的多谐振荡器，如下图示。从图中可知，秒脉冲进入计数器，数字钟正常工作。校时时先按下按钮J2，若按下J2则10Hz脉冲信号进入分计数器的个位，而分脉冲被阻止进入，因而较快的校准分计数器的计数值；若按下J1则100Hz脉冲信号进入时计数器个位，而时脉冲被阻止进入，因而较快的校准时计数器的计数值。

5、译码显示电路

译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译变成相应的数字。用于驱动LED七段数码管的译码器为74LS48。由74LS48和LED七段数码管组成的数码显示电路如下图所示。将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示。在译码器输出与数码管之间串联的为限流电阻。

六、实验总电路图

Multisim仿真原理图

七、实验仿真结果 1、1kHz脉冲信号：

2、秒时钟：

3、分时钟：

4、时时钟：

5、实验总仿真图：

八、实验总结

1、仿真过程中遇到的问题及解决方法 刚接到数字钟这个实验设计的时候，感觉脑子中一片混乱，理不出来一个清晰的思路。但是我先看了一遍课本，充分理解、熟悉课本中所讲的每个集成芯片的功能和它们的接法，然后又查阅了相关的资料。经过这个过程之后，我构思出来了数字钟大致的电路图和所要用到的集成芯片。但是在真正设计、画电路图的时候却不断出现了一些细节问题。比如用74LS161芯片构成60进制计数器后，在Multisim里找不到实验室用到的CD4511BE型号的译码器，那我该如何选合适的译码器进行译码？用555定时器产生1Hz的秒脉冲信号后，在保证原理图一定正确的情况下，为什么数码管一直显示0，不会走数字呢？24进制的地方为什么仿真结果总是会有些不对，从09变成10的时候中间会有一个类似于“8”一样的数出现，使得24进制与60进制不能同步进行，总是慢一秒？。于是我又去查资料，并请教了一些同学、老师才逐渐掌握了解决这些问题的方法，最后将问题一个个的击破了。经上网百度后，我知道用74LS48译码比较合适；问同学、老师后，我知道1Hz数码管能走数字，但是周期太长，所以将555定时器改成1KHz的才能很直观的看到实验仿真结果；在24进制的个位上加一个非门后就能实现正常功能。经过几次修改完善之后，我的设计仿真终于做出来了。

2、画protel原理图遇到的问题

①用单刀双掷开关实现校时电路时发现所选开关没有封装，后来经老师点拨在“元件库”中查找到了带封装的单刀双掷开关；

②不知道花PCB板的时候需要在板子的某个角落放总电源，否则整块板子无法供电使用，就连555定时器也需要电源驱动才能正常产生脉冲信号，加个电源开关更能使整个电路设计的合理、规范；

3、心得体会

此次的数字钟设计重点在于理论设计、对各种集成芯片的应用和电路本身的原理的熟悉,与电路的仿真和实际的连线有很大的差距。在此次的数字钟设计过程中,让我更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。在连接六十进制及其进位输出和用555定时器构成多谐振荡器的接法中,熟悉了逻辑电路及其芯片各引脚的功能,在电路出错时能准确地找出错误所在并及时纠正。

这次电子课程设计让我收获很大，通过这次的设计实验进一步地增强了实验的动脑、动手能力。让我体会到了学习知识时理论联系实际的重要性，并发现自己的知识面是很窄的，对很多简单的理论问题都比较难于解决，更别说实际的的问题了。所以，以后遇到这种动手操作的能力我一定要格外重视，并且努力完成它，争取做到最好的效果。