数字电子技术考试重点12

第一篇：数字电子技术考试重点12

数字电子技术考试重点

第一章 数字逻辑概论

1、十进制与十六进制之间的转换

2、十六进制与二进制之间的转换

3、十进制与8421BCD代码之间的转换

4、最基本的三种逻辑关系、异或与同或的逻辑表达式、异或与同或二者的相反逻辑关系P32、33

第二章 逻辑代数

1、逻辑代数的基本定律与恒等式P402、最小项的定义

3、代数法化简和卡诺图化简函数如：P64、65习题2.1.4、2.2.3

第四章组合逻辑电路

1、组合逻辑电路的定义 P1272、组合逻辑电路的设计：裁判表决电路

3、哪些属于组合逻辑器件，如数据选择器、加法器等

4、译码器74 HC138的应用 如：P196习题4.4.65、七段数码显示器的两种接法P150

第五章触发器

1、具有约束条件的触发器是RS触发器 P2292、D、JK触发器的特性方程 P226、2274、JK触发器构成T触发器、D触发器

第六章时序逻辑电路

1、同步时序电路和异步时序电路的区别P2472、哪些属于时序逻辑器件，如计数器、数据寄存器；计数器也可以作为分频器使用 P2863、反馈清零法：异步清零的计数器电路中，只要清零端CR出现低电平，触发器立即被清零，不受CP的影响。P2974、利用74 HCT161构成任意进制的加法计数器的设计 如：P296 例6.5.3

第七章半导体存储器

1、半导体存储器的分类P3322、半导体存储器的存储容量的计算、地址线的计算 P334

第八章脉冲波形的变换与产生

1、单稳态具有1个稳定状态 P3882、多谐振荡器具有2个暂稳态、输出波形P4093、施密特触发器的输入、输出波形及单稳态触发器的延时作用 P405、P398

第二篇：数字电子技术 课程考试大纲

《数字电子技术》课程考试大纲

课程类型：必修

课时/学分：64学时/4学分 考试方式/形式： 考试；闭卷；笔试 教材及主要参考书目：

1.教材

阎石.《数字电子技术基础》.第五版.科高等教育出版社.2006-05 2.参考书（工具书）

《电子技术基础》：数字部分 4版 高等教育出版社 康华光主编 《数字电子技术基础》 高等教育出版社 阎石主编 《数字电路》 西安电子科技大学出版社 江晓安主编 《数字系统与设计》 清华大学出版社 韩宝琴主编

一、考试目的及总体要求

通过本课程的考试，检查学生对掌握数字电路的基础理论知识的掌握程度，是否理解基本数字逻辑电路的工作原理，能否掌握数字逻辑电路的基本分析和设计方法，考查学生是否具有运用数字逻辑电路初步解决数字逻辑问题的能力。

主要检查第一、二、三、四章的基础知识和概念的理解和掌握程度，检查第五、六章的灵活应用能力。兼顾检查对前沿科技知识的了解程度。

二、命题要求

命题主要从数字电路的基本概念、逻辑电路的工作原理、组合逻辑电路的分析方法入手，以五种题型，由浅入深的进行考查。五种题

型分别是名词解释、填空、选择、计算、简答。名词解释、填空较为简单主要考查基本概念，计算和简答是最难的部分，选择题难度适中。整体题量要求全班80%的同学可以在一个小时四十分钟至两个小时内完成。

三、考试内容及考核要求

第一章 数制和码制

教学目的及要求：

1.了解几种常用数制；掌握不同数制间的转换。

2.了解几种常用编码；掌握二进制算术运算，及反码、补码和补码的算术运算。3.了解逻辑代数的基本运算和逻辑函数。4.理解逻辑函数的四种表示方法。

5.掌握逻辑函数的公式化简法和图形化简法。

难点：几种常用的数制；不同数制之间的转换；二进制算术运算。

重点：几种常用的数制；不同数制之间的转换；二进制算术运算。

第二章 逻辑代数基础

教学目的及要求：

1.掌握逻辑代数中的三种基本运算。2.掌握逻辑代数的基本公式、基本定理。3.掌握逻辑函数的表示方法、化简方法。

难点：逻辑代数中的三种基本运算；逻辑代数的基本公式、基本定理；逻辑函数的表示方法、化简方法。

重点：逻辑代数中的三种基本运算；逻辑代数的基本公式、基本定理；逻辑函数的表示方法、化简方法。

第三章 门电路

教学目的及要求：

1.理解二极管的开关特性及工作原理。

2.掌握CMOS反相器的工作原理及静态特性；了解CMOS反向器的动特性及其他CMOS门的工作原理。

3.掌握TTL反相器的工作原理，静态输入、输出特性，开关特性。了解其它TTL门的工作原理。

难点：TTL门电路和CMOS门电路的逻辑功能及其电气特性；是输入特性和输出特性。

重点：TTL门电路和CMOS门电路的逻辑功能及其电气特性；是输入特性和输出特性。

第四章 组合逻辑电路

教学目的及要求：

1.掌握组合逻辑电路的设计方法和分析方法。

2.理解常用组合逻辑电路，即编码器、译码器、数据选择器、加法器及数值比较器的基本概念、工作原理及应用。

3.了解组合逻辑电路中的竞争与冒险现象、产生原因及消除方法。

难点：组合逻辑电路的分析方法和设计方法；组合逻辑电路的竟争——冒险现象及其产生的原因。

重点：组合逻辑电路的分析方法和设计方法；组合逻辑电路的竟争——冒险现象

及其产生的原因。

第五章 触发器

教学目的及要求：

1.掌握触发器的定义以及基本RS触发器、JK触发器、D触发器、T触发器的工作原理及动作特点。

2.理解电平触发、脉冲触发、边沿触发的动作特点。3.理解触发器逻辑功能、电路结构、触发方式之间的关系。4.掌握触发器逻辑功能的表示方法及不同触发器相互转换的方法。

难点：基本 RS 触发器和时钟触发器的电路构成、工作原理、参数和特性，以及触发器逻辑功能的描述方法。

重点：基本 RS 触发器和时钟触发器的工作原理，以及触发器逻辑功能的描述方法。

第六章 时序逻辑电路

教学目的及要求：

1.掌握时序逻辑电路的定义及同步时序电路的分析方法；深刻理解时序电路各方程组（输出方程组、驱动方程组、状态方程组），状态转换表、状态转换图及时序图在分析和设计时序电路中的重要作用。

2.理解常用时序电路，尤其是计数器、移位寄存器组成及工作原理。3.掌握常用时序逻辑电路的设计方法，理解状态化简的方法。

难点：时序逻辑电路的特点、典型电路的工作原理和用法；分析和设计时序逻辑电路的一般方法。

重点：时序逻辑电路的特点、典型电路的工作原理和用法；分析和设计时序逻辑

电路的一般方法。

第七章 半导体寄存器

教学目的及要求：

1.掌握大规模集成电路的结构特点和工作原理。2.熟悉半导体存储器的结构、工作原理和使用方法。

难点：大规模集成电路的结构特点和工作原理；半导体存储器的结构、工作原理和使用方法。

重点：大规模集成电路的结构特点和工作原理；半导体存储器的结构、工作原理和使用方法。

第十章 脉冲波形的产生和整形

教学要求：

1.了解脉冲波形的产生和整形电路的工作原理。2.熟悉几种典型电路。

难点：脉冲波形的产生和整形电路的工作原理；几种典型电路。

重点：脉冲波形的产生和整形电路的工作原理；几种典型电路。

第三篇：数字电子技术 学习体会

学习《数字电子技术》的几点体会

摘要：《数字电子技术》是一门发展迅速、实践性很强的专业，是电工电子类专业的重要技术基础课程，在学习上具有较大的难度。电子技术不断发展的新形势，是当今时代发展的热点议题。本文中主要谈谈学习过程中一些的几点体会。

一、合理取舍内容，选取学习重心

数字电子技术的飞速发展和广泛应用以及数字电路的集成化趋势，增大了课程的学习难度，为了适应这种发展，我把“门电路与结合逻辑电路”和“触发器与时序逻辑电路”两大类作为学习重心，“脉冲信号的产生与转换”这部分内容从属于逻辑电路。以我们现有的知识水平和理解能力，在保证基本理论完整的原则下，我认为应该尽量以集成电路为主干，删除和精简分立原件电路，以分立为集成服务的思路作为学习的主心骨。如在逻辑门电路单元，对 TTL集成门电路工作原的学习中，不必过于侧重数值计算和门路电开关速度的分析，只作一些定性的分析即可，应重点关注集成门路的外特性和主要参数，并且善于发现集成门电路使用中的实际问题。学习各种数字部件时，不仅要对其电路原理分析有所了解，更要重点把握一些典型逻辑单元的外部逻辑功能、使用方法以及功能的扩展。

二、采用对比法，提高学习效果

对比是理论课教学中经常使用的有效的教学手段，是学生理解和掌握知识的重要方法。恰当地使用对比，有利于学生正确地掌握、准确地分析和运用所学知识去分析学习过程中出现的问题。纵向对比，搞好斜接教学。在学习数学电子技术课程之前，学生已经学过模拟电子技术的知识，而数字电路有许多区别于模拟电路的特点。模拟电路处理的电信号在实践和数值上都是连续变化的信号，即模拟信号；数字电路处理的电信号则是在时间和数值上都是离散的信号，也就是它们的变化在时间和数值上是不连续的，多以脉冲信号的形式出现。横向对比，促进知识的系统化。

每门课程所研究的内容都有其规律性和系统性，每部分中有关内容都有一定的共性和内在联系，在教学过程中，将带研究内容与已知内容对比讲解，由已知推及未知，既能使学生抓住知识的共性去分析、理解、应用新知识，又能把握知识的不同点，使知识形成一个完整的系统。如在学习时序逻辑电路的分析方法这部分内容时，我们知道计数器按技术脉冲的引入方式可分为异步型和同步型计数器两类，同步计数器是将输入计数脉冲同时加到各触发器的时钟输入端，使各触发器在计数脉冲到来时同时翻转；而异步计数器，当计数脉冲到来时，各触发器的翻转时刻不同，两者的分析步骤基本相同，但在分析异步计数器时，要特别注意各触发器翻转所对应的有效时钟条件，需列写时钟方程。因而，在讲解时应先学习同步计数器，在此基础上，再对比讲解异步计数器，通过引导启发，点名他们的差异性及一致性，这样根据初学者认识事物的规律，由浅入深，循序渐进，使学生能很好地理解掌握知识的关键点。三、一题多解对比，培养学生的创造思维能力。

经常有意识地让学生做一些一题多解练习并加以比较，可扩展学生的思维空间，增强运用知识的灵活性，促进知识融会贯通，有利于培养学生创造思维能力。如逻辑函数的化简方法有代数法和图形化简法（即卡诺图法）；实现某一逻辑函数可用八选一数据选择器 74HC51，也可用译码器 74HC138；组成任意进制的计数器，可利用集成计数器的清零端或预置并行数据控制端等实现。因而，可以要求学生用不同方法求解同一题，分析各自的特点，这样做一道题可回顾两 部分内容，收到事半功倍的效果。正误对比，纠正错误思维。

正误对比，是习题课常用的方式之一。在学习课程的过程中，总难免存在一些错误的思维方式，这些错误思维在回答问题及作业中回显露出，通过正误的对比，使学生能清晰地发

现错误的根源，从而吃一堑长一智，化消极因素为积极因素。

四、实践实验和仿真实验相结合，培养解决实际问题的能力

数字电子技术是一门实践性很强的及时基础课程，必须重视实验和课程设计，是本课程不可缺少的重要环节。通过实验操作，有利于提高动手能力，培养创造性思维的能力和解决实际问题的能力，但有时实验课的开设，会受到时间、元器件和仪器等各方面的限制，而且要想通过一两次实验就完全掌握仪器的使用方法、理解实验的步骤是很困难的，利用 EWB的仿真优势，辅助实验教学，可以提高教学效果。随着计算机的应用和普及，各校相继建立校园网络系统以及多媒体教室，这一切为利用 EWB软件实现电子电路的仿真实验，辅助实验教学提供了前提和可能性。EWB（即 Electronics Work Bench）虚拟了一个可以对模拟、数字电子电路进行模拟仿真的工台，具有较完善的各种元器件模型库和几种常用的分析仪器，能进行电子电路的设计，并能对电子电路进行较详细的分析，不但是一个非常优秀的电子设计软件，俄日且也是一个非常优秀的电子技术模拟实验训练软件。

第四篇：数字电子技术电路课程设计

数字电子技术电路课程设计

题 目：数字时钟说明书

所在学院：信息工程学院

专 业：通信工程

班 级：

授课教师：

小组成员：

时 间：

16--1

2014-6-10

数字时钟说明书

数字钟是一种用数字电子技术实现时，分，秒计时的装置，具有较高的准确性和直 观性等各方面的优势，而得到广泛的应用。此次设计数字电子钟是为了了解数字钟的原理，在设计数字电子钟的过程中，用 数字电子技术的理论和制作实践相结合，进一步加深数字电子技术课程知识的理解和应用，同时学会使用Multisim电子设计软件。

一、设计目的

1.熟悉集成电路的引脚安排.2.掌握各芯片的逻辑功能及使用方法.3.了解面包板结构及其接线方法.4.了解数字钟的组成及工作原理.5.熟悉数字钟的设计与制作.二、设 计 要求

1.显示时，分，秒，用24小时制 2.能够进行校时，可以对数字钟进行调时间 1.设计指标

时间以24小时为一个周期;显示时,分,秒;有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号.画出电路原理图(或仿真电路图);判断元器件及参数选择;电路仿真与调试;PCB文件生成与打印输出.3.制作要求 自行装配和调试,并能发现问题和解决问题.4.编写设计报告 写出设计与制作的全过程,附上有关资料和图纸,有心得体会.1.数字钟的构成

数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路.由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定.通常使用石英晶体振荡器电路构成数字钟.图 3-1所示为数字钟的一般构成框图.1.秒脉冲发生器 脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。如晶振为32768 Hz，通过15次二分频后可获得1Hz的脉冲输出.2.计数译码显示

秒、分、时、日分别为60、60、24、7进制计数器、秒、分均为60进制，即显示00～59，它们的个位为十进制，十位为六进制。时为二十四进制计数器，显示为00～23，个位仍为十进制，而十位为三进制，但当十进位计到2，而个位计到4时清零，就为二十四进制了。

⑴晶体振荡器电路

晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号,可保证数字钟的走时准确及稳定.不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路.⑵分频器电路

分频器电路将32768Hz的高频方波信号经32768()次分频后得到1Hz的方波信号供秒计数器进行计数.分频器实际上也就是计数器.⑶时间计数器电路

时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器,分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为12进制计数器.⑷译码驱动电路

译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流.⑸数码管

数码管通常有发光二极管(LED)数码管和液晶(LCD)数码管,本设计提供的为LED数码管.2.数字钟的工作原理 1)晶体振荡器电路

晶体振荡器是构成数字式时钟的核心,它保证了时钟的走时准确及稳定.晶体XTAL的频率选为32768HZ.该元件专为数字钟电路而设计,其频率较低,有利于减少分频器级数.当要求频率准确度和稳定度更高时,还可接入校正电容并采取温度补偿措施.由于CMOS电路的输入阻抗极高,因此反馈电阻R1可选为1.8KΩ.较高的反馈电阻有利于提高振荡频率的稳定性.2)分频器电路

通常,数字钟的晶体振荡器输出频率较高,为了得到1Hz的秒信号输入,需要对振荡器的输出信号进行分频.通常实现分频器的电路是计数器电路,一般采用多级2进制计数器来实现.例如,将32768Hz的振荡信号分频为1HZ的分频倍数为32768(215),即实现该分频功能的计数器相当于15极2进制计数器.常用的2进制计数器有74HC393等.3）6进制计数器转换电路

分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同,只不过分个位计数单元的Q3作为向上的进位信号应与分十位计数单元的CPA相连,分十位计数单元的Q2作为向上的进位信号应与时个位计数单元的CPA相连.时个位计数单元电路结构仍与秒或个位计数单元相同,但是要求,整个时计数单元应为12进制计数器,不是10的整数倍,因此需将个位和十位计数单元合并为一个整体才能进行12进制转换.利用1片74HC390实现12进制计数功能的电路如图3-6所示.4)译码驱动及显示单元

计数器实现了对时间的累计以8421BCD码形式输出,选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流,选用CD4511作为显示译码电路,选用LED数码管作为显示单元电路.5)校时电源电路

当重新接通电源或走时出现误差时都需要对时间进行校正.通常,校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可.根据要求,数字钟应具有分校正和时校正功能,因此,应截断分个位和时个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中.图3-7所示即为带有基本RS触发器的校时电路, 1.实验中所需的器材 5V电源.面包板1块.示波器.万用表.镊子1把.剪刀1把.网络线2米/人.共阴八段数码管6个.HD74LS48P芯片6个.HD74LS90P芯片6个.HD74LS08P芯片2个.555芯片一个.1.8KΩ电阻一个.设计图为：

面包板内部结构图

面包板右边一列上五组竖的相通,下五组竖的相通,面包板的左边上下分四组,每组中X,Y列(0-15相通,16-40相通,41-55相通,ABCDE相通,FGHIJ相通,E和F之间不相通.个功能块电路图

一个CD4511和一个LED数码管连接成一个CD4511驱动电路,数码管可从0---9显示,以次来检查数码管的好坏,见附图5-1.利用一个LED数码管,一块CD4511,一块74HC390,一块74HC00连接成一个十进制计数器,电路在晶振的作用下数码管从0—9显示, 总接线元件布局简图,见附图6-1 芯片连接图见附图7-1 八,总结

设计过程中遇到的问题及其解决方法.在检测面包板状况的过程中,出现本该相通的地方却未通的状况,后经检验发现是由于万用表笔尖未与面包板内部垂直接触所至.在检测CD4511驱动电路的过程中发现数码管不能正常显示的状况,经检验发现主要是由于接触不良的问题,其中包括线的接触不良和芯片的接触不良,在实验过程中,数码管有几段二极管时隐时现,有时会消失.用5V电源对数码管进行检测,一端接地,另一端接触每一段二极管,发现二极管能正常显示的,再用万用表欧姆档检测每一根线是否接触良好,在检测过程中发现有几根线有时能接通,有时不能接通,把接触不好的线重新接过后发现能正常显示了.其次是由于芯片接触不良的问题,用万用表欧姆档检测有几个引脚本该相通的地方却未通,而检测的导线状况良好,其解决方法为把CD4511的芯片拔出,根据面包板孔的的状况重新调整其引脚,使其正对于孔,再用力均匀地将芯片插入面包板中,此后发现能正常显示,本次实验中还发现一块坏的LED数码管和两块坏的CD4511,经更换后均能正常显示.在连接晶振的过程中,晶振无法起振.在排除线与芯片的接触不良问题后重新对照电路图,发现是由于12脚未接地所至.在连接六进制的过程中,发现电路只能4,5的跳动,后经发现是由于接到与非门的引脚接错一根所至,经纠正后能正常显示.在连接校正电路的过程中,出现时和分都能正常校正时,但秒却受到影响,特别时一较分钟的时候秒乱跳,而不校时的时候,秒从40跳到59,然后又跳回40,分和秒之间无进位,电路在时,分,秒进位过程中能正常显示,故可排除芯片和连线的接触不良的问题.经检查,校正电路的连线没有错误,后用万用表的直流电压档带电检测秒十位的QA,QB,QC和QD脚,发现QA脚时有电压时而无电压,再检测秒到分和分到时的进位端,发现是由于秒到分的进位未拔掉所至.在制作报时电路的过程中,发现蜂鸣器在57分59秒的时候就开始报时,后经检测电路发现是由于把74HC30芯片当16引脚的芯片来接,以至接线都错位,重新接线后能正常报时.连接分频电路时,把时个位的QD和时十位的1脚断开,然后时十位的1脚接到晶振的3脚,时十位的3脚接到秒个位的1脚,所连接的电路图无法正常工作,时十位从0-9的跳,时个位只能显示一个0,在这个电路中3脚的分频用到两次,故无法正常显示,因此要把12进制接到74HC390的一个逻辑电路空出来用于分频即可,因此把时十位的CD4511的12,6脚接地,7脚改为接74HC390的5脚,74HC390的3,4脚断开,然后4脚接9脚即可,其中空出的74HC390的3脚就可用于2Hz的分频,分频后变为1Hz,整个电路也到此为正常的数字钟计数.2.设计体会

在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法.在连接六进制,十进制,六十进制的进位及十二进制的接法中,要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了.在设计电路中,往往是先仿真后连接实物图,但有时候仿真和电路连接并不是完全一致的,例如仿真的连接示意图中,往往没有接高电平的16脚或14脚以及接低电平的7脚或8脚,因此在实际的电路连接中往往容易遗漏.又例如74HC390芯片,其本身就是一个十进制计数器,在仿真电路中必须连接反馈线才能正常显示,而在实际电路中无需再连接,因此仿真图和电路连接图还是有一定区别的.在设计电路的连接图中出错的主要原因都是接线和芯片的接触不良以及接线的错误所引起的.3.对该设计的建议

此次的数字钟设计重在于仿真和接线,虽然能把电路图接出来,并能正常显示,但对于电路本身的原理并不是十分熟悉.总的来说,通过这次的设计实验更进一步地增强了实验的动手能力.

第五篇：数字电子技术课程设计报告

数字电子技术课程设计报告 题 目: 数字钟的设计与制作

学 年 学 期:

专 业 班 级: 学 号:

姓 名:

指导教师及职称: 时 间: 地点： 设计目的

熟悉集成电路的引脚安排.掌握各芯片的逻辑功能及使用方法.了解面包板结构及其接线方法.了解数字钟的组成及工作原理.熟悉数字钟的设计与制作.设计要求 1.设计指标

时间以24小时为一个周期;显示时,分,秒;有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;计时过程具有报时功能,当时间到达整点前5秒进行蜂鸣报时;为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号.2.设计要求

画出电路原理图(或仿真电路图);元器件及参数选择;电路仿真与调试;PCB文件生成与打印输出.3.制作要求 自行装配和调试,并能发现问题和解决问题.4.编写设计报告 写出设计与制作的全过程,附上有关资料和图纸,有心得体会.设计原理及其框图 1.数字钟的构成

数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路.由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定.通常使用石英晶体振荡器电路构成数字钟.图 3-1所示为数字钟的一般构成框图.图3-1 数字钟的组成框图 ⑴晶体振荡器电路

晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号,可保证数字钟的走时准确及稳定.不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路.⑵分频器电路 分频器电路将32768Hz的高频方波信号经32768()次分频后得到1Hz的方波信号供秒计数器进行计数.分频器实际上也就是计数器.⑶时间计数器电路

时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器,分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为12进制计数器.⑷译码驱动电路

译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流.⑸数码管

数码管通常有发光二极管(LED)数码管和液晶(LCD)数码管,本设计提供的为LED数码管.2.数字钟的工作原理 1)晶体振荡器电路

晶体振荡器是构成数字式时钟的核心,它保证了时钟的走时准确及稳定.图3-2所示电路通过CMOS非门构成的输出为方波的数字式晶体振荡电路,这个电路中,CMOS非门U1与晶体,电容和电阻构成晶体振荡器电路,U2实现整形功能,将振荡器输出的近似于正弦波的波形转换为较理想的方波.输出反馈电 阻R1为非门提供偏置,使电路工作于放大区域,即非门的功能近似于一个高增益的反相放大器.电容C1,C2与晶体构成一个谐振型网络,完成对振荡频率的控制功能,同时提供了一个180度相移,从而和非门构成一个正反馈网络,实现了振荡器的功能.由于晶体具有较高的频率稳定性及准确性,从而保证了输出频率的稳定和准确.晶体XTAL的频率选为32768HZ.该元件专为数字钟电路而设计,其频率较低,有利于减少分频器级数.从有关手册中,可查得C1,C2均为30pF.当要求频率准确度和稳定度更高时,还可接入校正电容并采取温度补偿措施.由于CMOS电路的输入阻抗极高,因此反馈电阻R1可选为10MΩ.较高的反馈电阻有利于提高振荡频率的稳定性.非门电路可选74HC00.图3-2 COMS晶体振荡器 2)分频器电路

通常,数字钟的晶体振荡器输出频率较高,为了得到1Hz的秒信号输入,需要对振荡器的输出信号进行分频.通常实现分频器的电路是计数器电路,一般采用多级2进制计数器来实现.例如,将32768Hz的振荡信号分频为1HZ的分频倍数为32768(215),即实现该分频功能的计数器相当于15极2进制计数器.常用的2进制计数器有74HC393等.本实验中采用CD4060来构成分频电路.CD4060在数字集成电路中可实现的分频次数最高,而且CD4060还包含振荡电路所需的非门,使用更为方便.CD4060计数为14级2进制计数器,可以将32768HZ的信号分频为2HZ,其内部框图如图3-3所示,从图中可以看出,CD4060的时钟输入端两个串接的非门,因此可以直接实现振荡和分频的功能.图3-3 CD4046内部框图 3)时间计数单元

时间计数单元有时计数,分计数和秒计数等几个部分.时计数单元一般为12进制计数器计数器,其输出为两位8421BCD码形式;分计数和秒计数单元为60进制计数器,其输出也为8421BCD码.一般采用10进制计数器74HC390来实现时间计数单元的计数功能.为减少器件使用数量,可选74HC390,其内部逻辑框图如图 2.3所示.该器件为双2—5-10异步计数器,并且每一计数器均提供一个异步清零端(高电平有效).图3-4 74HC390(1/2)内部逻辑框图

秒个位计数单元为10进制计数器,无需进制转换,只需将QA与CPB(下降沿有效)相连即可.CPA(下降没效)与1HZ秒输入信号相连,Q3可作为向上的进位信号与十位计数单元的CPA相连.秒十位计数单元为6进制计数器,需要进制转换.将10进制计数器转换为6进制计数器的电路连接方法如图3-5所示,其中Q2可作为向上的进位信号与分个位的计数单元的CPA相连.图3-5 10进制——6进制计数器转换电路

分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同,只不过分个位计数单元的Q3作为向上的进位信号应与分十位计数单元的CPA相连,分十位计数单元的Q2作为向上的进位信号应与时个位计数单元的CPA相连.时个位计数单元电路结构仍与秒或个位计数单元相同,但是要求,整个时计数单元应为12进制计数器,不是10的整数倍,因此需将个位和十位计数单元合并为一个整体才能进行12进制转换.利用1片74HC390实现12进制计数功能的电路如图3-6所示.另外,图3-6所示电路中,尚余-2进制计数单元,正好可作为分频器2HZ输出信号转化为1HZ信号之用.图3-6 12进制计数器电路 4)译码驱动及显示单元

计数器实现了对时间的累计以8421BCD码形式输出,选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流,选用CD4511作为显示译码电路,选用LED数码管作为显示单元电路.5)校时电源电路

当重新接通电源或走时出现误差时都需要对时间进行校正.通常,校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可.根据要求,数字钟应具有分校正和时校正功能,因此,应截断分个位和时个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中.图3-7所示即为带有基本RS触发器的校时电路, 图3-7 带有消抖动电路的校正电路 6)整点报时电路

一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒.其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示.根据要求,电路应在整点前10秒钟内开始整点报时,即当时间在59分50秒到59分59秒期间时,报时电路报时控制信号.报时电路选74HC30,选蜂鸣器为电声器件.元器件

1.实验中所需的器材 5V电源.面包板1块.示波器.万用表.镊子1把.剪刀1把.网络线2米/人.共阴八段数码管6个.CD4511集成块6块.CD4060集成块1块.74HC390集成块3块.74HC51集成块1块.74HC00集成块5块.74HC30集成块1块.10MΩ电阻5个.500Ω电阻14个.30p电容2个.32.768k时钟晶体1个.蜂鸣器.2.芯片内部结构图及引脚图

图4-1 7400 四2输入与非门 图4-2 CD4511BCD七段译码/驱动器 图4-3 CD4060BD 图4-4 74HC390D 图4-5 74HC51D 图4-6 74HC30 3.面包板内部结构图

面包板右边一列上五组竖的相通,下五组竖的相通,面包板的左边上下分四组,每组中X,Y列(0-15相通,16-40相通,41-55相通,ABCDE相通,FGHIJ相通,E和F之间不相通.个功能块电路图

一个CD4511和一个LED数码管连接成一个CD4511驱动电路,数码管可从0---9显示,以次来检查数码管的好坏,见附图5-1.图5-1 4511驱动电路

利用一个LED数码管,一块CD4511,一块74HC390,一块74HC00连接成一个十进制计数器,电路在晶振的作用下数码管从0—9显示,见附图5-2.图5-2 74390十进制计数器

利用一个LED数码管,一块CD4511,一块74HC390,一块74HC00和一个晶振连接成一个六进制计数器,数码管从0—6显示,见附图5-3.图5-3 74390六进制计数器 利用一个六进制电路和一个十进制连接成一个六十进制电路,电路可从0—59显示,见附图5-4.图5-4 六十进制电路

利用两个六十进制的电路合成一个双六十进制电路,两个六十进制之间有进位,见附图5-5.图5-5 双六十进制电路

利用CD4060,电阻及晶振连接成一个分频——晶振电路,见附图5-6.图5-6 分频—晶振电路

利用74HC51D和74HC00及电阻连接成一个校时电路,见附图5-7.图5-7 校时电路

利用74HC30和蜂鸣器连接成整点报时电路.见附图5-8.图5-8 整点报时电路

利用两个六十进制和一个十二进制连接成一个时,分,秒都会进位的电路总图,见附图5-9.图5-9 时,分,秒的进位连接图 总接线元件布局简图,见附图6-1 芯片连接图见附图7-1 八,总结

设计过程中遇到的问题及其解决方法.在检测面包板状况的过程中,出现本该相通的地方却未通的状况,后经检验发现是由于万用表笔尖未与面包板内部垂直接触所至.在检测CD4511驱动电路的过程中发现数码管不能正常显示的状况,经检验发现主要是由于接触不良的问题,其中包括线的接触不良和芯片的接触不良,在实验过程中,数码管有几段二极管时隐时现,有时会消失.用5V电源对数码管进行检测,一端接地,另一端接触每一段二极管,发现二极管能正常显示的,再用万用表欧姆档检测每一根线是否接触良好,在检测过程中发现有几根线有时能接通,有时不能接通,把接触不好的线重新接过后发现能正常显示了.其次是由于芯片接触不良的问题,用万用表欧姆档检测有几个引脚本该相通的地方却未通,而检测的导线状况良好,其解决方法为把CD4511的芯片拔出,根据面包板孔的的状况重新调整其引脚,使其正对于孔,再用力均匀地将芯片插入面包板中,此后发现能正常显示,本次实验中还发现一块坏的LED数码管和两块坏的CD4511,经更换后均能正常显示.在连接晶振的过程中,晶振无法起振.在排除线与芯片的接触不良问题后重新对照电路图,发现是由于12脚未接地所至.在连接六进制的过程中,发现电路只能4,5的跳动,后经发现是由于接到与非门的引脚接错一根所至,经纠正后能正常显示.在连接校正电路的过程中,出现时和分都能正常校正时,但秒却受到影响,特别时一较分钟的时候秒乱跳,而不校时的时候,秒从40跳到59,然后又跳回40,分和秒之间无进位,电路在时,分,秒进位过程中能正常显示,故可排除芯片和连线的接触不良的问题.经检查,校正电路的连线没有错误,后用万用表的直流电压档带电检测秒十位的QA,QB,QC和QD脚,发现QA脚时有电压时而无电压,再检测秒到分和分到时的进位端,发现是由于秒到分的进位未拔掉所至.5 在制作报时电路的过程中,发现蜂鸣器在57分59秒的时候就开始报时,后经检测电路发现是由于把74HC30芯片当16引脚的芯片来接,以至接线都错位,重新接线后能正常报时.连接分频电路时,把时个位的QD和时十位的1脚断开,然后时十位的1脚接到晶振的3脚,时十位的3脚接到秒个位的1脚,所连接的电路图无法正常工作,时十位从0-9的跳,时个位只能显示一个0,在这个电路中3脚的分频用到两次,故无法正常显示,因此要把12进制接到74HC390的一个逻辑电路空出来用于分频即可,因此把时十位的CD4511的12,6脚接地,7脚改为接74HC390的5脚,74HC390的3,4脚断开,然后4脚接9脚即可,其中空出的74HC390的3脚就可用于2Hz的分频,分频后变为1Hz,整个电路也到此为正常的数字钟计数.2.设计体会

在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法.在连接六进制,十进制,六十进制的进位及十二进制的接法中,要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了.在设计电路中,往往是先仿真后连接实物图,但有时候仿真和电路连接并不是完全一致的,例如仿真的连接示意图中,往往没有接高电平的16脚或14脚以及接低电平的7脚或8脚,因此在实际的电路连接中往往容易遗漏.又例如74HC390芯片,其本身就是一个十进制计数器,在仿真电路中必须连接反馈线才能正常显示,而在实际电路中无需再连接,因此仿真图和电路连接图还是有一定区别的.在设计电路的连接图中出错的主要原因都是接线和芯片的接触不良以及接线的错误所引起的.3.对该设计的建议

此次的数字钟设计重在于仿真和接线,虽然能把电路图接出来,并能正常显示,但对于电路本身的原理并不是十分熟悉.总的来说,通过这次的设计实验更进一步地增强了实验的动手能力.