第一篇：数字逻辑重点
1.基本逻辑和复合逻辑。如给出输入信号的波形，画出输出的波形，或者发过来
2.几种常见的BCD码，如8421码，2421码，5421码的转换
3.公式法化简，必考一道
4.卡诺图化简，有多余项的函数化简，必考一道
5.组合逻辑电路的分析，按照例题4.1的步骤来分析
6.组合逻辑电路的设计,7.用译码器74LS138或者数据选择器来实现逻辑函数，P82-P85
8.编码器、译码器、数值比较器的扩展
9.能写出一些实际功能的逻辑函数，比如三变量多数表决器，其中A有否决权FABCABCABC、三变量一致电路等
10.RS触发器、D触发器、JK触发器的真值表、特性表、特征方程、状态转换图，11.已知触发器的电路，在CP脉冲的作用下，画出触发器的波形，书上的例题，以及习题例题5.2
12.时序逻辑电路的分析
13.集成计数器的应用，74LS161,74LS169,74LS90，74LS192,以及组成任意计数器的接法，P131-P133
14.存储器的分类和扩展，图7-16图7-17图7-18
一、单项选择题。（10小题，每小题2分,共20分）
二、填空题（5小题，每空1分，共10分）
三、逻辑函数化简（2小题，共10分）
四、分析题（共5小题，每小题8分，共40分）
五、设计题。（共2小题，共20分）
第二篇：数字逻辑2013考试复习重点
数字逻辑2013考试复习重点
分数比例：教材第1～3章、后续章节各约占50%。
题型包括：
单选题（1’×15=15’）
判断题（1’×15=15’）
填空题（2’×10=20’）
综合题（5’+5’+16’+16’+8’=50’）
各章习题必须掌握。
第1章
1.1-1.2熟练掌握
1.3熟练掌握各种逻辑函数表示及简化方法
第2章
2.1-2.3熟练掌握
2.4熟练掌握组合逻辑电路的基本设计方法，掌握利用译码器或数据选择器实现组合逻辑电路的原理与方法。
第3章
3.1-3.2掌握
3.3掌握时序逻辑电路的基本分析方法。
3.4熟练掌握寄存器、计数器的分析与设计方法，掌握用清零法和置数法设计设计N进制计数器。
3.5掌握基本的时序电路设计方法，会画状态图。
3.6掌握各种基本概念。
第4、5章
Verilog的基本概念
熟练掌握各种Verilog的基本操作符、常用系统任务与函数。 熟练掌握各种基本语句与编程风格。
掌握Libero（特别是ModelSim）的基本使用方法、流程和特点。 第6章
掌握各种基本组合电路的Verilog程序实现。
掌握加法器、乘法器、补码生成等电路的Verilog实现方法。 第7章
掌握各种基本时序电路的Verilog程序实现，包括各类寄存器和计数器。 熟练掌握FSM的概念和属性。
熟练掌握FSM的设计方法和Verilog实现（1、2、3-always），会根据状态图编写程序。
考试范围包括但不限于上述知识点。
请认真复习，争取好成绩！
第三篇：《数字逻辑》复习重点和范围(2010)OK
《数字逻辑》复习重点和范围
说明：
1．复习方法
请参照课件和教材，认真、系统复习所学内容，重点掌握一些基本概念、公式和定理；数制的表示和转换方法，原码、反码和补码的表示方法，补码的加法、减法运算；逻辑函数的不同表示方法，逻辑代数的基本公式、常用公式和重要定理，逻辑函数的公式简化法；Verilog HDL的词法和常用语句；构成门电路的基本元件（二极管、三极管）的稳态开关特性，常用门电路的功能、外部特性和主要参数；常用组合逻辑电路的电路结构和逻辑功能，组合逻辑电路的分析方法和设计方法；触发器的电路结构、工作原理、功能及约束条件，设计方法；时序逻辑电路的特点、描述方法、分析方法和设计方法；半导体存储器的工作原理和扩展存储容量的方法；PLD的基本结构和设计方法。
一定要弄懂每章作业与习题答案中的每一道题，并能够自己独立（脱离教材与课件）、熟练完成。
2．课程目标
通过本课程的学习，应熟练掌握数字逻辑的基本理论（数制、编码、逻辑代数等），熟悉数字逻辑电路基本器件（数字集成电路和可编程逻辑器件）的电路结构、功能和使用方法，熟练掌握数字逻辑电路的分析方法和基于Verilog HDL的设计方法。
3．考试题型
填空题、单选题、简答与计算题、分析与设计题。题量较大，请同学一定认真对待、认真复习！确保做题的速度和质量。
凡在课件中注明“了解即可”或“自学”的内容不进行考核。预祝同学们期末考试取得好成绩！
第1章数制与编码
1．重点
数制的表示方法 十进制转换为N进制的转换方法、二进制与八进制或十六进制的相互转换 原码、反码和补码的表示方法，补码的加法运算和减法运算 十进制数的二进制编码
2．范围
1.2数制及其转换
1.2.1数制
1.2.2数制之间的转换
1.2.3二进制算术运算
1.3编码
1.3.1带符号的二进制数的编码
1.3.3二-十进制编码
第2章逻辑代数和硬件描述语言基础
1．重点
逻辑函数的表示方法（由真值表推导出逻辑函数表达式的最小项推导法和最大项推导法）
逻辑代数基本公式、基本定理和常用公式
逻辑函数的标准表达式
逻辑函数的公式简化法（“与或”表达式的化简）
Verilog HDL的词法
Verilog HDL的常用语句（如assign语句、if_else语句、case语句，always块语句的正确使用，任务和函数的用法）
2．范围
2.1逻辑代数基本概念
2.1.2基本逻辑和复合逻辑
2.1.3逻辑函数的表示方法
2.2逻辑代数的运算法则
2.2.1逻辑代数的基本公式
2.2.2逻辑代数的基本定理
2.2.3逻辑代数的常用公式
2.3逻辑函数的表达式
2.3.1逻辑函数的常用表达式
2.3.2逻辑函数的标准表达式
2.4逻辑函数的公式简化法
2.4.2逻辑函数的公式简化法
2.5Verilog HDL基础
2.5.2Verilog HDL的词法
2.5.3Verilog HDL常用语句（赋值语句、条件语句、always块语句，任务和函数）
2.5.4不同抽象级别的Verilog HDL模型
第3章门电路
1．重点
常用逻辑门电路的功能 晶体二极管的稳态开关特性 晶体三极管的稳态开关特性 TTL与非门的外部特性（主要是电压传输特性、输出特性）、主要参数 TTL其他类型门电路（OC门、TS门）MOS门逻辑表达式推导方法 能够使用Verilog HDL设计门电路
2．范围
3.2晶体二极管和三极管的开关特性
3.2.1常用半导体器件（主要是一些基本概念）
3.2.2晶体二极管的开关特性（主要是稳态开关特性）
3.2.3晶体三极管的开关特性（主要是稳态开关特性）
3.4TTL集成门
3.4.1TTL集成与非门
3.4.2TTL与非门的电气特性
3.4.3TTL与非门的主要参数
3.4.4TTL其他类型门电路（主要是OC门、TS门）
3.5MOS集成门
补充—MOS门逻辑表达式推导方法
补充—各种集成门电路性能比较
3.6基于Verilog HDL的门电路设计
第5章组合逻辑电路
1．重点
组合逻辑电路与时序逻辑电路的特点
组合逻辑电路的分析方法
根据给定的某逻辑电路，能够推导出其逻辑函数表达式；利用公式法进行化简，得到最简表达式；并写出真值表；通过分析真值表确定其逻辑功能。
组合逻辑电路的自动设计方法
方法一：最简单的方法是根据电路的逻辑功能，直接用Verilog HDL的行为描述方式编写源程序。适于具有优先级逻辑的电路（例如优先编码器）或根据不同的条件（一般为使能信号）执行不同的操作的电路（例如译码器、数值比较器等），常用if语句描述；也适于逻辑功能比较简单、输出信号单一的电路（如加法器、伪码检验电路、某判别电路），直接用assign语句描述。
方法二：根据电路的逻辑功能，列出真值表；然后直接用HDL描述逻辑功能（如case
语句）。适于对同一组控制信号取不同的值时，输出取不同的值，例如奇偶校验器。
方法三：根据电路的逻辑功能，列出真值表；然后根据真值表写出逻辑函数的标准表达式，再用HDL描述逻辑功能（如用assign语句）。适于逻辑函数表达式比较容易写出的电路。
方法四：根据电路的逻辑功能，列出真值表；然后根据真值表写出逻辑函数的标准表达式；再根据逻辑函数表达式画出逻辑图。适于逻辑图比较简单的电路。
常用组合逻辑电路的电路结构和逻辑功能（加法器、编码器、译码器、数据选择器、数值比较器、奇偶校验器等）
译码器的应用，数据选择器的应用
基于Verilog HDL的组合逻辑电路设计方法（上述方法一~方法三）
2．范围
5.1概述
5.1.1组合逻辑电路的结构和特点
5.1.2组合逻辑电路的分析方法
5.1.3组合逻辑电路的设计方法
5.2常用组合逻辑电路及其设计方法
5.2.1算术运算电路
5.2.2编码器
5.2.3译码器
5.2.4数据选择器
5.2.5数值比较器
5.2.6奇偶校验器
第6章触发器
1．重点
触发器的特点和分类
基本RS触发器、钟控触发器、边沿触发器的逻辑功能及描述方法
基于Verilog HDL的触发器设计方法
2．范围
6.1概述
6.1.2触发器的特点
6.2基本RS触发器
6.2.1由与非门构成的基本RS触发器
6.2.2由或非门构成的基本RS触发器
6.3钟控触发器
6.3.1钟控RS触发器
6.3.2钟控D型触发器
6.3.3钟控JK触发器
6.3.4钟控T触发器
6.3.5钟控T’触发器
6.4集成触发器
6.4.2边沿JK触发器
6.5触发器之间的转换
6.5.1用JK触发器转换
6.5.2用D触发器转换
第7章时序逻辑电路
1．重点
时序逻辑电路的描述方法
同步时序逻辑电路和异步时序逻辑电路的分析方法（一定要掌握）
Setp1：根据电路结构写出各触发器的驱动方程和输出方程，若为异步时序电路，需再写出时钟方程；
Setp2：求状态方程（即将各个触发器的驱动方程代入相应的特性方程，并化简）； Setp3：将输入变量和触发器初态的各种取值组合，代入状态方程和输出方程，计算出各级触发器的次态值和电路的输出值，得到状态转换表；
Setp4：画状态转换图或时序图；
Setp5：描述电路功能。当存在非工作状态时，也需要检查能否自启动。 有限状态机FSM的HDL设计方法
常用时序逻辑电路的工作原理、逻辑功能及使用方法
基于Verilog HDL的时序逻辑电路设计方法
2．范围
7.1概述
7.1.1时序逻辑电路的描述方法
7.1.2时序逻辑电路功能的分析方法
7.2有限状态机
7.2.1有限状态机概述
7.2.2Moore型有限状态机
7.3数码寄存器和移位寄存器
7.3.1数码寄存器
7.3.2移位寄存器
7.3.3集成移位寄存器
7.4计数器
7.4.1同步计数器
7.4.2异步计数器
7.4.3集成计数器（集成计数器实现M进制计数）
7.5基于Verilog HDL的时序逻辑电路设计
7.5.1数码寄存器的设计
7.5.2移位寄存器的设计
7.5.3计数器的设计
7.5.4顺序脉冲发生器的设计
第8章程序逻辑电路
1．重点
半导体存储器的工作原理
扩展存储容量的方法
RAM或ROM的扩展：如单片存储器芯片输出数据的位数不够，需进行位扩展；如单片存储器芯片的字数不够，需进行字扩展；如存储器芯片的位数和字数都不够用，则需同时进行位和字的扩展。
基于Verilog HDL的存储器设计方法
2．范围
8.1概述
8.1.1程序逻辑电路的结构及特点
8.1.2半导体存储器的结构
8.1.3半导体存储器的分类
8.2随机存储器
8.2.1静态随机存储器SRAM（“工作原理的分析”不要求）
8.2.2动态随机存储器DRAM（“工作原理的分析”不要求）
8.2.3RAM典型芯片
8.2.4RAM芯片扩展（重点掌握）
8.3只读存储器
8.3.1ROM的结构（几种ROM的“工作原理的分析”不要求）
8.3.2ROM的扩展（与RAM扩展相同）
8.3.3ROM的应用（ROM实现任意组合逻辑函数的设计方法）
8.4基于Verilog HDL的存储器设计
8.4.1RAM的HDL设计
8.4.2ROM的HDL设计
第9章可编辑逻辑器件
1．重点
阵列型PLD和单元型PLD的基本结构和特点
主要是一些基本概念
2．范围
9.1PLD的基本原理
9.1.1可编程逻辑器件的分类
9.1.2阵列型PLD
9.1.3现场可编程门阵列FPGA
9.1.4基于查找表的结构
9.2PLD的设计技术
9.2.1PLD 的设计方法
9.2.3在系统可编程技术（主要是定义）
9.2.4边界扫描技术（主要定义）
第四篇：频率计(格式)数字逻辑
课程设计任务书
（指导教师填写）
课程设计名称 电子技术课程设计 学生姓名
专业班级
设计题目
简易数字频率计
一、课程设计的任务和目的
任务: 设计一个简易数字频率计，用来测量单位时间内数字信号的脉冲个数，并用数码管显示出来。
目的：
掌握简易数字频率计的设计、组装、调试方法。掌握有关集成电路的工作原理。
二、设计内容、技术条件和要求
1.设计简易数字频率计：
⑴.设计一个简易数字频率计，用于测量数字信号的频率并显示，用一个开关控制频率计的起动和停止，并可对频率计置数。
⑵.测频范围为0.1Hz到9999Hz。
⑶.测量所需时基时间可调，分1秒和10秒两档。
⑷.能连续循环测量显示，若用1秒档时要求6秒完成一个循环，其中1秒计数测量；4秒显示结果；1秒清零。然后依次循环。
2.根据上述要求，画出电路框图、原理总图。3.对原理图进行仿真。4.在实验箱上组装、调试。5.撰写设计总结报告。
三、时间进度安排
本课程设计共两周时间。第一周：理论设计
周二
布置设计任务；提出课程设计的目的和要求；讲解电子电路的一般设计方法和电子电路的安装、调试技术；明确对撰写总结报告和绘制原理总图的要求；安排答疑、实验时间。
周二至周五
学生查资料，进行理论设计，其中安排三次答疑，指导学生设计。第二周：仿真和安装调试、撰写设计总结报告 周一
交设计草图供老师审阅。
周二至周三
在EDA实验室对其设计的电路进行仿真，并可根据仿真情况修正设计以确定设计正确，能完成设计要求。周三至周四
在实验箱上进行安装、调试，并通过老师验收。最后，撰写设计总结报告、绘制原理总图。
四、主要参考文献
1.各种版本的数字电子技术基础教材； 2.各种版本的电子技术课程设计指导书；
3.集成电路手册。
指导教师签字：
2013 年12月 16 日
第五篇：数字逻辑理论
参考书（华中科技大学康华光主编第五版）
第一章 数字逻辑理论
1.1掌握占空比的概念（04年第九题提到占空比）。
1.2掌握二进制，八进制，十进制，十六进制的相互转换关系和各自的概念，以及二进制的优点。另外熟悉串行和并行两种传输方式，后面学到组合逻辑电路的时候可能会出把串行电路变成并行电路的题，1.3另外二进制加法和减法的运算以及原码。反码和补码的变换，以及带符号减法运算两种方式。后面设计加法器和减法器的时候可能会涉及到，1.4编码的那一块掌握8421码5421码2421码，能写出来，记得一年的真题中写到了要写出来这几个码，所以要掌握他们的形式，另外要知道什么是有权码，什么是无权码另外就是重点要掌握格雷码的性质和特点，并且能写出从0到15各自的格雷码形式，这是一年的考题！
1.5掌握与或非三种基本的逻辑运算和符号表示，另外就是会用开关法表示与或的关系，有一年的考题三分就是这些简单的内容，而且重复会出现。另外就是掌握与非，或非，异或，同或之间的关系和符号表示方法。这是基础，1．6了解逻辑函数的表示方法，不用特别的看，明白即可！提到哪种方式要知道，会表示。这一章一般都是考概念的题，不过他也是后面要学习的许多东西的基础。掌握了才能更明白后面的一些东西，下面把考题写下，2003 第八题第四个，2004年第八题第一个05年的第八题第一个，06年第八题第一个08年第八题第一个07年第八题第一个第三个。
第二章
2.1 掌握逻辑代数的基本形式和基本定律。，和三个基本规则，带入规则，反演规则和对偶规则。逻辑代数的化简方法这个重点看自己掌握程度吧，第二节就是讲的是卡诺图的化简方法，2.2卡诺图的化简方法要重点掌握，因为到后来时序逻辑电路设计的时候用的很多，所以2.1和2.2要做适量的题目，并且要多看几遍，增强印象，另外卡诺图的化简，书上只涉及到2个变量，3个变量，4个变量，你可以参考其他书，还有5个6个变量的情况一般不会出现，因为我没有看过，而且做每年的真题，也没有遇到变量很多的情况。另外书上只提到最小项，其实还有最大项的说法，这个要参考其他的书，因为考试的时候好像有最大项的提法，这点给的建议是参考那本学校指定的书，不过内容不多，可以大致看看，很容易明白的，还有就是可以参考重邮的那本数字电路，这个方面也有介绍，另外我的那个讲义上也讲到了自己要看明白，和那些人一起商量搞懂这些知识，另外就是卡诺图的化简方法及注意的原则要注重掌握，以及卡诺图画圈的时候应该注意的规则，把课后习题相关内容做完，明白即可。还有就是多余项的处理。要根据情况去化简。这个在设计逻辑电路的时候经常用得到，在讲义上叫随意向，记住叫法的不同。还有最大项和最小项之间的关系，就是最小项的取反，记住 本章是以后学习的基础，因为再设计逻辑电路的时候都要涉及到
这张有些东西要是你逻辑思维好的话不难，要掌握方法，因为几乎后面的每道大题基本上都要涉及到逻辑函数的化简，所以要重点掌握。否则大题中你的化简做错的情况下，电路就全错了，要注意这一点，一般情况下单独出题的情况很少，只有简答题中有几个吧，不过大体都要涉及到化简，03年第八题第五个，04年第八题的第二个05年第八题的第二个。第三个。
第三章 逻辑门电路
这个最好根据讲义和题目去看，因为我也没有看明白，这一章不算是重点，常考的内容我已经写到了讲义上。这章有许多题目我也不会，建议去听一下优酷中的那个老师讲的，是哈工大的老师讲的，在搜索中输入哈工大数字电路即可出现。下面我把这张重点考得东西写一下，有些考的我也不是很懂，三极管的原理一定要掌握，分清基极b，集电极c，和发射极e，还有就是当基极和集电极之间的电压大于0.7V的时候发射极和集电极之间是导通的，就是相当于短路，如果发射极接地的话那么集电极就相当于接地。一般复杂的电路都是根据这个原理去推断的，其他的我也不太懂，还有就是开门电平和关门电平，这个定义在重邮的那本书上有定义和详细的解释，详细的解释我已经写到了那本将以上了，认真看一下吧，开门电阻和关门电阻的含义，关门电阻就是当电阻小于0.91K欧姆的时候相当于低电平，这个就是关门电阻，开门电阻就是当电阻大于3.2k欧姆的时候相当于逻辑一，这个就是开门电阻。另外就是与非门的伏在输出特性这个是一年的考题，我当时不知道什么意思，还是重邮的那本书上有这个讲解，那个讲义上也有，也就是当与非门的发射极的电阻高于2k欧姆的时候则输出的电压时1.4V2008年的第八题的第二个就是这个题目和对应讲义上的图的解释，另外要掌握扇出系数的概念，就是讲义上的，门电路的扇出数就是在其正常工作的情况下，所能带同类门电路的最大数目，还有扇出系数的计算方法，下面就是两类特殊的门，（1）集电极开路门，OC门，这个掌握的主要是国标的画法。功能，和特点，我已经写
到讲义上了，另外就是上拉电阻的计算，我没有看懂。也没有碰到类似计算的考题，所以建议看不懂的话就别看了，不过那个公式要了解，（2）三态门，三态门的特点和功能已经写到讲义上了，（3）另外就是课本116页那个讲了多余端口（空余输入端）的处理，要记下来因为好像
重复考了几次，课本上我已经用红线表示出来了。
2007年第八题第五个说明OC门的特点和应用，08年就是与非门输出特性，05年简述三态门的特点和应用，04年第八题第四个说明与非门和或非门空余输入端的处理方法03年第六个已输入低电平为例说明TTL门电路为什么会有扇出限制（我不会，可以看看优酷上的讲解把这一章的内容搞懂）03年第八题的最后一个是简述OC门的特点和功能用途（07年重复该题）还有讲义上讲到的例题。
第四章 组合逻辑电路
4.1组合逻辑电路的分析自己会分析即可，把课本上的看完，明白其中的道理，以后再分析此类问题的时候按照书上的步骤做即可，4.2 组合逻辑电路的设计类似吧，按说应该是先讲完组合逻辑电路中的原件后再讲这些，呵呵，再设计组合逻辑电路的时候要按照此章的内容的步骤去设计即可，4.3竞争冒险，明白竞争冒险的原因，然后掌握消除竞争冒险的方法，要记下来，可能会考概念的问题，一共有三个：
（1）发现并消去互补相乘项。
（2）增加乘积项以避免互补项相加，（3）输出端并联电容器
4.4
（1）编码器：知道什么叫编码，编码的位数和符号数之间的关系要掌握，2的n次幂要大于N，n为编码位数，N为要编码的符号数。掌握42编码器和83编码器优先编码器理解即可，不需要记住，另外就是编码器的扩展要看懂，理解并掌握。还有编码器的真值表还有功能要掌握。
（2）译码器，和编码器正好相反，要掌握24译码器和38译码器和他们的功能，还有就是使能端的作用，还有要会怎么两个38译码器扩展到416译码器，这个是很重要的，书中一个例题是用1个24译码器和4个38译码器组合成一个532译码器，这个要掌握，看懂，其他的原理类似。还有就是用译码器实现一个逻辑函数，就是148页的例题。210进制译码器不需要掌握，还有七段显示译码器也不需要看。然后就到了数据分配器，其实就是一个译码器。看懂数据分配器的原理，并要记住数据分配器的应用，可能会考概念的问题，（3）数据选择器，掌握数据选择器各个端口的功能，要理解并会应用156页输出的那个表达式4.4.7，明白其中的含义，另外就是掌握数据选择器的几个应用，第一：扩展，两种扩展方式，一个是位的扩展一个是字的扩展，学了储存器以后容易理解了。一般字的扩展应用比较广泛。考题中比较多。字的扩咱就是用两个八位的数据选择器扩展为16位的数据选择器。第二：就是逻辑函数产生器，这个要掌握例题4.4.7，另外就是数据选择器的优点是无需对函数进行化简，第三个应用就是实现并行数据到串行数据的转换。这个其实要用到定时器为实现其功能。这个要看看，要明白怎么转化的，以后的考题中可能会遇到这个问题。
（4）数据比较器
掌握一位数值比较器和两位数值比较器的真值表和各个端口的作用。看看理解数值比较器的扩展，这个数值比较器出一般都是很简单的，不会涉及太深的内容。两种扩展方式要掌握。理解。
（5）加法器
第一 半加器的定义没有考虑低位进位的加法运算称为半加。掌握半加器的真值表和表示方法，以及符号中各个符号代表什么，第二：全加器的定义就是能进行加数，被加数和低位来的进位进行相加。要掌握全加器的真值表以及各个端口代表数的什么意思，163页4位串行进位全加器要掌握其中的原理，如果给出四个一位的，变成四位的就是这样变。165页加法器的扩展方式要弄懂，（6）减法器
有一年好像考过吧，不过这个比较难理解，要把167页的那个图理解了，主要是根据图相关的讲解进行理解了，好像有过要设计减法电路。要注意这方面。
4.5组合可编程逻辑器件属于存储器那一部分的内容，（暂时先省略）
这部分组合逻辑电路的设计很重要的一般情况下大概有20分左右的题目是单纯的组合逻辑电路的，还有一部分是组合逻辑电路和时序逻辑电路综合的，所以这部分掌握好很重要。这部分的例题就不一一列举了，看讲义上的那些题目弄懂。建议把课本上的习题做一遍，第五章锁存器和触发器
5.2 锁存器
锁存器是对脉冲电平敏感的存储单元电路，而触发器是对边沿敏感的电路，可以分为上升沿触发和下降沿触发。这是锁存器和触发器的区别，另外就是在讲义上根本没有锁存器的概念，只是重点讲解了各个触发器的功能。所以这一章根据历年考题来看。SR锁存器还是看看，为了防止意外考试，然后这一节重点我都用红笔画在书上了，那些就是我感觉的重点。209页消陡电路时怎么工作的，我记得当时考重邮的那位同学问过我，最好看看吧，其他的可以跳过不看。掌握了D锁存器的特点就行。至于那些传输门不用也别了解
5.3 触发器的电路结构和工作原理
触发器的类型根据将以上看吧，可能会考简答题，书上分为三种，讲义上分为四种，以讲义为主吧。主从触发器中的功能表中有一个S和R一个是置0一个是置1，这个以后再设计电路的时候可能会用到这两个按钮的作用。其他的不用看了，5.4触发器的逻辑功能（这是重点，好好看看0
(1)首先区分什么是现态什么是次态（225页课本中有定义）
（2）掌握D触发器，特想表特性方程和状态图都要掌握
（3）JK触发器同上
（4）T触发器（还有T’触发器）
（5）SR触发器（这个不是常考，但是还是要掌握看懂）
（6）各个触发器之间的转化。这个不仅仅是书上的D触发器转化为别的触发器，以后做题的过程中会用得到，掌握转换的过程，讲义上也特别的写明了。
这一章主要的内容就是掌握各个触发器的功能，并在实现逻辑功能的时候用得上。
这一章的习题就不一一写了，许多设计的题目要自己看懂。这是时序逻辑电路设计的基础。
第六章 时序逻辑电路
6.1 明白什么是次态，什么是现态。另外理解什么是输出方程，什么是激励方程。，什么是状态方程。了解时序逻辑电路的主要特征。明白什么是异步时序电路和同步时序电路。
（2）248页的例题要弄懂，三个逻辑方程组要回列，这个要做题明白是什么，会写状态表，画状态图和时序图，这个一般是分析时序电路逻辑功能的必要的步骤。
6.2 同步时序逻辑电路的分析。这一节要掌握怎么分析同步时序逻辑电路。多做题去明白。
6.2.1和6.2.2的例题不错，看懂明白，可能会有问题说最后判断电路的逻辑功能这个刚开始做题时可能不知道为什么书上会那么想。等你做很多题目的时候你就能理解了，多做题对比答案，增强分析能力。多见见这种题型，一般逻辑功能就那么几个。
6.3 同步时序逻辑电路的设计
这个是重点中的重点，一般将近=一半的分数和答题都在这。一半后面的两道答题会设计和存储器有关或者和组合逻辑电路综合的题目，同步时序逻辑电路的设计这个过程不是很麻烦，但是后面化简的时候要仔细认真，在建立原始状态表和状态化简的时候这方面一定要仔细，一半此类题目考的就是你的耐心和细心，10年倒数第二道就是一个同同步时序逻辑电路的设计题，我花了20多分钟才写完，那道题25分。
6.3.1 设计步骤这个要仔细明白每一部的内容。重点我已经划到我的书上了。
6.3.2 同步时序逻辑电路的设计举例。这一届要重点掌握它的分析方法。以及每一个步骤这个东西要多做题自己去明白和体会其中的道理。另外就是要重点明白什么是具有自启动能力，还有就是状态化简的哪一方面，有两种不同的化简方法，现在我不太清楚了，但是有一种就是不需要检查状态就是做出来就具有自启动能力，这个一定要重点掌握。因为考试的时候无论怎么样都不要做这方面的检查，因为你已经写上了，再改的话很麻烦，所以一定要掌握那种不需要检查是否具有自启动能力的化简方法。还有就是6.3.2例题中那个JK触发器的状态确定要参考书上的，但是好像讲义上给出了另外一种化简方法，要掌握讲义上的那个，因为那个就是具有自启动能力的那种。书上的化简方法也要掌握，但是做题的时候尽量多的使用讲义上的。另外就是原始状态图化简的时候出了书上的那种方法以外还有就是重邮上的那本上也有的另一种方法，有时间的话最好参考看一下，没时间的话掌握现在课本上的即可，这个要靠做题去体会了。许多问题要自己去明白了。这一节可是重点，要把课本上的题目做了，做多了才能明白。
6.4 异步时序逻辑电路的分析。这个要明白什么是异步时序逻辑电路，另外就是要会分析，这个不要求会设计，这一定要自己看明白，虽说题目考的不多甚至不考，但是有许多情况下会考的到，比如异步二进制计数器的设计什么的，很多的，学会分析即可。
6.5 若干典型的时序逻辑集成电路
（1）寄存器，这个要看看吧，主要看看每个端口的功能是干什么的，看懂功能表即可，但是好像在我记忆中没有考到这方面的设计内容。
（2）移位寄存器这个要是重点掌握的。首先掌握单项移位寄存器的特点。和基本原理，还
有多功能寄存器的特点，另外就是双向寄存器的功能表要重点掌握。还有看看环形计数器的特点
（3）计数器，这个算是每年必考的一个东西，首先掌握简单异步二进制计数器的特点和基本原理。另外就是掌握二进制计数器的状态表。还有就是74161计数器要重点掌握它们的功能。掌握各个端口放入名称，这个你们做历年真题就明白了，这个是每年都要涉及到的东西。所以要重点看看，必须掌握。另外就是计数器的扩展，这个自己要会，并且明白怎么扩展。非二进制计数器不需要掌握，看懂即可，没时间可以不看。
用集成计数器构成任意进制的计数器这个296页的要看懂，明白，要明白反馈清零法和反馈置数发的不同之处。6.5.3和6。5.4的例题 要掌握。后面涉及这方面的题目很多要重点掌握。（4）环形计数器和扭环形计数器要明白它们的状态有多少，这个我在讲义上写了，要重点看看。好像有一年的考题涉及到了。
这算是数电中最重点也是最难的一章了，一般后面的大题都要涉及到设计电路，不是组合就是时序，所以重点的这几章内容要好好掌握，这个最好要把后面的习题做一遍，自己好好掌握。不然你看一遍不做题是没有感觉的。看懂不一定代表你会了或者你会做题了。
第七章 存储器和可编程逻辑器件，这个要看看讲义上的东西了，讲义上的总结很好，掌握不同可编程逻辑器件的特点，有的或门固定与门可编程，有的相反，有的都可以编。另外就是还要掌握用可编程逻辑器件设计电路，或者实现一个逻辑表达式，这个在组合逻辑电路第五章最后的内同要涉及到，那节自己看看，这一章不算是很重点，但是他会考察一些概念的问题，有些问题我也不明白。比如08年第四题的第四个，04年EPLD和FPGA的特点。这些问题都很难的，这个靠自己去总结。
7.1.1 明白ROM的组成。333页上面明白什么是数据线和地址线，什么是字长即可，其他的不用看，7.2.4存储量扩展，这个算是这张比较重点了，因为后面有的答题就是要么扩展字数，要么扩展位数，分值也很大吧。
7.3.2 CPLD的特点看看
7.3.3FPGA的特点也要看看
这章也就是这么多了，另外就是讲义上的东西要看看，还有就是那个优酷上的视频，这章建议有些东西参考老师讲可能会更明白吧，第八章就是脉冲波形的变化与产生
说实话这章以前我看了看只是考了一些概念性的问题，比如单稳态触发器有几个状态，单稳态触发器的分类等等吧，不过10年的考题中有一道是设计一个脉冲波，好像应该用到这个章的内容，这章在大纲上没有要求但是为什么会考到我也不清楚，不过当时我们考重邮的那些同学他们是把这一张作为重点，我的建议是大家还是看看吧，我也说不清楚该怎么办。毕竟我已经考上了，我感觉即使看也要有重点的看看电路设计的哪一方面吧，关于什么参数计算的应该考不到，而且我的建议是参考一下别人的数电的教材吧，毕竟我考试的时候还没有看到关于555定时器的应用。
第九章 数模模数转换
9.1DA转换这个看看讲义把，对比课本看。因为不同的转换方式可能叫法不同，这一章占得分值不多，可能会考一些概念的问题，大家可以参考每年的真意出题的重点复习。
DA转换器的分类另外就是转换器的一些参数的比如电流或者电压的计算方法大家要掌握。还有就是他们的优缺点。也要掌握。
转换器的技术指标就是分辨率的计算应该算是考的，要掌握，课本上和讲义上的计算好像不一样要参考讲义上和他说的那本参考书上的内容。
9.2 AD转换器的一般过程掌握名字即可。量化的方法课本上和讲义上不太一样。还是要把课本上先掌握在理解将以上的东西，10年好像没有涉及到大题是关于这章的。量化的方法要掌握。并行转换的优缺点要掌握，另外就是用的几个比较器，448页我用红笔写了，要仔细看看。并且要掌握并行转换的优缺点。449页上面我用红笔画了
逐次比较型的要掌握怎么比较的，这个好像后面有题，并且写出转换后的编码，这个要看懂。理解掌握。
双积分的我把各个参数的计算方法看了看，并理解掌握了。不过好像考的题目不会过多涉及到，而且也比较难理解，我的建议是打击有时间的话看看，没有的话就了解几个参数的计算方法死记下来也可以，虽说没有考过，但是不一定以后不考。
AD转换的精度也要会计算。
这一章考点不算多，但是唯一比较难的是就是可能以前学的简单，学起来还有点费劲。数字电路的重点不算是很多而且学起来相对信号容易，因为信号需要计算和理解记忆的东西太多了，我给大家的建议就是要在不同时候参考不同的参考书，还有要和别的学校考数字电路的人多商量题目，这样对提高你的水平大有帮助，还有就是要多和考同一学校的资料要分享并且相互商量一些问题，这对提高你们自身竞争力有很大帮助。
点击咨询 