数字逻辑功能（范文大全）

第一篇：数字逻辑功能

数字逻辑功能

可编程器件按集成度来区分刃分为简单PLD(LPLD)和复杂PLD(cPu)。最早的可编程逻 辑器件是熔丝编程的只读存贮器PRoM，由于结构的限制，只能完成简单的数字逻辑功能。其后，出现了一类结构上稍复杂的可编程；压片，gp可编程逻辑器件(PLD)．它能够完成各种数字逻辑功能。典型的PLD由一个“与”门和一个“或”门阵列组成，由于任意一“个组合逻辑都可以用“与—或”表达式来描述，所以PLD能以乘积和的形式完成大量的组合逻辑功能。可编程逻辑阵列PLA是这一阶段贴片钽电容巾的最早产品，它由一个“与”平面和一个“或”平面构成，但这两个平面的连接关系是可编程的(在结构图中常用M表示)。PIA器件既有现场可编程的，也有掩膜可编程的，虽然利用牢高，但运行速度较惕，仅适用于小规模逻辑。

随后出现了可编程阵列逻辑PAL。rAL由一“个可编程的“与”平面和一个固定的“或’’平面(在结构图中常用·表示)构成，或门的输出可以通过触发器有选择地被昼为寄存状态。NL器件是现场可编程的，但由于不便于用户使用和修改，目前已被淘汰。·

然而，枉PAL的基础上，随后发展出了一种通用阵列逻闻GAL(GMneri A恤LoRic)。它采 用EEPRoM工艺，彻底解决了焙丝型可编程器件的一次可编程问题，义现了电可擦陈、电可改写，其输出结构是可编程的逻辑定单元。由于GAL的设计具有很强的灵活性，所以至今仍被许多人使用。’

上述PLD器件的一个共同特点是可以实现速度特性较好的逻辑功能、可实现紫外线可擦除和电可擦除。但出于阵列规模较小、片内寄存器资源不足、I／o不够灵活以及编程不仪等缺点，目前已被复杂PLD代替。

复杂PLD可分为复杂可编程逻辑器件CPLD(c删Pl既PmgrammabLe Lo如Devic)和现场可‘编程门阵列5PGA(FNd Pr。卿nMbEe Gak AMy)。同以往的PAL和GAL等相比较，FPGVcPLD的规模比较大，它可以替代几—r名至几千块通用Ic；露片。这样的rFGA／cPLD实际L就是一个子系统部件。这两种器件ABC电子兼容了简单PLD和通用门阵列的优点，它们都具有体系结构和逻辑堆元灵活、集成度高以及适用范围宽的特点。可实现较大规模的电路，编程也很灵活。与A缴[：(APP比；比n5PM顺clc)相比，具有设计开发周期短、设计创造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点，因此被广泛应用于产品的谅型设计和产：品生产(一般在1删。什以下)之中。

一个可编程的与阵列，如图5—95(a)所示。由因看出，为实现用户现场编程，在二极管与门的各支路与输出之间接入熔丝。编程者可以有选择地将某支路施加大电流将熔丝烧断。熔

丝烧断的支路其输入与输出断开。相反，熔丝保留的各支路的输入才成为有效输入，输出F是熔丝保留各支路输入的与逻辑函数，熔丝烧断各支路的输入在与函数中消失，实现可编程之目的。图5—95(b)是图5—95(a)中的与阵列的PLD表示。图5—95(b)中有一条行线六条列线，有六个交叉点，画有六个叉。图5—95(a)和(b)是未编程之前或编程后熔丝全部保留的与阵列表示情况。输出可实现六条列线上IC现货的六个输入逻辑变量的与逻辑函数，f(4，月，c)＝4．4．6‘D“c”c＝o n图5—95(c)给出烧断三个熔丝的情况，编程后实现的与逻辑函数是f(4，B，c)＝4B c。图5—95(d)是图5—95(c)给出的与阵列的PLD表示。

图5。96(a)是一个可编程或阵列，其构成原理与可编程的与阵列相同。图5—96(b)是图5—96(a)给出的或阵列的PLD表示。或阵列的输入常常是与阵列的乘积项输出．或阵列的输出是编程后保留熔丝各支路输入乘积项之逻辑或。图5—96(c)和(d)给出实现F(PI，P：，P2)＝P J?P3的可编程或阵列及其PLD表示。

一般说来．从阵列巾选择熔丝加以摧毁的过程称为编程。编程一般借助cAD或EDA软件程序将要求的逻辑函数影射成ABC电子熔丝图，然后再将熔丝因数据传送到专用编程器，由编程器选择并提供大电流来摧毁熔丝图中所指定的熔丝，进而完成编程。hymsm%ddz

第二篇：频率计(格式)数字逻辑

课程设计任务书

（指导教师填写）

课程设计名称 电子技术课程设计 学生姓名

专业班级

设计题目

简易数字频率计

一、课程设计的任务和目的

任务: 设计一个简易数字频率计，用来测量单位时间内数字信号的脉冲个数，并用数码管显示出来。

目的：

掌握简易数字频率计的设计、组装、调试方法。掌握有关集成电路的工作原理。

二、设计内容、技术条件和要求

1.设计简易数字频率计：

⑴.设计一个简易数字频率计，用于测量数字信号的频率并显示，用一个开关控制频率计的起动和停止，并可对频率计置数。

⑵.测频范围为0.1Hz到9999Hz。

⑶.测量所需时基时间可调，分1秒和10秒两档。

⑷.能连续循环测量显示，若用1秒档时要求6秒完成一个循环，其中1秒计数测量；4秒显示结果；1秒清零。然后依次循环。

2.根据上述要求，画出电路框图、原理总图。3.对原理图进行仿真。4.在实验箱上组装、调试。5.撰写设计总结报告。

三、时间进度安排

本课程设计共两周时间。第一周：理论设计

周二

布置设计任务；提出课程设计的目的和要求；讲解电子电路的一般设计方法和电子电路的安装、调试技术；明确对撰写总结报告和绘制原理总图的要求；安排答疑、实验时间。

周二至周五

学生查资料，进行理论设计，其中安排三次答疑，指导学生设计。第二周：仿真和安装调试、撰写设计总结报告 周一

交设计草图供老师审阅。

周二至周三

在EDA实验室对其设计的电路进行仿真，并可根据仿真情况修正设计以确定设计正确，能完成设计要求。周三至周四

在实验箱上进行安装、调试，并通过老师验收。最后，撰写设计总结报告、绘制原理总图。

四、主要参考文献

1.各种版本的数字电子技术基础教材； 2.各种版本的电子技术课程设计指导书；

3.集成电路手册。

指导教师签字：

2013 年12月 16 日

第三篇：数字逻辑理论

参考书（华中科技大学康华光主编第五版）

第一章 数字逻辑理论

1.1掌握占空比的概念（04年第九题提到占空比）。

1.2掌握二进制，八进制，十进制，十六进制的相互转换关系和各自的概念，以及二进制的优点。另外熟悉串行和并行两种传输方式，后面学到组合逻辑电路的时候可能会出把串行电路变成并行电路的题，1.3另外二进制加法和减法的运算以及原码。反码和补码的变换，以及带符号减法运算两种方式。后面设计加法器和减法器的时候可能会涉及到，1.4编码的那一块掌握8421码5421码2421码，能写出来，记得一年的真题中写到了要写出来这几个码，所以要掌握他们的形式，另外要知道什么是有权码，什么是无权码另外就是重点要掌握格雷码的性质和特点，并且能写出从0到15各自的格雷码形式，这是一年的考题！

1.5掌握与或非三种基本的逻辑运算和符号表示，另外就是会用开关法表示与或的关系，有一年的考题三分就是这些简单的内容，而且重复会出现。另外就是掌握与非，或非，异或，同或之间的关系和符号表示方法。这是基础，1．6了解逻辑函数的表示方法，不用特别的看，明白即可！提到哪种方式要知道，会表示。这一章一般都是考概念的题，不过他也是后面要学习的许多东西的基础。掌握了才能更明白后面的一些东西，下面把考题写下，2003 第八题第四个，2004年第八题第一个05年的第八题第一个，06年第八题第一个08年第八题第一个07年第八题第一个第三个。

第二章

2.1 掌握逻辑代数的基本形式和基本定律。，和三个基本规则，带入规则，反演规则和对偶规则。逻辑代数的化简方法这个重点看自己掌握程度吧，第二节就是讲的是卡诺图的化简方法，2.2卡诺图的化简方法要重点掌握，因为到后来时序逻辑电路设计的时候用的很多，所以2.1和2.2要做适量的题目，并且要多看几遍，增强印象，另外卡诺图的化简，书上只涉及到2个变量，3个变量，4个变量，你可以参考其他书，还有5个6个变量的情况一般不会出现，因为我没有看过，而且做每年的真题，也没有遇到变量很多的情况。另外书上只提到最小项，其实还有最大项的说法，这个要参考其他的书，因为考试的时候好像有最大项的提法，这点给的建议是参考那本学校指定的书，不过内容不多，可以大致看看，很容易明白的，还有就是可以参考重邮的那本数字电路，这个方面也有介绍，另外我的那个讲义上也讲到了自己要看明白，和那些人一起商量搞懂这些知识，另外就是卡诺图的化简方法及注意的原则要注重掌握，以及卡诺图画圈的时候应该注意的规则，把课后习题相关内容做完，明白即可。还有就是多余项的处理。要根据情况去化简。这个在设计逻辑电路的时候经常用得到，在讲义上叫随意向，记住叫法的不同。还有最大项和最小项之间的关系，就是最小项的取反，记住 本章是以后学习的基础，因为再设计逻辑电路的时候都要涉及到

这张有些东西要是你逻辑思维好的话不难，要掌握方法，因为几乎后面的每道大题基本上都要涉及到逻辑函数的化简，所以要重点掌握。否则大题中你的化简做错的情况下，电路就全错了，要注意这一点，一般情况下单独出题的情况很少，只有简答题中有几个吧，不过大体都要涉及到化简，03年第八题第五个，04年第八题的第二个05年第八题的第二个。第三个。

第三章 逻辑门电路

这个最好根据讲义和题目去看，因为我也没有看明白，这一章不算是重点，常考的内容我已经写到了讲义上。这章有许多题目我也不会，建议去听一下优酷中的那个老师讲的，是哈工大的老师讲的，在搜索中输入哈工大数字电路即可出现。下面我把这张重点考得东西写一下，有些考的我也不是很懂，三极管的原理一定要掌握，分清基极b，集电极c，和发射极e，还有就是当基极和集电极之间的电压大于0.7V的时候发射极和集电极之间是导通的，就是相当于短路，如果发射极接地的话那么集电极就相当于接地。一般复杂的电路都是根据这个原理去推断的，其他的我也不太懂，还有就是开门电平和关门电平，这个定义在重邮的那本书上有定义和详细的解释，详细的解释我已经写到了那本将以上了，认真看一下吧，开门电阻和关门电阻的含义，关门电阻就是当电阻小于0.91K欧姆的时候相当于低电平，这个就是关门电阻，开门电阻就是当电阻大于3.2k欧姆的时候相当于逻辑一，这个就是开门电阻。另外就是与非门的伏在输出特性这个是一年的考题，我当时不知道什么意思，还是重邮的那本书上有这个讲解，那个讲义上也有，也就是当与非门的发射极的电阻高于2k欧姆的时候则输出的电压时1.4V2008年的第八题的第二个就是这个题目和对应讲义上的图的解释，另外要掌握扇出系数的概念，就是讲义上的，门电路的扇出数就是在其正常工作的情况下，所能带同类门电路的最大数目，还有扇出系数的计算方法，下面就是两类特殊的门，（1）集电极开路门，OC门，这个掌握的主要是国标的画法。功能，和特点，我已经写

到讲义上了，另外就是上拉电阻的计算，我没有看懂。也没有碰到类似计算的考题，所以建议看不懂的话就别看了，不过那个公式要了解，（2）三态门，三态门的特点和功能已经写到讲义上了，（3）另外就是课本116页那个讲了多余端口（空余输入端）的处理，要记下来因为好像

重复考了几次，课本上我已经用红线表示出来了。

2007年第八题第五个说明OC门的特点和应用，08年就是与非门输出特性，05年简述三态门的特点和应用，04年第八题第四个说明与非门和或非门空余输入端的处理方法03年第六个已输入低电平为例说明TTL门电路为什么会有扇出限制（我不会，可以看看优酷上的讲解把这一章的内容搞懂）03年第八题的最后一个是简述OC门的特点和功能用途（07年重复该题）还有讲义上讲到的例题。

第四章 组合逻辑电路

4.1组合逻辑电路的分析自己会分析即可，把课本上的看完，明白其中的道理，以后再分析此类问题的时候按照书上的步骤做即可，4.2 组合逻辑电路的设计类似吧，按说应该是先讲完组合逻辑电路中的原件后再讲这些，呵呵，再设计组合逻辑电路的时候要按照此章的内容的步骤去设计即可，4.3竞争冒险，明白竞争冒险的原因，然后掌握消除竞争冒险的方法，要记下来，可能会考概念的问题，一共有三个：

（1）发现并消去互补相乘项。

（2）增加乘积项以避免互补项相加，（3）输出端并联电容器

4.4

（1）编码器：知道什么叫编码，编码的位数和符号数之间的关系要掌握，2的n次幂要大于N，n为编码位数，N为要编码的符号数。掌握42编码器和83编码器优先编码器理解即可，不需要记住，另外就是编码器的扩展要看懂，理解并掌握。还有编码器的真值表还有功能要掌握。

（2）译码器，和编码器正好相反，要掌握24译码器和38译码器和他们的功能，还有就是使能端的作用，还有要会怎么两个38译码器扩展到416译码器，这个是很重要的，书中一个例题是用1个24译码器和4个38译码器组合成一个532译码器，这个要掌握，看懂，其他的原理类似。还有就是用译码器实现一个逻辑函数，就是148页的例题。210进制译码器不需要掌握，还有七段显示译码器也不需要看。然后就到了数据分配器，其实就是一个译码器。看懂数据分配器的原理，并要记住数据分配器的应用，可能会考概念的问题，（3）数据选择器，掌握数据选择器各个端口的功能，要理解并会应用156页输出的那个表达式4.4.7，明白其中的含义，另外就是掌握数据选择器的几个应用，第一：扩展，两种扩展方式，一个是位的扩展一个是字的扩展，学了储存器以后容易理解了。一般字的扩展应用比较广泛。考题中比较多。字的扩咱就是用两个八位的数据选择器扩展为16位的数据选择器。第二：就是逻辑函数产生器，这个要掌握例题4.4.7，另外就是数据选择器的优点是无需对函数进行化简，第三个应用就是实现并行数据到串行数据的转换。这个其实要用到定时器为实现其功能。这个要看看，要明白怎么转化的，以后的考题中可能会遇到这个问题。

（4）数据比较器

掌握一位数值比较器和两位数值比较器的真值表和各个端口的作用。看看理解数值比较器的扩展，这个数值比较器出一般都是很简单的，不会涉及太深的内容。两种扩展方式要掌握。理解。

（5）加法器

第一 半加器的定义没有考虑低位进位的加法运算称为半加。掌握半加器的真值表和表示方法，以及符号中各个符号代表什么，第二：全加器的定义就是能进行加数，被加数和低位来的进位进行相加。要掌握全加器的真值表以及各个端口代表数的什么意思，163页4位串行进位全加器要掌握其中的原理，如果给出四个一位的，变成四位的就是这样变。165页加法器的扩展方式要弄懂，（6）减法器

有一年好像考过吧，不过这个比较难理解，要把167页的那个图理解了，主要是根据图相关的讲解进行理解了，好像有过要设计减法电路。要注意这方面。

4.5组合可编程逻辑器件属于存储器那一部分的内容，（暂时先省略）

这部分组合逻辑电路的设计很重要的一般情况下大概有20分左右的题目是单纯的组合逻辑电路的，还有一部分是组合逻辑电路和时序逻辑电路综合的，所以这部分掌握好很重要。这部分的例题就不一一列举了，看讲义上的那些题目弄懂。建议把课本上的习题做一遍，第五章锁存器和触发器

5.2 锁存器

锁存器是对脉冲电平敏感的存储单元电路，而触发器是对边沿敏感的电路，可以分为上升沿触发和下降沿触发。这是锁存器和触发器的区别，另外就是在讲义上根本没有锁存器的概念，只是重点讲解了各个触发器的功能。所以这一章根据历年考题来看。SR锁存器还是看看，为了防止意外考试，然后这一节重点我都用红笔画在书上了，那些就是我感觉的重点。209页消陡电路时怎么工作的，我记得当时考重邮的那位同学问过我，最好看看吧，其他的可以跳过不看。掌握了D锁存器的特点就行。至于那些传输门不用也别了解

5.3 触发器的电路结构和工作原理

触发器的类型根据将以上看吧，可能会考简答题，书上分为三种，讲义上分为四种，以讲义为主吧。主从触发器中的功能表中有一个S和R一个是置0一个是置1，这个以后再设计电路的时候可能会用到这两个按钮的作用。其他的不用看了，5.4触发器的逻辑功能（这是重点，好好看看0

(1)首先区分什么是现态什么是次态（225页课本中有定义）

（2）掌握D触发器，特想表特性方程和状态图都要掌握

（3）JK触发器同上

（4）T触发器（还有T’触发器）

（5）SR触发器（这个不是常考，但是还是要掌握看懂）

（6）各个触发器之间的转化。这个不仅仅是书上的D触发器转化为别的触发器，以后做题的过程中会用得到，掌握转换的过程，讲义上也特别的写明了。

这一章主要的内容就是掌握各个触发器的功能，并在实现逻辑功能的时候用得上。

这一章的习题就不一一写了，许多设计的题目要自己看懂。这是时序逻辑电路设计的基础。

第六章 时序逻辑电路

6.1 明白什么是次态，什么是现态。另外理解什么是输出方程，什么是激励方程。，什么是状态方程。了解时序逻辑电路的主要特征。明白什么是异步时序电路和同步时序电路。

（2）248页的例题要弄懂，三个逻辑方程组要回列，这个要做题明白是什么，会写状态表，画状态图和时序图，这个一般是分析时序电路逻辑功能的必要的步骤。

6.2 同步时序逻辑电路的分析。这一节要掌握怎么分析同步时序逻辑电路。多做题去明白。

6.2.1和6.2.2的例题不错，看懂明白，可能会有问题说最后判断电路的逻辑功能这个刚开始做题时可能不知道为什么书上会那么想。等你做很多题目的时候你就能理解了，多做题对比答案，增强分析能力。多见见这种题型，一般逻辑功能就那么几个。

6.3 同步时序逻辑电路的设计

这个是重点中的重点，一般将近=一半的分数和答题都在这。一半后面的两道答题会设计和存储器有关或者和组合逻辑电路综合的题目，同步时序逻辑电路的设计这个过程不是很麻烦，但是后面化简的时候要仔细认真，在建立原始状态表和状态化简的时候这方面一定要仔细，一半此类题目考的就是你的耐心和细心，10年倒数第二道就是一个同同步时序逻辑电路的设计题，我花了20多分钟才写完，那道题25分。

6.3.1 设计步骤这个要仔细明白每一部的内容。重点我已经划到我的书上了。

6.3.2 同步时序逻辑电路的设计举例。这一届要重点掌握它的分析方法。以及每一个步骤这个东西要多做题自己去明白和体会其中的道理。另外就是要重点明白什么是具有自启动能力，还有就是状态化简的哪一方面，有两种不同的化简方法，现在我不太清楚了，但是有一种就是不需要检查状态就是做出来就具有自启动能力，这个一定要重点掌握。因为考试的时候无论怎么样都不要做这方面的检查，因为你已经写上了，再改的话很麻烦，所以一定要掌握那种不需要检查是否具有自启动能力的化简方法。还有就是6.3.2例题中那个JK触发器的状态确定要参考书上的，但是好像讲义上给出了另外一种化简方法，要掌握讲义上的那个，因为那个就是具有自启动能力的那种。书上的化简方法也要掌握，但是做题的时候尽量多的使用讲义上的。另外就是原始状态图化简的时候出了书上的那种方法以外还有就是重邮上的那本上也有的另一种方法，有时间的话最好参考看一下，没时间的话掌握现在课本上的即可，这个要靠做题去体会了。许多问题要自己去明白了。这一节可是重点，要把课本上的题目做了，做多了才能明白。

6.4 异步时序逻辑电路的分析。这个要明白什么是异步时序逻辑电路，另外就是要会分析，这个不要求会设计，这一定要自己看明白，虽说题目考的不多甚至不考，但是有许多情况下会考的到，比如异步二进制计数器的设计什么的，很多的，学会分析即可。

6.5 若干典型的时序逻辑集成电路

（1）寄存器，这个要看看吧，主要看看每个端口的功能是干什么的，看懂功能表即可，但是好像在我记忆中没有考到这方面的设计内容。

（2）移位寄存器这个要是重点掌握的。首先掌握单项移位寄存器的特点。和基本原理，还

有多功能寄存器的特点，另外就是双向寄存器的功能表要重点掌握。还有看看环形计数器的特点

（3）计数器，这个算是每年必考的一个东西，首先掌握简单异步二进制计数器的特点和基本原理。另外就是掌握二进制计数器的状态表。还有就是74161计数器要重点掌握它们的功能。掌握各个端口放入名称，这个你们做历年真题就明白了，这个是每年都要涉及到的东西。所以要重点看看，必须掌握。另外就是计数器的扩展，这个自己要会，并且明白怎么扩展。非二进制计数器不需要掌握，看懂即可，没时间可以不看。

用集成计数器构成任意进制的计数器这个296页的要看懂，明白，要明白反馈清零法和反馈置数发的不同之处。6.5.3和6。5.4的例题 要掌握。后面涉及这方面的题目很多要重点掌握。（4）环形计数器和扭环形计数器要明白它们的状态有多少，这个我在讲义上写了，要重点看看。好像有一年的考题涉及到了。

这算是数电中最重点也是最难的一章了，一般后面的大题都要涉及到设计电路，不是组合就是时序，所以重点的这几章内容要好好掌握，这个最好要把后面的习题做一遍，自己好好掌握。不然你看一遍不做题是没有感觉的。看懂不一定代表你会了或者你会做题了。

第七章 存储器和可编程逻辑器件，这个要看看讲义上的东西了，讲义上的总结很好，掌握不同可编程逻辑器件的特点，有的或门固定与门可编程，有的相反，有的都可以编。另外就是还要掌握用可编程逻辑器件设计电路，或者实现一个逻辑表达式，这个在组合逻辑电路第五章最后的内同要涉及到，那节自己看看，这一章不算是很重点，但是他会考察一些概念的问题，有些问题我也不明白。比如08年第四题的第四个，04年EPLD和FPGA的特点。这些问题都很难的，这个靠自己去总结。

7.1.1 明白ROM的组成。333页上面明白什么是数据线和地址线，什么是字长即可，其他的不用看，7.2.4存储量扩展，这个算是这张比较重点了，因为后面有的答题就是要么扩展字数，要么扩展位数，分值也很大吧。

7.3.2 CPLD的特点看看

7.3.3FPGA的特点也要看看

这章也就是这么多了，另外就是讲义上的东西要看看，还有就是那个优酷上的视频，这章建议有些东西参考老师讲可能会更明白吧，第八章就是脉冲波形的变化与产生

说实话这章以前我看了看只是考了一些概念性的问题，比如单稳态触发器有几个状态，单稳态触发器的分类等等吧，不过10年的考题中有一道是设计一个脉冲波，好像应该用到这个章的内容，这章在大纲上没有要求但是为什么会考到我也不清楚，不过当时我们考重邮的那些同学他们是把这一张作为重点，我的建议是大家还是看看吧，我也说不清楚该怎么办。毕竟我已经考上了，我感觉即使看也要有重点的看看电路设计的哪一方面吧，关于什么参数计算的应该考不到，而且我的建议是参考一下别人的数电的教材吧，毕竟我考试的时候还没有看到关于555定时器的应用。

第九章 数模模数转换

9.1DA转换这个看看讲义把，对比课本看。因为不同的转换方式可能叫法不同，这一章占得分值不多，可能会考一些概念的问题，大家可以参考每年的真意出题的重点复习。

DA转换器的分类另外就是转换器的一些参数的比如电流或者电压的计算方法大家要掌握。还有就是他们的优缺点。也要掌握。

转换器的技术指标就是分辨率的计算应该算是考的，要掌握，课本上和讲义上的计算好像不一样要参考讲义上和他说的那本参考书上的内容。

9.2 AD转换器的一般过程掌握名字即可。量化的方法课本上和讲义上不太一样。还是要把课本上先掌握在理解将以上的东西，10年好像没有涉及到大题是关于这章的。量化的方法要掌握。并行转换的优缺点要掌握，另外就是用的几个比较器，448页我用红笔写了，要仔细看看。并且要掌握并行转换的优缺点。449页上面我用红笔画了

逐次比较型的要掌握怎么比较的，这个好像后面有题，并且写出转换后的编码，这个要看懂。理解掌握。

双积分的我把各个参数的计算方法看了看，并理解掌握了。不过好像考的题目不会过多涉及到，而且也比较难理解，我的建议是打击有时间的话看看，没有的话就了解几个参数的计算方法死记下来也可以，虽说没有考过，但是不一定以后不考。

AD转换的精度也要会计算。

这一章考点不算多，但是唯一比较难的是就是可能以前学的简单，学起来还有点费劲。数字电路的重点不算是很多而且学起来相对信号容易，因为信号需要计算和理解记忆的东西太多了，我给大家的建议就是要在不同时候参考不同的参考书，还有要和别的学校考数字电路的人多商量题目，这样对提高你的水平大有帮助，还有就是要多和考同一学校的资料要分享并且相互商量一些问题，这对提高你们自身竞争力有很大帮助。

第四篇：数字逻辑教学大纲

数字逻辑教学大纲

课程主任：执笔人： 吕强开课单位：信息工程学院编写日期： 2008-2课程编码：课程中文名称: 数字逻辑课程英文名称: Digital Logic

课程类别：专业基础课

开课对象： 软件工程专业本科 开课学期： 第4学期 学分：3 ；总学时： 48；理论课学时：48

先修课程： 电路基础、模拟电子技术

基本教材：《现代数字逻辑》作者：马义忠 常蓬彬 关少颖编著 兰州大学出版社 200

2参 考 书：

【1】数字逻辑与计算机设计基础 刘真,蔡懿慈,毕才术

【2】数字系统逻辑设计曲兆瑞山东大学出版社

一、课程的性质、目的和任务

《数字逻辑》是软件工程专业的专业基础课之一，是该专业本科生必修的主干课程。数字逻辑课程阐明了数字逻辑电路的基本概念和分析设计方法，以门电路构成的逻辑电路的“经典方法”作为基本技能训练，提高以全加器、译码器、数据选择器、计数器、寄存器以及存储 器等较复杂的逻辑器件来构成更复杂的逻辑电路的分析与设计的能力。

二、课程的基本要求

本课程注重理论与实践相结合。在教学方法上，采用课堂讲授、课堂讨论、课后自学、上习题课等教学形式。要求学生熟悉数制、码制和逻辑代数，能以逻辑代数为工具，掌握对各类组合电路、同步时序电路、异步时序电路的基本逻辑单元分析和设计，了解存储器和可编程逻辑器件的性能和特点。

三、课程的基本内容及学时分配

第一章 数制和码制（学时数：2）

1． 数制

十进制、二进制、八进制、十六进制和任意进制数制

2． 数制转换

二进制和八进制、二进制和十六进制、二进制和十进制。

3． 编码

原码、反码、补码、BCD码和字符代码。

教学要求

掌握数制，数制之间的转换，码制和编码

第二章 逻辑代数基础（学时数：6）

1． 逻辑代数基本概念

2． 逻辑代数基本定律

3． 逻辑函数的标准表达式和卡诺图

4． 逻辑函数的化简

教学要求

掌握逻辑代数基本定律和基本运算规律，逻辑函数的各种表达式，利用逻辑代数和卡诺图对逻辑函数进行化简。

第三章 TTL集成门电路（学时数：6）

1． TTL与非门

2． TTL集电极开路与非门

3． 三态输出与非门

4． 其他类型的TTL门电路

教学要求

了解TTL门电路的电路结构、工作原理和外部特性，掌握门电路的逻辑功能和外部特性。

第四章 组合逻辑电路（学时数：9）

1． 组合逻辑电路的分析方法

编码器、译码器数据选择器和分配器、奇偶检测电路、比较器、加法器。

教学要求

掌握组合逻辑电路的分析方法。

第五章 集成触发器（学时数：6）

1． 基本R-S触发器

2． 电位触发的触发器

3． 主从触发器

4． 边沿触发器

教学要求

掌握触发器的基本类型及状态描写，触发器的简单应用。

第六章 同步时序电路（学时数：6）

1． 时序电路的机构与描述

2． 同步时序电路的分析方法

3． 同步时序电路的设计方法

教学要求

掌握同步时序电路的分析和设计方法。

第七章 异步时序电路（学时数：6）

1． 脉冲异步时序电路的分析

2． 脉冲异步时序电路的设计

教学要求

掌握脉冲异步时序电路的特点和分析方法。

第八章 存储器和可编程逻辑器件，VHDL语言描述数字系统简介（学时数：7）

1． MOS门电路

2． 存储器

ROM、RAM

3.可编程逻辑器件

PLD、PAL、GAL

教学要求

掌握可编程逻辑器件的结构和编程过程。

3．VHDL语言描述数字系统简介

四、课内实验安排

见实验大纲

五、习题及课外教学要求

习题课以例题分析为主，并适当安排开阔思路及综合性的练习及讨论。学时已包括在前述理论教学课时分配中。每次课堂授课都要有相应的课外作业,其内容据上课内容而定,主要是目的是巩固课堂内容,加深对所学东西的理解。

六、考核方式及成绩评定

课外作业，平时测验占30%；期末闭卷考试占70%。

第五篇：数字逻辑

数字逻辑复习

一．选择题

1．将逻辑表达式“ ”化简为逻辑表达式“A”，需使用公式化简法中的（）。

A、并项法B、吸收法C、消去法D、配项消去法

2．逻辑代数中的三种最基本的逻辑运算是（）。

A、与、与非、或非B、与、与或非、异或

C、与、或、非D、与非、与或非、异或

3． 的相邻最小项的是（）。

A、B、C、D、4．在何种输入情况下，“或非”的运算结果不是“0”，（）。

A、全部输入为“1”B、任一输入为“1”

C、全部输入为“0”D、任一输入为“1”，其他输入为“0”

5．在下列逻辑电路中，不是组合电路的有().A、译码器B、编码器C、全加器D、寄存器

6．要使3：8线译码器(74LS138)能正常工作，使能控制端G1、G2A#、G2B#的电平信号应是()。

A、100B、111C、011D、000

7．七段数码显示管中，共阴极电路的所有发光二极管输出端均是()

A、逻辑1B、逻辑0C、高阻态D、接地

8．一个32路的数据选择器，最合适的地址输入端的是（）

A、4B、7C、8D、5

9．组成一位的十进制计数器，至少需要（）个触发器。

A、4B、3C、6D、5

10．计数器的模是()

A、触发器的数量B、序列中实际状态数C、每秒循环次数D、可能的最大状态数

11.移位寄存器由()组成A、锁存器B、触发器C、一个字节存储器D、4位存储器

12．移位寄存器不能实现的功能是（）

A、实现信号的并行到串行的转换B、实现信号的串行到并行的转换

C、对时钟信号进行分频D、对输入信号进行编码

15．对于J－K触发器，当J＝0、K＝0，则CP脉冲作用后，触发器的次态是（）。

A、B、C、A或BD、16．使用256X1位ROM芯片组成1024X8位存储器，需要ROM芯片()片。

A、10B、32C、16D、64

17．用PLD开发软件输入逻辑设计的两种方式是()。

A、文本和数字B、文本和原理图C、原理图和代码D、编译和排序

18．VHDL属于()。

A、可编程逻辑B、硬件描述语言C、可编程阵列D、逻辑数学算

法

二．理解基本内容（看每章后的小结）

1．数字电路常用的描述工具有哪些？

2．在逻辑函数中，基本的逻辑运算有哪些？可以组合哪些运算？

？列举你曾学过的组合电路。

4．什么是译码器？它是如何工作的？七段译码器如何工作？

5．时序电路的特点是什么？结构怎样？

6．典型的触发器JK、D的方程是什么？它的工作状态有哪些？状态是如何变化的？

7．计数器的模的概念及如何计算的？X次分频如何产生相应的模？其频率怎么设置？

8。SRAM、DRAM的存储机理是什么？

9．存储逻辑是什么的产物？FLASH的特性怎样？

10．PLD、FPGA、ISP、VHDL涵义

三．公式法、卡诺图化简以及相关证明

看作业

四．分析设计

1．组合电路

三人表决器、路灯控制、电影院门口大人、小孩进入的自动检测等

2．时序电路

作业

3．VHDL的简单语法表达

数字逻辑复习纲要

第一章 逻辑代数

一、基本概念(P30)

1.逻辑函数的描述方式及常用工具；

2.逻辑代数三种基本逻辑运算(与、或、非).二、公式、卡诺图的化简方法

1.最小项，相邻最小项

2.公式(P16—P17)

3.卡诺图(结构、化简方法)

三、本章作业

第二章 组合逻辑

一、组合逻辑的组成与特征

二、组合电路的构件

1.列出相关电路

2.译码器

74LS138工作时,功能：每输入一组不同的代码，只有一个输出有效.3.七段数码显示器

SM 4205共阴阴极接地

4.数据选择器

例：32选1----5根控制线(选择控制信号)

三、本章作业

第三章 时序逻辑

一、时序电路的组成、功能、特点

触发器(F/F)，锁存器

二、触发器(F/F)特点

有两个稳态，计数器的模触发器(F/F)的个数.三、移位寄存器

功能：串并转换、分频

四、S-K触发器，D触发器的方程

五、序列检测

六、本章作业

第四章 存储逻辑

一、存储逻辑的组成二、SRAM和DRAM的存储机理

Flash闪存

RAM、ROM芯片实例分析

例：1024×8位ROM芯片：

数据线8位

地址线10位（）

控制线2位（1位读写线、1位片选线）

四、有关名词

例：PLD（Programmable Logic Device可编程器件）

FPGA（Field－Programmable Gate Array 现场可编程门阵列）ISP（In-system Programming 在系统编程）