基于FGA的直接数字频率合成器的优化设计论文（推荐阅读）

第一篇：基于FGA的直接数字频率合成器的优化设计论文

摘要：介绍了DDS的基本工作原理，针对传统DDS存在的主要问题，提出了基于流水线结构的累加器和基于波形对称的ROM优化设计，并在开发软件Quartus II上仿真，验证了优化设计的正确性。不仅提高了系统的运算速度，而且也节省了硬件资源。

关键词:FPGA；DDS；流水线结构；仿真

1.引言

随着科技的飞速发展，对信号发生器的要求越来越高，传统分立式模拟电路来难满足。直接数字频率合成法（Direct Digital Frequency Synthesis简称DDFS或DDS）具有频率稳定度高、分辨率高、切换时间短、相位变化连续、易于实现各种数字调制、集成度高等特点，能很好的满足各种需求。

因此，DDS技术在通信、雷达、电子对抗、仪器测试等领域都有广泛的应用。专用DDS芯片在控制方式、频率控制等方面不灵活，很多时候不能满足系统的要求，利用FPGA来设计符合自己需要的DDS系统就是一个很好的解决方法。

2.DDS的工作原理

DDS是利用数字相位累加产生线性变化的数字相位输出信号，通过波形数据查找表，获得对应于相位信号的数字化幅度信号，再通过数模转换器（DAC）获得模拟信号输出。一个基本的DDS系统由基准时钟fclk、相位累加器、相位/幅值查找表（ROM）、数模转换器（DAC）及低通滤波器（LPF）组成，如图1所示。

工作原理：预先在ROM中存入所需波形的幅度编码，每来一个时钟信号，N位的相位累加器将频率控制字K累加，同时累加器输出序列的高M位去寻址相位/幅值查找表，得到一系列离散的幅度编码（Y位）。该幅码经数模转换后得到模拟的阶梯电压，再经低通滤波器平滑后，就可得到所需要的波形信号。

DDS的输出信号频率fout=K·fclk/2N，频率分辨率为Δfout=foutmin/2N，实际最高输出频率取foutmax=fclk×40%，相对带宽为foutmax/foutmin=2N×40%。

3.DDS的优化设计

传统DDS结构的运算速度受相位累加器运算速率的限制，输出频率分辨率受相位/幅值查找表（ROM）存储容量的限制。大多数情况下频率控制字的位数都为20位以上，而传统DDS结构的相位累加器是采用一级式全加器和寄存器实现的。多位数的加法计算是由低到高串行进行的，这样会因为位数多而影响计算速度。传统DDS结构的相位/幅值查找表（ROM）是没有经过优化设计，而是直接将波形的采样数据放入ROM，这样会占用很大的空间，而硬件资源是有限的。

3.1 基于流水线结构的累加器设计

相位累加器是DDS的关键部件之一，它的运算速度直接影响DDS的运算速度。为了改进传统DDS结构因频率控制字位数多而带来的计算速度问题，采用DSP芯片设计中的流水线结构，并在每级流水线中设计了反馈电路，形成了累加流水线工作状态。将32位频率控制字的相位累加器采用4级流水线结构实现，每级8位，原理如图2所示。

32位流水线累加器共4级锁存，4级加法。第1级锁存用于存储并稳定32位输入数据，中间每一级8位加法器均搭配一级寄存器，这样可以减少毛刺。由流水线的原理可知，该累加器的整体速度取决于8位加法器。这样整体计算速度比传统的速度就提高了3倍。

由于QUARTUSⅡ软件中提供了参数化的宏功能模块库（LPM），通过改变LPM中模块的某些参数，可以达到设计的要求，所以LPM是提高电路设计的一种有效方法。本设计中，相位累加器的各级加法器均调用参数化模块库中的LPM_ADD_SUB模块，形成四级流水线工作状态，并在每一级流水线中插入几个寄存器来提高系统的数据吞吐率。

3.2 ROM查找表的优化设计

根据波形的对称性，可以对采样波形数据的存储进行优化，以便节省ROM空间。以正弦波为例，在区间内其波形是关于π/2对称的，因此其区间内的波形可以通过对的波形关于π/2进行翻转得到；同理区间内的波形可以通过对的波形关于横轴翻转得到。所以实际上ROM只需要存储内的正弦函数值，通（下转第133页）（上接第108页）过适当控制即可实现输出一个完整周期的正弦函数值，从而大大减小存储器的大小。优化的ROM结构框图如图3所示。

首先将相位寄存器输出的高M位总地址分为3部分：最高位作为数据的符号位，实现对数据正负的转换，次高位作为地址的标志位，实现对ROM地址的转换。而剩下的低M—2位通过地址转换器后作为ROM地址位。如果将最高位和次高位合并起来看，它们实质上是构成一个象限选择器，其值从00至11分别代表第1、2、3、4象限。这样只需传统的DDS结构的1/4的存储空间。

用QUARTUSⅡ软件中提供了参数化的宏功能模块库（LPM）来设计，lpm_rom的波形存储表只需要产生数据文件*.mif，然后直接在定制lpm_rom时，添加数据文件即可，但这种方法在FPGA支持内部嵌入式阵列块（EAB）时才可以使用。mif文件是在编译和仿真过程中作为存储器（ROM）初始化输入的文件，有多种方式可以创建mif文件。

4.仿真验证

通过FPGA的开发软件Quartus II，将编译综合后的DDS设计文件用软件自带的仿真器进行仿真，仿真波形如图4所示，通过仿真波形验证了设计是正确的。利用Quartus II自带嵌入式逻辑分析仪Signal Tap II采集ROM输出的数据所形成的波形，如图5所示。从输出波形可以验证设计的正确性。

5.结束语

本文通过构建流水线结构的相位累加器和波形存储表ROM的优化设计，改善了DDS传统机构的所存在的两个主要问题。设计调用QUARTUSⅡ软件中提供了参数化的宏功能模块库（LPM），对设计过程进行了详细的描述，并仿真验证了优化设计的正确性。经实验测试，在QUARTUS II环境下选取同一种器件，采用优化后的DDS设计方法，不仅提高了工作频，而且大大节省了资源。

参考文献

刘凌，胡永生译.数字信号处理的FPGA实现.北京：清华大学出版社，2003，5.陈**，冒燕，李海鸿.基于FPGA的世界数字频率合成器设计.微计算机信息，2006，22（5）：197—199.邹彦，庄严等.EDA技术与数字系统设计.北京：电子工业出版社，2007，4.潘松，王国栋.VHDL实用教程.成都：电子科技大学出版社，2001，3.

第二篇：第4章 数字频率合成器的设计总结

第4章

数字频率合成器的设计

随着通信、雷达、宇航和遥控遥测技术的不断发展，对频率源的频率稳定度、频谱纯度、频率范围和输出频率的个数提出越来越高的要求。为了提高频率稳定度，经常采用晶体振荡器等方法来解决，但它不能满足频率个数多的要求，因此，目前大量采用频率合成技术。

频率合成是通信、测量系统中常用的一种技术,它是将一个或若干个高稳定度和高准确度的参考频率经过各种处理技术生成具有同样稳定度和准确度的大量离散频率的技术。频率合成的方法很多，可分为直接式频率合成器、间接式频率合成器、直接式数字频率合成器(DDS)。直接合成法是通过倍频器、分频器、混频器对频率进行加、减、乘、除运算，得到各种所需频率。该方法频率转换时间快(小于100ns)，但是体积大、功耗大，目前已基本不被采用。

锁相式频率合成器是利用锁相环（PLL）的窄带跟踪特性来得到不同的频率。该方法结构简化、便于集成，且频谱纯度高，目前使用比较广泛。

直接数字频率合成器（Direct Digital Frequency Synthesis简称： DDS）是一种全数字化的频率合成器，由相位累加器、波形ROM，D/A转换器和低通滤波器构成，DDS技术是一种新的频率合成方法，它具有频率分辨率高、频率切换速度快、频率切换时相位连续、输出相位噪声低和可以产生任意波形等优点。但合成信号频率较低、频谱不纯、输出杂散等。

这里将重点研究锁相式频率合成器。本章采用锁相环，进行频率合成器的设计与制作。

4.1 设计任务与要求

1．设计任务：利用锁相环，进行频率合成器的设计与制作 2．设计指标：

（1）要求频率合成器输出的频率范围f0为1kHz～99kHz；（2）频率间隔f 为1kHz；

（3）基准频率采用晶体振荡频率，要求用数字电路设计，频率稳定度应优于10－4；

（4）数字显示频率；（5）频率调节采用计数方式。3.设计要求：

（1）要求设计出数字锁相式频率合成器的完整电路。

（2）数字锁相式频率合成器的各部分参数计算和器件选择。

（3）画出锁相式数字频率合成器的原理方框图、电路图（4）数字锁相式频率合成器的仿真与调试。4．制作要求：

自行装配和调试，并能发现问题解决问题。测试主要参数：包括晶体振荡器输出频率；1/M分频器输出频率；1/N可编程分频器的测试；锁相环的捕捉带和同步带测试。

5．课程设计报告要求。

写出设计与制作的全过程，附上有关资料和图纸，有心得体会。6．答辩要求 在规定的时间内，完成叙述，并回答提问。4.2 频率合成器的组成及工作原理

频率合成器是现代通信设备的重要组成部分，频率合成技术是将一个高稳定度和高准确度的基准频率经过四则运算，产生同样稳定度和准确度的任意频率。锁相式频率合成器, 其优点是可以实现任意频率和带宽的频率合成, 具有极低的相位噪声和杂散。是目前应用最为广泛的一种频率合成方法。

4.2.1 数字锁相式频率合成器的组成

数字锁相式频率合成器根据信道间隔和工作频率可分为间接式频率合成器和吞脉冲式频率合成器。

（1）基本单环锁相频率合成器

如图4.2.1所示是一个典型的基本单环锁相频率合成器的原理图。它由参考振荡源、参考分频器一个典型的频率合成器主要由鉴相器（PD）、环路滤波器（LF）、压控振荡器（VCO）和可编程分频器组成。

f R fN oo ff

图4.2.1 基本单环锁相频率合成器组成框图

它仅在锁相环的反馈支路中插入一个可编程控制的分频器（N）。信号源产生一个标准的参考信号源, 输出频率为fI, 经过R 次分频后, 得到频率为fR的参考脉冲信号。且f r = f i/ R , f r 加至鉴相器。另一方面, 压控振荡器产生频率为f 0 的信号, 并经过可变分频器的N 次分频后获得反馈信号, 频率为f N。鉴相器输出相位误差信号, 经过环路滤波器后, 送到压控振荡器, 调整其输出频率f o , 在环路锁定时，鉴相器两输入的频率相同，同时压控振荡器输出经N次分频后得到频率为fN的脉冲信号，它们通过鉴相器进行比相。当环路处于锁定状态时，fR = fN = fo /N，则：foNfNNfR。

显然，只要改变分频比N，即可达到改变输出频率fo的目的，从而实现了由fR合成fo的任务。在该电路中，输出频率点间隔f=fR。

这样，环中带有可变分频器的PLL就提供了一种从单个参考频率获得大量频率的方法。环中的除N分频器用可编程分频器来实现，这就可以按增量fr来改变输出频率。这是组成锁相频率合成的一种最简便的方法。

（2）变模分频锁相频率合成器

变模分频锁相频率合成器也称吞脉冲式数字锁相频率合成器。在基本的单环锁相频率合成器中，VCO的输出频率是直接加在可编程分频器上的。目前可编程分频器还不能工作到很高的频率，这就限制了这种合成器的应用。加前置分频器后固然能提高合成器的工作频率，但这是以降低频率分辨力为代价的。若以减小参考频率fr的办法来维持原来的频率分辨力，这又将造成转换时间的加长。最好的办法在不改变频率分辨力的同时提高合成器输出频率的有效方法之一是采用变模分频器，也称吞脉冲技术。它的工作速度虽不如固定模数的前置分频器那么快，但比可编程分放器要快得多.图4.2.2就是一个采用双模分频器的锁相频率合成器。

ffoRPLV fN AN NANNAA00N1N1

图4.2.2 变模分频锁相频率合成器组成框图

为保证足够小的信道间隔和比较高的工作频率，可采用吞除脉冲式数字锁相频率合成器。所谓“吞除脉冲”技术，就是采用高速双模前置分频器，有两个分频模数，当模式控制为高电乎时分频模数为P+1，当模式控制为低电平时分频模数为P。双模分频器的输出同时驱动两个可编程分频器，它们分别是主计数器N和吞食计数器A，通常N计数（分频）器的级数大于 A计数器的级数，即 N＞A。并进行减法计数。模式控制信号由两个可编程分频器产生，工作过程如下：

双模分频器的输出同时驱动两个可编程分频器，它们分别预置在N和A，N、A计数器同时开始计数，并进行减法计数。在除A和除N未计数到零时，模式控制MC为高电平，前置分频比为P+1,双模分频器的输出频率为fo/(P十l)。在输入A(P十1)周期之后，A计数达到零，将模式控制电平变为低电平，同时通过与门电路封锁A计数器的计数禁止端，使之停止计数，此时，除N分频器还存有N-A。由于受模式控制低电平的控制。双模分频器的分频模数变为P，双模分频器的输出频率为fo/P,再经(N-A)P个周期，除N，计数器也计数到零，输出低电平，将两计数器重新赋于它们的预置值N和A，同时对鉴相器输出比相脉冲，并将模式控制信号恢复到高电平。在一个完整的周期中输入的周期数为

N=A(P+1)+(N－A)P=PN+A fo=(PN+A)fN=PNfR+AfR 合成频率点间隔为fR。

在这种采用变模分频器的方案中也要用可编程分频器，这时双模分频器的工作频率为合成器的工作频率fo，而两个可编程分频器的工作频率为fO/P或fO/(P十1)。合成器的频率分辨力仍为参考频率fR，这就在保持分辨力的条件下提高了合成器的工作频率，频率转换时间也没有受到影响。可见，合成频率点间隔变为fR。

吞脉冲式频率合成器的主要产品有MC145152、MC145156等，内部具有６位吞除计数器．这种ＰＬＬ可编程频率合成器的稳定度和准确度与基准频率相当，无额外误差，在通信领域有广泛的应用。

4.2.2 锁相环路的工作原理

锁相环（PLL）是一个相位误差控制系统，利用反馈控制原理实现频率及相位的同步技术。锁相环通过比较输入信号和压控振荡器输出频率之间的相位差，产生误差控制电压来调整压控振荡器的频率，以达到与输入信号同频。在环路开始工作时，通常输入信号的频率与压控振荡器末加控制电压时的振荡频率是不同的。由于两信号之间存在固有的频率差，它们之间的相位差势必一直在变化，鉴相器输出的误差电压就在某一范围内摆动。在这种误差电压控制之下，压控振荡器的频率也就在相应的范围之内变化。若压控振荡器的频率能够变化到与输入信号频率相等，便有可能在这个频率上稳定下来(当然只有在一定的条件下才可能这样)。达到稳定之后，输入信号和压控振荡器输出信号之间的频差为零，相位差不再随时间变化，误差控制电压为一固定值，这时环路就进入锁定状态。

1.环路组成

锁相环路的基本组成框图如图4.2.3所示。它由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，其中，PD和LF构成反馈控制器，而VCO就是它的控制对象。

u ti()()ωi PD u td()LFu tc()VCOu to()()ωo 图4.2.3 锁相环路的基本组成框图

(1)鉴相器(PD)鉴相器是一相位比较装置，组成框图如图4.2.4，鉴相器是相位比较装置。它把输入信号vi(t)和压控振荡器的输出信号vo(t)的相位进行比较，产生对应于两信号相位差的误差电压vd(t)。若PD为线性鉴相器，输出误差电压ud可表示如下：

ud =Kde

(e =R –V)

其中 Kd 称为鉴相灵敏度，单位为V/rad。

uR uV PD ud 图4.2.4 鉴相器的框图

可用模拟乘法器来实现鉴相器的功能。利用模拟乘法器组成的鉴相器电路如图4.2.5所示。

图4.2.5 等效鉴相器

设外界输入的信号电压和压控振荡器输出的信号电压分别为：

式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压uD为：

用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压uC（t）。即uC（t）为：

式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时相位。

令θc（t）= △ωt+θi（t）-θO（t）为两相乘电压的瞬时相位差。则

ud(t)=Kdsinθc(t)

这就是相乘器作为鉴相器时的鉴相特性。可见它是正弦特性。在锁相环中实际采用的鉴相电路有许多，这里只是把相乘器作为鉴相器的一个通用数学模型，供分析环路之用。

(2)环路滤波器

在锁相环路中，环路滤波器实际上就是一个低通滤波器，其作用是滤出除鉴相器输出的误差电压ud中的高频分量和干扰分量，得到控制电压uC ,常用的环路滤波器有RC低通滤波器、无源比例积分滤波器及有源比例积分滤波器等。

RC低通滤波器

图4.2.6 一阶RC低通滤波器

图4.2.6为一阶RC低通滤波器，它的作用是将ud中的高频分量滤掉，得到控制电压uc。

它的传输函数为

F1(j)vc(t)1/jC11vd(t)1jRjc

式中，τ =RC为时间常数。

由此绘出一阶低通滤波器的幅频特性如图4.2.7所示：上限截止频率为fH，通频带fbw =fH。

F1(jω)3dB 0 ω fH

图4.2.7一阶RC低通滤波器幅频特性

图4.2.8所示电路为较常用的滤波器，一般R2<< R1，其作用是减少高频信号的衰减，从而提高锁相环路的捕捉和跟踪（频率）范围，但抗高频干扰的性能下降。此类滤波器也称为比例积分滤波器。

InR1OutR2CR2InR12Out31C

（a）

(b)

图4.2.8 比例积分滤波器（仿真电路）

（a）无源比例积分滤波器

（b）有源比例积分滤波器

（3-1）(3)压控振荡器（VCO）

压控振荡器是振荡频率ωv(t)受控制电压uc(t)控制的振荡器。实际上是一种电压-频率变换器。可以通过改变控制电压uC来改变压控振荡器的频率。压控振荡器频率ω0随控制电压vc(t)变化的曲线称为压控特性曲线。压控特性曲线一般为非线性，如图4.2.9所示：

ωv ωr uC 图4.2.9 压控振荡器特性曲线

由此可见，在较大的变化范围之内，ωo和uC成线性关系。此特性可用下列方程来表示

即 ω0 =ωr+ KV uC

这里KV是压控振荡器特性曲线的斜率，它表示单位控制电压可使压控振荡器角频率变化的大小，因此又称为压控振荡器控制灵敏度或增益系数，单位为rad/sV。ωr为压控振荡器的固有振荡角频率。

压控振荡器的电路形式很多，使振荡器的工作状态或振荡回路的元件参数受输入控制电压的控制，就可构成一个压控振荡器。在振荡器的振荡回路上并接或串接某一受电压控制的电抗元件后，即可对振荡频率实行控制。受控电抗元件常用变容二极管取代。变容管是利用半导体PN结的结电容受控于外加反向电压的特性而制成的一种晶体二极管，它属于电压控制的可变电抗器件

图4.2.10所示电路为用变容二极管D1的电容Cj来调节振荡器的频率的电路，这是一种简单的压控振荡器。

图4.2.10 压控振荡器

对于图中，若C1、C2值较大，C4又是隔直电容，容量很大，则振荡回路中与

L

相并联的总电容为：

变容二极管的电容量Cj取决于外加控制电压的大小，控制电压的变化会使变容管的Cj变化，Cj的变化会导致振荡频率的改变。

2．锁相环路的基本特性（1）捕捉与锁定特性

若锁相环路原本处于失锁状态，由于环路的调节作用，最终进入锁定状态，这一过程，称环路捕捉过程。在没有干扰的情况下，环路一经锁定，其输出信号频率等于输入信号频率。

（2）自动跟踪特性

若环路原本处于锁定状态，由于温度或电源电压的变化，使VCO输出频率变化，或者输入信号频率变化，通过环路自动相位控制作用，使VCO相位（频率）不断跟踪输入信号的相位（频率），这个过程称跟踪过程，或同步过程。

由于锁相环路具有自动跟踪特性，所以它相当于一高频窄带滤波器，不但能滤除噪声和干扰，而且能跟踪输入信号的载频变化，可以从有噪声背景的输入已调波信号中提取出纯净的载波。

（3）锁相环路的捕捉带与同步带

环路能捕捉的最大起始频差范围称捕捉带或捕捉范围，记作Δfp。环路所能跟踪的最大频率范围称同步带，记作ΔfH。3．常用集成锁相环路CD4046简介

过去的锁相环大多采用分立元件和模拟电路构成，随着集成电路技术的发展，锁相环路也实现了集成化、单片化，而且性能可靠、使用方便，因此广泛应用于广播通信、电视、音响、雷达、自动控制、遥控遥测、精密仪器等方面。CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。

CD4046是带有RC型VCO的锁相环路，属于低频锁相环路。采用 16 脚双列直插式，图4.2.11为CD4046的内部功能框图和构成锁相频率合成器时的外围元件连接图。从图中可以看出，CD4046主要由相位比较Ⅰ、Ⅱ、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。图4芯片内含有一个低功耗、高线性VCO，两个工作方式不同的鉴相器PDI和PDII，A1为PDI和PDII的公用输入基准信号放大器，源跟随器A2与VCO输入端相连是专门作FM解调输出之用的，此外还有一个6V左右的齐纳稳压管。

各引脚功能如下：

1脚相位输出端，环路入锁时为高电平，环路失锁时为低电平。2脚相位比较器Ⅰ的输出端。3脚比较信号输入端。4脚压控振荡器输出端。5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。

6、7脚外接振荡电容。

8、16脚电源的负端和正端。9脚压控振荡器的控制端。10脚解调输出端，用于FM解调。

11、12脚外接振荡电阻。13脚相位比较器Ⅱ的输出端。14脚信号输入端。15脚内部独立的齐纳稳压管负极。

14ui()fi16VDDA1PDI213Text3uv()fv46Ct71112R4R585VCOPDII1R19R2R3A210C15

图4.2.11 CD4046的内部组成框图

① 鉴相器PDI和PDII 鉴相器PDI一个数字逻辑异或门，当两个输人端信号Ui、Uo的电平状态相异时（即一个高电平，一个为低电平），输出端信号为高电平；反之，Ui、Uo电平状态相同时（即两个均为高，或均为低电平），UΨ输出为低电平。如图4.2.12

图4.2.11 CD4046的内部组成框图

由于CMOS门输出电平在0～VDD之间变化。所以只要用简单的积分电路就可以取出平均电平，因而使锁项环路的捕捉范围加大。该鉴相器主要应用在调频波的解调电路中。鉴相器PDII是一个由信号的上升沿控制的数字存储网络。它对输入信号占空比的要求不高，允许输入非对称波形，它具有很宽的捕捉频率范围，而且不会锁定在输入信号的谐波。它提供数字误差信号和锁定信号（相位脉冲）两种输出，当达到锁定时，在相位比较器Ⅱ的两个输人信号之间保持0°相移。

由于数字比相器仅在ui和uv的上跳边沿起作用，因而该鉴相器能接收任意占空比的输入脉冲，即非常窄的脉冲。PDII的工作过程可用图4.2.12所示波形图来表示。14脚ui信号出现上跳变时，13脚也上跳输出高电平，当3脚uv信号出现上跳变时，13脚下跳输出低电平；ui、uv同时触发时，13脚呈现高阻状态。因此，PDII可以使uv和ui严格同步，它常被应用在锁相频率合成器中。采用PDII的锁项环其锁定范围等于捕捉范围，与环路滤波器关系不大。

PDII的直流输出电压Ud应为13脚波形在一周期内的平均值。

vui()fiuv()fvUdui超前uvui滞后uvui与uv同步

图4.2.12 CD4046鉴相器PDII的输入与输出波形

② 压控振荡器VCO CD4046内部的VCO是一个电流控制型振荡器，其振荡频率与控制电压Ud之间的关系可以用下式表示

foUdUGSVDD2UDS8R3Ct8R4Ct

（3-4）式中VGS为耗尽型NMOS三极管的源栅间导通压降，约0.5左右，VDS为耗尽型PMOS管的漏源饱和压降，约为1V左右。式（3-4）中的第二项为常数项，也就是VCO的最低振荡频率fomin。当R4的增大到12脚开路时，fomin减小至零。式中第一项为Ud的函数，当R3＞10k时。f0与Ud基本呈直线性关系。

VCO的fomin与Ct及R4的关系可用图4.2.13所示曲线表示。由图中可知，若已知fomin、VDD，且确定R4以后，就可以从图中曲线查得所需Ct值。

1010fomin6VDD=5VVDD=10VVDD=15VR4=10kΩ100kΩ1MΩ210 PF310 PF410 PF510 PF***10 PFCt

图4.2.13 fomin与Ct及R4的关系

当Ud =VDD时，VCO维持在最高振荡频率fomax fomaxVDDUGSfomin8R3Ct

（3-5）

已知fomin、fomax和Ct以后，就可以由（3-5）中求得R3值。实践中，为微调f0的范围，R3往往采用一只固定电阻和一只可调电阻相串联。

CD4046内部还有线性放大器和整形电路，可将14脚输入的100mV左右的微弱输入信号变成方波或脉冲信号送至两相位比较器。源跟踪器是增益为1的放大器，VCO的输出电压经源跟踪器至10脚作FM解调用。齐纳二极管可单独使用，其稳压值为5V，若与TTL电路匹配时，可用作辅助电源。

4.2.3 基准频率振荡器的工作原理

基准频率振荡器可采用门电路（74LS系列或CD系列）与标称石英晶体构成振荡器。

石英晶体振振器的电路符号、等效电路、电抗曲线如图4.2.14所示。

图4.2.14 石英晶体振振器的电路符号、等效电路、电抗曲线

从石英晶体谐振器的电抗特性可以看出，在串、并联谐振频率之间很狭窄的工作频带内，它呈电感性。因而石英振荡器可以工作于感性区，也可以工作于串联谐振频率上，但不能使用容性区。

根据晶体在振荡电路中的不同作用，振荡电路可分为两类：一类是石英晶体在电路中作为等效电感元件使用，这类振荡器称为并联型晶体振荡器；另一类是把石英晶体作为串联谐振元件使用，使它工作于串联谐振频率上，称为串联型晶体振荡器。

图4.2.15 串联谐振型晶体振荡器

图4.2.15是工作于串联谐振状态的TTL门电路振荡器，当电路频率为串联谐振频率时，晶体的等效电抗接近零（发生串联谐振），串联谐振频率信号最容易通过N1、N2闭环回路，这个频率信号通过两级反相后形成反馈振荡，晶体同时也担任着选频作用。也就是说在工作于串联谐振状态的振荡电路，它的频率取决于晶体本身具有的频率参数。

图4.2.16 并联谐振型晶体振荡器

图4.2.16是工作于并联谐振状态的CMOS门电路振荡器，晶体等效一个电感（晶体工作于串联谐振频率与并联谐振频率之间时，晶体呈电感性）与外接的电容构成三点式LC振荡器，通过外接的电容可对频率进行微调。

电阻R接在反相器N3的输入与输出端，其目的是将N3偏置在线性放大区，反相器成为具有很强放大能力的放大电路，一般电阻R的取值为1M～30 M。

N3放大器的输出端信号通过晶体、C1、C2构成π型选频反馈网络，返回N3放大器的输入端，形成反馈振荡，由此可见它的振荡频率是由π型谐振电路所决定的（当然，主要还是晶体所决定）。反馈系数由C1、C2之比决定。根据晶体外接电容的要求，可选C1=C2=24pF。晶体XTAL的频率选4.096MHz（该频率点附近的频率稳定度较高）。即 U1与Rf、晶体、C1、C2构成电容三点式振荡电路，产生一个近似正弦波的波形。为防止负载电路对振荡电路的干扰和提高带载能力，N3输出信号需再通过N4的缓冲、放大整形接到负载，输出变为矩形波。

第三篇：高中数学 教学论文——优化课堂教学设计,提高课堂教学...

【中学数学教案】

用心

爱心 专心-12345678

你知道小高斯是如何求1+2+„+100的吗？

这一方法的思想实质是什么（为什么要“首尾相加”）？

类似的，你能求1+2+„+n吗？

对于公差为d的等差数列{an}，如何利用上述思想方法求Sn=a1+a2+„+an？

还有其他方法吗？

一个核心：概括——引导学生自己概括出典型实例的共同本质特征

强调学生实质的、高水平的思维参与度，使学生在教学过程中保持高水平的数学思维活动

在教学方式的改进中，最重要的是要让学生有自己积极地、独立地进行数学思考的空间。不管是传授式还是活动式（相应的，学生学习方式是接受式或发现式），只要学生有思维的自主，就是学生的自主地位得到体现。

根据数学知识的认知需要，为学生设置恰当的教学情景，通过恰时恰点的问题引导学生的学习活动，充分使用“先行组织者”，在思想方法上多做引导，在具体细节上让学生自己多动手做、多阅读、多思考、多交流，让学生多发表意见，教师自己参与到学生的活动中去，多听少讲，在关键点上让学生有机会提出自己的见解。

课堂教学的“六字经”： 问题引导学习教学重心前移 典型丰富例证 提供概括时机 保证思考力度 加强思想联系 使用变式训练 强调反思迁移

用心

爱心

专心

第四篇：高中化学教学论文：优化教学设计提高教学质量

高中化学教学论文：学者型化学老师的素养

高中化学教学论文：学者型化学老师的素养

新一轮义务教育课程改革理念下的新教材秋季在全国30多个实验区开始试点使用，人民教育出版社主编的高中新教材试点也由2000年的十省市扩大到2001年的20多个省市。素质教育下的全面发展教育、创新教育、研究性学习、终身学习等现代教育观念逐渐变为我们的教育实践。计算机、多媒体辅助教学的手段升级换代明显加快，高考中的理科综合试题出现了研究性实验。所有这些变化，正在动摇着传统教育的根基，它传达给我们的信息就是教师应该怎样应对这种变化，即中学教师不仅要教书育人，还要做研究。本文主要对学者型化学教师的素养加以探讨。

一、学者型教师的特征

现代教育理论认为，学者型教师即专家型教师、科研型教师。学者型教师除了有扎实的知识结构和过硬的专业技能外，观念新是学者型教师素养的核心。当今社会发展和我国目前教育现状，要求教育者要具备现代教学观，实现由应试教育向素质教育转化。同时，学者型教师要能用先进的教育理论来指导自己的教学实践，并加以研究、推广，实现由“教书匠”向“学者型”的转化。因此，我们把知识结构合理、专业技能过硬、有现代教育观念、会科研的教师称为学者型教师。

第五篇：减速器设计方法优化策略论文解读

减速器设计方法优化策略论文

摘要：减速器是各类机械设备中广泛应用的传动装置。减速器设计的优劣直接影响机械设备的传动性能。本文通过对两种减速器主要优化设计方法的分析，提出了减速器设计中应考虑的约束条件、目标函数和变量等。关键词：减速器优化设计

传统的减速器设计一般通过反复的试凑、校核确定设计方案，虽然也能获得满足给定条件的设计效果，但一般不是最佳的。为了使减速器发挥最佳性能，必须对减速器进行优化设计，减速器的优化设计可以在不同的优化目标下进行。除了一些极为特殊的场合外，通常可以分为从结构形式上追求最小的体积(重量)、从使用性能方面追求最大的承载能力、从经济效益角度考虑追求最低费用等三大类目标。第一类目标与第二类目标体现着减速器设计中的一对矛盾，即体积(重量)与承载能力的矛盾。在一定体积下，减速器的承载能力是有限的；在承载能力一定时，减速器体积(重量)的减小是有限的。由此看来，这两类目标所体现的本质是一样的。只是前一类把一定的承载能力作为设计条件，把体积(重量)作为优化目标；后一类反之，把一定的体积(重量)作为设计条件，把承载能力作为优化目标。第三类目标的实现，将涉及相当多的因素，除减速器设计方案的合理性外，还取决于企业的劳动组织、管理水平、设备构成、人员素质和材料价格等因素。但对于设计人员而言，该目标最终还是归结为第一类或第二类目标，即减小减速器的体积或增大其承载能力。

一、单级圆柱齿轮减速器的优化设计

单级主减速器可由一对圆锥齿轮、一对圆柱齿轮或由蜗轮蜗杆组成，具有结构简单、质量小、成本低、使用简单等优点。但是其主传动比i0不能太大，一般i0≤7，进一步提高i0将增大从动齿轮直径，从而减小离地间隙，且使从动齿轮热处理困难。单级主减速器广泛应用于轿车和轻、中型货车的驱动桥中。单级圆柱齿轮减速器以体积最小为优化目标的优化设计问题，是一个具有16个不等式约束的6维优化问题，其数学模型可简记为： minf(x)x=[x1x2xj(x)≤0(j=1，2，3∧，16)

3x

4x

5x

6]T∈R6S.t.g采用优化设计方法后，在满足强度要求的前提下，减速器的尺寸大大地降低，减少了用材及成本，提高了设计效率和质量。优化设计法与传统设计密切相关，优化设计是以传统设计为基础，沿用了传统设计中积累的大量资料，同时考虑了传统设计所涉及的有关因素。优化设计虽然弥补了传统设计的某些不足，但该设计法仍有其局限性，因此可在优化设计中引入可靠性技术、模糊技术，形成可靠性优化设计或模糊可靠性优化设计等现代设计法，使工程设计技术由“硬”向“软”发展。

二、混凝土搅拌运输车减速器的优化设计 1.主要参数

混凝土搅拌运输车搅拌筒(罐)的设计容积为8～10m3，最大安装角度12°，工作转速2～4r/min和10～12r/min(卸料时的反向转速)；减速器设计传动比131∶1，最大输出转矩60kN·m，要求传动效率高、密封性好、噪声低、互换性强。2.2结构设计主要包括前盖组件、被动轮组件、第一级行星轮总成、第二级行星轮总成、机体中部组件和法兰盘组件6大部分。机体间采用螺栓和销钉连接与定位，机体与内齿圈之间采用弹性套销的均载机构。为便于用户在使用时装配与拆卸，减速器主轴线与安装面设计有15°的倾角，法兰盘轴线可以向X、Y和Z方向摆动±6°，并选用专用球面轴承作为支承。轴承装入行星轮中，弹簧挡圈装在轴承外侧且轴向间隙≤0.2mm，减速器最大外形尺寸467mm×460mm×530mm，总质量(不含油)为290kg。2.传动系统设计

该减速器采用3级减速方案：第一级为高速圆柱齿轮传动，其余两级为NGW型行星齿轮传动。其中，第二、三级分别有3个和4个中空式行星轮，行星轮安装在单臂式行星架上，行星架浮动且采用滚动轴承作为支承；第二级行星架与法兰盘之间采用鼓形齿双联齿轮联轴器连接，混凝土搅拌运输车减速器对齿面接触疲劳强度、齿根弯曲疲劳强度和齿面磨损等要求十分苛刻，因此合理地选择变位系数和进行修形计算十分重要。

三、减速器优化设计的数学模型 1.目标函数

对于C型问题，目标函数是A=min{f(x)}=min{f(x1，x2，…，xn)}式中：A——减速器总中心距，即各级中心距之和；x——各设计变量(包括各级中心距、模数、螺旋角、齿数、齿宽和变位系数等)；n——设计变量的个数。对于P型问题，目标函数是P=max{f(x)}=max{f(x1，x2，…，xn)}。式中：P——减速器的许可承载功率；x——同C型；n——同C型。2.约束条件

约束条件是判断目标函数中设计变量的取值是否可行的一些规定，因此减速器优化设计过程中提出的每一个供选择的设计方案；都应当由满足全部约束条件的优化变量所构成。对于减速器来说，在列出优化设计的约束条件时，应当从各个方面细致周全的予以考虑。例如，设计变量本身的取值规则，齿轮与其它零件之间应有的关系等等。减速器优化设计应考虑以下约束条件：（1）设计变量取值的离散性约束 齿数：每个齿轮的齿数应当是整数；模数：齿轮模数应符合标准模数系列(GB1357-78)；中心距：为避免制造和维护中的各种麻烦，中心距以10mm为单位步长。

（2）设计变量取值的上下界约束

螺旋角：对直齿轮为零，斜齿轮按工程上的使用范围取8°~15°；总变位系数：由于总变位系数将影响齿轮的承载能力，常取为0~0.8。（3）齿轮的强度约束

齿轮强度约束是指齿轮的齿面接触疲劳强度与轮齿的弯曲疲劳强度，这两项计算根据国家标准GB3480-83中的方法进行。强度是否够，根据实际安全系数是否达到或超出预定的安全系数进行检验。（4）齿轮的根切约束

为避免发生根切，规定最小齿数，直齿轮为17，斜齿轮为14~16。（5）零件的干涉约束

要求中心距、齿顶圆和轴径这三者之间满足无干涉的几何关系。对于三级传动的减速器(如图1)，干涉约束相当于两个约束：第二级中心距应大于第一级大齿轮齿顶圆半径与第三级小齿轮顶圆半径之和；第三级中心距应大于第二级大齿轮顶圆半径与第4轴半径之和。而二级齿轮传动类推。

四、结语

机械优化设计是在常规机械设计的基础上发展和延伸的新设计方法，而减速器的优化就是其中之一，是以传统设计为基础、沿用了传统设计中积累的大量资料，同时考虑了传统设计所涉及的有关因素。在实际应用中已产生了较好的技术经济效果，减少了用材及成本，提高了设计效率和质量，使减速器发挥了最佳性能。参考文献：

[1]孙元骁等著.圆柱齿轮减速器优化设计.机械工业出版社，1988.[2]胡新华.单级圆柱齿轮减速器的优化设计[J].组合机床与自动化加工技术，2006.[3]陈立平，张云清，任卫群等.机械系统动力学分析及ADAMS应用教程.清华大学出版社，2005.[4]梁晓光.优化设计方法在齿轮减速器设计中的应用[J].山西机械，2003.[5]范顺成，马治平，马洛刚.机械设计基础.机械工业出版社，2002.[6]马晓芸.混凝土搅拌车减速器制造专家[J].商用汽车杂志(CommercialVehicleMagazine)，2007，(8)：84-85