数字逻辑电路课程设计,拔河游戏机[精选5篇]

第一篇：数字逻辑电路课程设计,拔河游戏机

数字逻辑电路课程设计报告

拔河游戏机

摘要

1、任 务 与 要 求 : 电 子 拔 河 游 戏 机 是 一 种 能 容 纳 甲 乙 双 方 参 赛 或 甲 乙 双 方加 裁 判 的 三 人 游 戏 电 路。

由 一 排 LED 发 光 二 极 管 表 示 拔 河 的 的“ 电 子 绳 ”。

由 甲 乙 双 方 通 过 按 纽 开 关 使 发 光 的 LED 管 向 一 方的 终 点 延 伸，当 延 伸 到 某 方 的 最 后 一 个 LED 管 时，则 该 方 获胜，连 续 比 赛 多 局 以 定 胜 负。

显示器显示胜者的盘数。

2、基 本 要 求 如 下 ：

（1）

比 赛 开 始 时，由 裁 判 下 达 命 令 后，甲 乙 双 方 才 能 输 入信 号，否 则，由 于 电 路 具 有 自 锁 功 能，使 输 入 信 号 无 效。

（2）“ 电 子 绳 ” 到 少 由 15 个 LED 管 构 成，裁 判 下 达 “ 开 始 比 赛 ”的 命 令 后，位 于 “ 电 子 绳 ” 中 点 的 LED 点 亮。

甲 乙 双 方 通 过 按键 输 入 信 号，使 发 亮 的 LED 管 向 自 己 一 方 移 动，并 阻 止 其 向 对方 延 伸。

当 从 中 点 至 自 己 一 方 终 点 的 LED 管 全 部 点 亮 时，表 示比 赛 结 束。

这 时，电 路 自 锁，保 持 当 前 状 态 不 变，除 非 由 裁 判使 电 路 复 位。

3、方 案 论 证 与 设 计 电 子 拔 河 游 戏 机 是 一 种 能 容 纳 甲 乙 双 方 参 赛 或 甲 乙 双 方加 裁 判 的 三 人 游 戏 电 路。

由 一 排 LED 发 光 二 极 管 表 示 拔 河 的“ 电 子 绳 ”。

游 戏 双 方 各 拥 有 一 个 比 赛 时 使 用 的 按 钮 ,当 参 与者 不 停 的 按 动 按 钮 的 时 候 就 产 生 脉 冲 ,谁 快 产 生 的 脉 冲 就 多 ,这 样 由 甲 乙 双 方 通 过 按 扭 开 关 使 发 光 的 LED 管 向 一 方 的 终 点 延伸，双 方 通 过 按 扭 输 入 信 号，使 得 计 数 电 路 实 现 计 数 功 能，当延 伸 到 某 方 的 最 后 一 个 LED 管 时，则 该 方 获 胜，连 续 比 赛 多局 以 定 胜 负。

通 过 设 计 多 谐 振 荡 器 提 供 输 入 脉 冲，用 可 逆 计 数器，译 码 器，将 甲 乙 双 方 的 输 入 转 换 为 脉 冲，再 经 过 译 码，显示 译 码 器 和 七 段 数 码 管 实 现 电 路 的 记 分 功 能。

用 开 关 设 计 的 裁判 可 以 实 现 电 路 的 记 分 和 清 零 功 能。

目录概述………………………………………………………………………… ⑴

1.1 设计思想及说明 ……………………………………………………………⑴系统总体方案 及硬件设计 …………………………………………………… ⑸ 2.1 实验设备及各器件功能 ……………………………………………… ⑸～⑼ 2.2 设计步骤 ……………………………………………………………… ⑼～⑿ 2.3 实验电路框图 ……………………………………………………………… ⒀

2.4 作品介绍 …………………………………………………………………… ⒀3 心得体会 ……………………………………………………………………… ⒁ 4 参考文献 ……………………………………………………………………… ⒂

附 附 1 1 ：系统原理图 …………………………… ………………………………… ⒃

一

概述 1.1 设计思想及说明

电子拔河游戏机是一种能容纳甲乙双方参赛或甲乙双方加裁判的三人游戏电路。由一排 LED 发光二极管表示拔河的“电子绳”。游戏双方各拥有一个比赛时使用的按钮,当参与者不停的按动按钮的时候就产生脉冲,谁快产生的脉冲就多,这样由甲乙双方通过按扭开关使发光的 LED 管向一方的终点延伸，双方通过按扭输入信号，使得计数电路分别实现实现加减计数功能，当延伸到某方的最后一个 LED 管时，则该方获胜，连续比赛多局以定胜负。

通过设计甲乙通过输入单脉冲，用十进制可逆计数器实现加减，通过译码器显示译码器和七段数码管实现电路的记分功能，并实现双方赢盘数的自动统计。用开关设计的裁判可以实现电路的清零功能。

二

系统总体方案及硬件设计

2.1 实验设备及各器件功能1． +5v 直 流 电 源 ； 提 供 拔 河 游 戏 机 的 信 号 输 入，高 低 电平输 入，产 生 信 号。

2． 译 码 显 示 器 ； 将 十 进 制 数 字 信 号 转 化 成 模 拟 信 号，使输 出 比 赛 结 果。

3．逻 辑 电平开 关 ；使 能 端，在 每 场 比 赛 结 束 后 进 行 锁 定，在 下 场 比 赛 开 始 时 间 解 除 锁 定，使 比 赛 进 行 以 后 各 场。

4．4 线 － 16 线 译 码 /分 配 器 CC4511;将 二 进 制 数 字 信 号 转化 成 模 拟 信 号，使 发 光 二 极 管 在 与 到 高 电 势 时 间 发 光。

5．同 步 递 增 /递 减 二 进 制 计 数 器 CC40193；CP（u）为 递增 输 入 端，CP(d)为 递 减 输 入 端。

6． 十 进 制 计 数 器 74LS90;对 输 入 信 号 进 行 十 进 制 记 数，记 数 后 将 其 传 送 到 译 码 显 示 器 显 示。

7． 与 非 门 CC4011×3，与 门 CC4081.异 或 门 CC4030，电 阻 1 千 欧 姆 ×4，与 译 码 显 示 器、逻 辑 电平开 关、译 码 分 配器、同 步 递 增 /递 减 二 进 制 计 数 器、十 进 制 计 数 器 等 各 个 器 件构 成 整 个 拔 河 游 戏 机 设 备。

8． 九 个 发 光 二 集 管 及 导 线。

R 0(1)CP ACP B R 0(2)R 9(2)R 9(1)NCNC V CCQ A Q D Q B Q CGND1 2 3 4 5 6 714 13 12 11 10 9 8Q A Q D Q BQ CR 9(2)R 9(1)R 0(2)R 0(1)CP BCP A74LS90CP ACP BQ A Q D Q B Q CR 9(2)R 9(1)R 0(2)R 0(1)74LS90B、、74LS 90 管脚分布图2、利用集成功能组件设计计数电路74LS90

2.2

骤 设 计 步 骤

开 始 我 们 是 设 计 电 路 图 完 成 以 上 功 能，但 由 于 部 分 器 件 的缺 乏，而 用 现 有 器 件 实 现 电 路 功 能 相 对 较 复 杂。

而 且 由 于 按 照设 计 的 电 路 图，所 需 元 器 件 较 多，需 使 用 两 块 电 路 板，但 是 出现 了 两 块 电 板 的 电 压 不 匹 配，驱 动 不 足 等 问 题，同 时 线 路 较 复杂 使 得 排 查 的 工 作 也 很 难。

所 以 后 来 我 们 改 用 了 编 程 实 现。

编 程 原 理 概 要 ：

输 入 ：

甲，乙 和 裁 判 的 脉 冲

输 出 ：个 LED 发 光 二 极 管 输 入 ； 甲 的 赢 盘 数（4 位 二 进 制）；乙 的 赢 盘 数（4 位 二 进 制）； 在 程 序 内 部 实 现 根 据 裁 判，甲 乙 输 入 控 制 计 分，译 码 等 主 要 功能 程 序 设 计 中 的 几 个 关 键 问 题 ：

时 钟 信 号 问 题 ：

如 何 实 现 各 相 关 功 能 模 块 的 时 钟 同 步。

首 先 搞 清 楚，引 脚 定 义 中 寄 存 器 属 性 和 组 合 逻 辑 属 性 的 不 同。可 以 作 这 样 的 理 解 ：

寄 存 器 模 式 需 要 时 钟 信 号 的 控 制，来 一 个时 钟 脉 冲，发 生 一 次 改 变。

而 组 合 逻 辑 属 性 则 可 理 解 为 某 一 时刻 的 输 出 唯 一 决 定 于 此 时 其 输 入 的 各 变 量，而 且 可 以 认 为 这 种改 变 在 电 路 内 部 是 瞬 时 的，无 延 迟 现 象。

本 程 序 的 核 心 是 如 何 实 现 两 个 脉 冲 分 别 控 制 一 个 可 逆 计 数 器的 加 减 记 数，同 时 裁 判 脉 冲 能 对 计 数 器 进 行 重 置，以 及 重 置 之前 的 自 锁 功 能。

开 始 时 我 们 是 通 过 引 入 了 一 个 外 部 时 钟 信 号 CLK，可 逆 计 数 器的 时 钟 信 号 =CLK，这 样 就 可 以 实 现 甲，乙，裁 判 脉 冲 能 在 任 意时 刻 改 变 计 数 器 的 状 态，因 为 外 部 时 钟 脉 冲 是 始 终 不 断 的，所以 电 路 总 是 在 判 断 各 输 入 以 决 定 输 出。

但 是 碰 到 了 一 个 问 题 ：当 甲 只 按 了 一 下，LED 灯 直 接 跳 到 了 最 左 边，也 就 是 内 部 计 数器 一 下 减 到 了 0，而 不 是 按 一 下 只 减 1。

分 析 现 象，出 现 这 样的 问 题 就 是 由 于 外 部 输 入 的 CLK 信 号 的 频 率 为 1-100KHZ，也就 是 其 脉 冲 的 周 期 最 大 也 是 微 秒 级 的，甲，乙 的 脉 冲 是 不 可 能实 现 这 样 的 速 度 的。

例 如 甲 按 下 单 脉 冲 发 生 器 0.1 秒，而 技 术器 时 钟 已 经 过 去 100 以 上 的 周 期，也 就 是 说 计 数 器 减 了 100 次（当 然 只 减 了 4 电 路 就 自 锁 了）。

后 来 我 们 也 考 虑 过 通 过 分 频 将 高 频 信 号 分 频 成 低 如 几 HZ 的 低频 信 号，但 是 分 析 后 发 现 这 是 不 实 际 的，而 且 在 时 序 上 仍 然 存在 问 题。

因 为 即 使 时 钟 信 号 低 到 能 适 应 甲 乙 脉 冲 的 频 宽，但 是仍 会 因 为 周 期 过 大，电 路 反 应 过 慢，LED 移 动 缓 慢 的 缺 陷。

通 过 长 时 间 的 分 析，这 期 间 对 寄 存 器 和 组 合 逻 辑 模 式 的 电 路 内部 运 作 的 理 解 有 了 质 的 提 高。

得 出 了 以 下 的 最 终 解 决 方 案 可 逆 计 数 器 原 始 状 态 输 出 4 位 二 进 制 数 0000，经 译 码 器输 出 使 中 间 的 一 只 发 光 二 极 管 发 亮。当 按 动 A、B 两 个 按 键 时，分 别 产 生 两 个 脉 冲 信 号，经 整 形 后 分 别 加 到 可 逆 计 数 器，可 逆计 数 器 输 出 的 代 码 经 译 码 器 译 后 驱 动 发 光 二 极 管 点 亮 并 产 生位 移，当 亮 点 移 到 任 何 一 方 终 端 后，由 于 控 制 电 路 作 用，使 这一 状 态 被 锁 定，而 对 输 入 脉 冲 不 起 作 用。如 按 到 复 位 键，亮 点又 回 到 中 点 位 置，比 赛 又 可 重 新 开 始。

将 双 方 终 端 二 极 管 的 正 端 分 别 经 两 个 与 非 门 后 接 至 两 个二 － 十 进 制 计 数 器 的 加 计 数 端，当 任 一 方 取 胜，该 方 终 端 二 极管 发 亮，产 生 一 个 下 降 沿 使 其 对 应 的 计 数 器 计 数。这 样，计数 器 的 输 出 即 显 示 了 胜 者 取 胜 的 盘 数。

1.计 数 器 可 逆 计 数 器 要 有 两 个 输 入 端，四 个 输 出 端，要 进 行 加 /减 计数，因 此 选 用 CC40193 双 时 钟 二 进 制 同 步 加 /减 计 数 器 来完 成。

2.整 形 电 路 CC40193 是 可 逆 计 数 器，控 制 加 减 的 CP 脉 冲 分 别 加 至5 脚 和 4 脚，此 时 当 电 路 要 求 进 行 加 法 计 数 时，减 法 输 入 端 CPd 须 为 高 电平；减 法 计 数 时，加 法 输 入 CPu 也 必 须 为 高 电平，若 直 接 由 A、B 键 产 生 的 脉 冲加 到 5 脚 或 4 脚，那 么 就 有 很 多 时 机 在 进 行 计 数 输 入 时 另 一 计数 输 入 端 为 低 电平，使 计 数 器 不 能 计 数，双 方 按 键 均 失 去 作 用，拔 河 赛 不 能 正 常 进 行。

加 一 整 形 电 路，使 A、B 键 出 来 的 脉 冲经 整 形 后 变 为 一 个 占 空 比 很 大 的 脉 冲，这 样 就 减 少 了 进 行 某 一计 数 时 另 一 计 数 输 入 为 低 电平的 可 能 性，从 而 使 每 一 次 键 都 有可 能 进 行 有 效 的 计 数。

整 形 电 路 是 由 两 个 与 门 CC4081 和 4个 与 非 门 CC4011 来 实 现 其 相 应 功 能。

3.译 码 电 路

选 用 4 线 － 16 线 CC4514 译 码 器。

译 码 器 的 输 出Q0~Q14 分 接 9 个 发 光 二 极 管，二 极 管 的 负 端 接 地，而 正 端 接译 码 器 ； 这 样，当 信 号 输 出 为 高 电平时 发 光 二 极 管 点 亮。

比 赛 准 备，译 码 器 输 入 为 0000，Q0 输 出 为 0，中 心处 二 极 管 首 先 点 亮，当 编 码 器 进 行 加 法 计 数 时，亮 点 向 右 移，进 行 减 法 计 数 时，亮 点 向 左 移。

4.控 制 电 路 为 指 示 出 谁 胜 谁 负，需 用 一 个 控 制 电 路。当 亮 点 移 到 任 何一 方 的 终 端 时，判 该 方 为 胜，此 时 双 方 的 按 键 均 宣 告 无 效。此时 电 路 可 用 一 个 异 或 门 CC4030 和 一 个 与 非 门 CC4011 来 实现。将 双 方 终 端 二 极 管 的 正 极 接 至 异 或 门 的 两 个 输 入 端，负 极接 至 两 个 与 非 门 的 两 个 断 口，当 获 胜 一 方 为“ 1”，而 另 一 方 则为 “ 0”，异 或 门 输 出 为“ 1”，经 非 门 产 生 低 电平“ 0”，再 送 到 计 数器 的 置 数 端 PE，于 是 计 数 器 停 止 计 数，处 于 预 置 状 态，使 计数 器 对 输 入 脉 冲 不 起 作 用。

5.胜 负 显 示 将 双 方 终 端 二 极 管 正 极 经 与 非 门 后 的 输 出 端 分 别 接 到 两 个74LS90 计 数 器 的 A 端，74LS90 的 四 组 4 位 BCD 码 分 别 接 到实 验 装 置 的 四 组 译 码 显 示 器 的 A、B、C、D 插 入 口。当 一 方 取胜 时，该 方 终 端 二 极 管 发 亮，同 时 相 应 的 数 码 管 进 行 加 一 计 数，于 是 就 是 到 了 双 方 取 胜 次 数 的 显 示。

6.复 位

为 能 进 行 多 次 比 赛，需 要 进 行 复 位 操 作，使 亮 点 返 回中 心 点，可 用 一 个 开 关 控 制 CC40193 的 清 零 端 即 可。

胜 负 显 示 器 的 复 位 也 应 用 一 个 开 关 来 控 制 胜 负 计 数器 的 清 零 端 R,使 其 重 新 计 数。

2.3

实验电路

2.4

作品介绍

严 格 说 来，我 们 组 的 作 品 只 是 在 功 能 上 实 现 了 拔 河 机 的 拔河 功 能，虽 然 算 不 上 真 正 意 义 上 的 拔 河 游 戏 机，但 这 次 设 计 实验 不 失 为 一 次 有 意 义 的 挑 战。

本 作 品 为 数 字 电 子 产 品，准 确 而且 灵 敏 度 高，不 会 因 为 电 路 耗 能 或 模 拟 元 件 本 身 的 原 因 造 成 响应 缓 慢、准 确 度 低 等 缺 陷。

使 用 说 明 首 先，要 接 如 5V 的 直 流 电 源 使 电 路 通 电，使 用复 位 开 关 将 甲 乙 赢 盘 数 重 置，然 后，裁 判 按 下 开 始 将 程 序 内 部核 心 加 减 计 数 器 重 新 置 开 始 位，仪 器 便 可 开 始 工 作，用 甲 乙 两个 脉 冲 开 关 实 现 电 路 的 “ 拔 河 ”，当 某 端 的 最 后 一 个 发 光 LED管 亮 起 时，说 明 一 局 比 赛 结 束，通 过 按 下 裁 判 的 复 位 按 键 来 进行 下 一 场 比 赛，在 数 码 管 中 显 示 了 比 赛 的 结 果。

可逆计数器 按键 A B 整形电路 选择开关 译码器 取胜计数器 取胜显示 控制电路 中心点显示 复位

三

心得体会

此 次 电 子 系 统 设 计 中，我 们 投 入 了 最 大 的 热 情 和 精 力，从设 计 电 路 图，选 择 元 器 件，在 实 验 箱 上 组 合，每 一 个 过 程 都 经过 了 大 家 的 共 同 探 讨，其 过 程 中 出 现 了 不 少 的 问 题，我 们 没 有气 馁，没 有 退 缩，我 们 积 极 向 同 学 和 老 师 请 教，并 且 一 遍 又 一遍 的 重 复 实 践，直 到 我 们 期 望 的 结 果 实 现。

事 实 也 证 明 我 们 的努 力 没 有 白 费，认 真 严 谨 的 实习态 度 给 我 们 带 来 了 成 功 的 喜悦！

通 过 这 次 电 子 系 统 设 计，我 们 掌 握 了 设 计 一 个 数 字 电 路 的基 本 方 法 和 基 本 步 骤，实 际 解 决 了 设 计 中 出 现 的 问 题，增 强 了寻 找 问 题，解 决 问 题 的 能 力。

此 次 电 子 设 计 的 成 功 不 仅 帮 助 我们 更 好 地 掌 握 书 本 知 识，尤 其 重 要 的 是 增 强 了 我 们 的 自 信，培养 了 我 们 独 立 思 考 的 能 力。

严 格 说 来，我 们 组 的 作 品 只 是 在 功 能 上 实 现 了 拔 河 机 的 拔河 功 能，虽 然 算 不 上 真 正 意 义 上 的 拔 河 游 戏 机，但 这 次 设 计 实验 不 失 为 一 次 有 意 义 的 挑 战。

参考文献

[1] 阎石主编：《数字电子电路》，北京，中央广播电视大学出版社，1993 年 [2] 李国丽 朱维勇 《电子技术实验指导书》 中国科技大学出版社 [3] 蔡惟铮主编：《数字电子线路基础》，哈尔滨，哈尔滨工业大学出版社，1988 年 [4] 李 士雄、丁康源主编：《数字集成电子技术教程》，北京，高等教育出版社，1993 年 [5] 欧阳星明：《数字逻辑》华中科技大学出版社，2005 年 年3 月

K Ω附 2

系统原理图

＆

Cc40193

＆ ＆ ＆ ＆ ＆ ＆ ＆ ＆ ＆ ＆ =1 ＆ ＆ 日 日 日 日 Cc4511 D C B A Cc4511 D C BA Cc4511 D C B A Cc4511 D C B A

74LS90

Cc4514

74LS90

741LS90

74LS90 +5V +5V +5V

第二篇：拔河游戏机课程设计实验报告

课程设计说明书

课程名称：题

数字电子技术课程设计

班级： 姓名： 学号： 同组人：

目：拔河游戏机

设计任务书

一、设计题目

拔河游戏机

二、主要内容及要求

1．设计一个模拟拔河游戏比赛的逻辑电路。

2．电路使用15个发光二极管，开机后只有在拔河绳子中间的发光二极亮。

3．比赛双方各持一个按钮，快速不断地按动按钮，产生脉冲，谁按得快，发光的二极管就向谁的方向移动，每按一次，发光二极管移动一位。4．亮的发光二极管移到任一方的终点时，该方就获胜，此后双方的按钮都应无作用，状态保持，只有当裁判按动复位后，在拔河绳子中间的发光二极管重新亮。

5．用七段数码管显示双方的获胜盘数。

三、进度安排

1.认真思考和理解所选题目的有关要求，大致知道要求做什么。

2.根据实验的设计要求，到图书馆或上网查找相关的资料，了解拔河游戏机的工作原理。3.学习数字电路中触发器、计数器、译码显示器等单元电路的设计及综合应用，掌握逻辑电路的设计与测试方法，等。

4.综合相关的资料，设计实验方案。

5．根据所设计方案，用仿真软件进行电路仿真。6．根据要求撰写实验报告。

设计过程

一、设计任务分析

本课题的主要任务是让拔河游戏机的电平指示灯由中点向我方延伸，而阻止其向对方延伸。可以设想用可预置的加/减计数器作主要器件，用计数器的输出状态通过译码器控制电平指示灯的显示状态。如当计数器进行加法计数时，发亮的电平指示灯向甲方延伸，相反，进行减法计数时，发亮的电平指示灯向相反方向移动。当移动到一方的终点就就把电路锁定，此时双方按键均无作用，只有裁判员按了复位按键双方才能继续下一盘的比赛，而计数器就记录双方的获胜的次数。

二、总体方案设计

2．1 设计思路：

(1)本课题所设计的拔河游戏机由15个电平指示灯排列成一行，开机之后只有中间一个电平指示灯亮，以此作为拔河的中心线，游戏双方各持一个按键，迅速地、不断地按动产生脉冲，谁按得快，亮点向谁方向移动，每按一次，亮点移动一次。移到任一方终端指示灯点亮，这一方就获胜，此时双方按键均无作用，输出保持，只有经裁判复位后才使亮点恢复到中心线。(2)当一局比赛结束后,由点亮该终点灯的信号使电路封锁加减脉冲信号的作用.即实现电路自锁,使加家减脉冲无效。同时，使计分电路自动加分。

(3)控制电路部分应能控制由振荡器产生的脉冲信号进入计数器的加减脉冲的输入端，其进入方向则由参赛双方的按键信号决定。2．2 电路原理图：

2．3 电路工作原理：

可逆计数器74LS193原始状态输出4位二进制数0000，经译码器输出使中间的一只电平指示灯Y0点亮。当按动A、B两个按键时，分别产生两个脉冲信号，经整形后分别加到可逆计数器上，可逆计数器输出的代码经译码器译码后驱动电平指示灯点亮并产生位移，当亮点移到任何一方终端后，由于控制电路的作用，使这一状态被锁定，而对输入脉冲不起作用。如按动复位键，亮点又回到中点位置，比赛又可重新开始。

将双方终端指示灯的正端分别经两个与非门后接到2个十进制计数器74ls160的使能端EN，当任一方取胜，该方终端指示灯点亮，产生1个下降沿使其对应的计数器计数。这样，计数器的输出即显示了胜者取胜的盘数。2．4 各单元电路的设计： 1.编码电路的设计：

由双时钟二进制同步可逆计数器74LS193构成，它有2个输入端，4个输出端，能进行加／减计数。通过编码器来控制电平指示灯的显示，加计数时向右移动，进行减计数时，向相反方向移动。电路图如下：

2.译码电路：

由2个38译码器组成4线－16线译码器。译码器的输出Y0～Y15中选15个接电平指示灯，电平指示灯的负端接地，而正端接译码器；这样，当输出为高电平时电平指示灯点亮。比赛准备，译码器输入为0000，Y0输出为1，中心处指示灯首先点亮，当编码器进行加法计数时，亮点向右移，进行减法计数时，亮点向左移。电路图如下图所示：

3.胜负显示：

由计数器74ls160和译码显示器构成。将双方终端指示灯正极经与非门输出后分别接到2个74ls160计数器的EN端，74ls160的两组4位BCD码分别接到实验箱中的两组译码显示器的8、4、2、1插孔上。当一方取胜时，该方终端指示灯发亮，产生一个上升沿，使相应的计数器进行加一计数，于是就得到了双方取胜次数的显示，若1位数不够，则进行2位数的级连。电路图如下

4.复位控制：

74LS193的清零端CR接一个电平开关，作为一个开关控制，进行多次比赛而需要的复位操作，使亮点返回中心点。

74ls160的清零端RD也接一个电平开关，作为胜负显示器的复位来控制胜负计数器使其重新计数。其中74ls160功能表下表所示

5.仿真结果：

三、元器件的使用：

3．1元器件的选用：

74ls138 3线—8线译码器 2片 74ls160 同步十进制计数器 4片 74LS193 同步二进制可逆计数器 1片 74LS04 六非门

1片 电阻：

若干

电容

若干 发光二极管

15个 LED显示器

4个 3个 开关

四、总结

4．1 实验评价：

本课题所设计的拔河游戏机由15个电平指示灯组成“电子绳”，由可逆计数器74LS193构成编码电路，由译码器74ls138构成译码器电路，由计数器74ls160作为胜负的显示。但不难想象，73LS193可以由两片的74LS192组成16进制计数器所代替，这一点是可以改进的。还有电路的主体部分还可以用移位寄存器所代替，由于时间紧张，留待以后思考。4．2 心得体会：

这次的课程设计虽然短暂，但让我们学到了很多，那是课本上无法学到的。通过这次课程设计，我明白了理论与实践相结合的重要性，理论固然重要，但是实践才是检验真理的唯一标准，使我们加强了动手、思考和解决问题的能力，了解了一般电子电路的设计方法，培养了初步独立设计的能力。在设计过程中，通过查阅书籍和文献资料，进一步熟悉了常用电子器件的类型和特性，并掌握合理选用的原则，进一步掌握了电子仪器的正确使用方法。还记得在设计的时候曾经遇到过各种各样的问题，比如；在设计计数器时计数器并没有像我们想象的那样计数，经过了很多次的更改和尝试，我们才逐渐一步一步的接近最终结果，比如；触发器的运用还不怎么熟悉，对73LS193计数器的逻辑功能还是不怎么了解，对于自己基础知识还是不够扎实，实践经验还是比较缺乏，理论联系实际的能力还待急需提高。做课程设计同时也是对课本知识的巩固和加强，由于课本上的知识太多，平时课间的学习并不能很好的理解和运用，现在有些温故知新的感觉。

通过这次的课设，我觉得自己在数电的理论知识上，又成长了许多，也对芯片本身能与书本上的真正结合了起来，实验的成功让我收获了喜悦。同时，也让我明白了我们每一个人永远不能满足于现有的成就，我们应该在课堂中与实验中学会总结，学会自我认知，向着更高的目标努力，经过这次的课程设计,一方面加深了我对课本理论的认识,另一方面也提高了我的实验，操作能力，让我受益匪浅。

参考文献：

1、《电子技术基础 实验与课程设计》 高吉祥主编 电子工业出版社

2、《电子线路实验》(第二版)方建中主编 浙江大学出版社

3、《数字电路 设计与制作》 彭军译主编 科学出版社

4、《电子技术基础（数字部分）》第四版 康华光主编 高等教育出版社

5、《电子技术课程设计指导》 彭芥华主编 高等教育出版社 6网络

第三篇：大连海事大学数字逻辑电路课程设计实验总结报告

数字逻辑电路课程设计实验总结报告 题目一：用J-K触发器设计13进制加法计数器

一、设计过程：参见设计实验报告（真值表，卡诺图）。

二、逻辑电路图：

三、电路图描述：

4个J-K触发器同步接法，每一位J-K触发器的输出端经与非门与灯泡连接（具体c参见设计报告卡诺图下表达式），4个小灯泡代表4位2进制数，左边为高位，右边为低位，小灯泡的亮、灭分别代表“1”，“0”。

四、实验结果：

小灯泡由“灭灭灭亮”依次到“亮灭亮灭”，然后到“灭灭灭灭”，代表“0001”依次累加到“1010”然后清零为“0000”，实现0~12，模13加法计数器。

题目二：用74LS194实现M=10序列为1100110101

一、设计过程：参见设计实验报告。

二、逻辑电路图：

三、电路图描述：

由74LS194双向移位寄存器产生M=10的1100110101。由Q3,Q2,Q1,Q0代表194四位输出端。灯的亮灭代表10，最右边的灯代表F，即代表所产生的序列。

四、实验结果

Q3，Q2，Q1，Q0从“1100”到“1110”成一循环，F的值与之依次对应。参见设计报告真值表。

题目三：用74LS163设计0~98以内的数显电路。

一、设计过程：参见设计实验报告

二、逻辑电路图

三、电路描述：

两位74LS163芯片分别代表56进制高地位。低位需要在9即“1001”，以及高位为5（“0101”）、低位为5（“0101”）两个状态清零，通过与非门控制。高位仅在5时（“0101”）时清零。

四、实验结果

从“00”开始计数直到“55”清零。

题目四：用74LS163和74LS151设计M=10序列为0011001101序列

一、设计过程：参见设计实验报告

二、逻辑电路图

三、电路描述：

由74LS163,74LS151两个芯片组成。163芯片四位输出端“QD,QC,QB,QA”通过降维（参见设计报告）与151ABC三位输入端项链。151的8位置数端所置的数由降维卡诺图（参见设计报告）确定，从M0到M7分别为：0101‘Q0’111。通过163计数，再由151译码实现所设计序列。

四、实验结果：

结果与真值表一一对应，产生了0011001101的序列信号。真值表参见设计报告。

题目五：用74LS160设计电子表，要求：显示时分秒，有校时、校分功能。

一、设计过程：参见设计实验报告

二、逻辑电路图：

三、电路图描述：

因为电子中有时分秒三位，分别为24进制，60进制，60进制。所以使用6个160

芯片分别作三个计数器级联做成电子钟。分位，秒位均为六十进制，且160为模

10计数器，所以在设置清零信号时不用考虑低位，只需考虑高片应在6（0110）时

清零且进位。时位为24进制，故低位应在9（1001）以及高位为2（0010）同时低

位为4（0100）时清零。整个电路为异步接法，由秒位的低位一次上产生进位信号。调时调分功能由一个单刀双掷开关和一个脉冲按键串联而成。设置脉冲按键的两端 使之按一下即输出一个高电平，调时时先将单刀双掷打到与脉冲按键串联，按一个按键产生一个高电平，数码管低位记一次数，实现调试功能。

四、实验结果：电子表从00:00:00开始计时，到23:59:59清零。

题目

六、交通信号控制灯（选做）

一、设计过程：见设计实验报告

二、逻辑电路图：

三、电路描述：

由数码管，红绿灯，160加法计数器，192减法计数器构成。160为控制芯片，控制红绿灯以及192减法计数器。192减法计数器实现倒计时并由数码管显示。设计思路详见（设计报告）。

四、实验结果：

主路红灯时，支路绿灯，倒计时35S.主路红灯时，支路黄灯，倒计时5s 主路绿灯时，支路红灯，倒计时45s 主路黄登时，支路红灯，倒计时5s。

总结：

1.你在设计和试验中遇到什么问题？

答：在刚开始的设计过程中对数逻理论课程中的一些知识点会有生疏和遗忘，导致刚开始设计时会有无从下手的感觉，但是看一看教材参考书可以很快熟悉起来。还有对一些芯片功能不熟悉，导致设计起来走了很多弯路，不过从网上，教材，可以找到芯片相应的功能表，对设计有很大的帮助。在做交通信号控制灯设计实验时，遇到很大的问题。首先是设计思路不清晰，不知道需要用什么芯片完成所需要的功能，找到所需芯片了，连线也有一些问题，但是经过相关资料的查阅总能解决，只是时间问题。在实验的最后调试过程中，遇到了毛刺影响控制电路对计数器置数额现象，这个问题耽误了整个实验的进度，因为修改方案就意味着抛弃现有控制电路，而且并不能保证新的控制电路不会出现类似现象，所幸的是在最后老师的指导下，用反演律将逻辑表达式做出变形，在仿真电路上将与门换成或非门，使问题得到解决，节省了大量时间。

通过本次试验，我对理论有了更深入的了解与掌握，基本掌握了，上学期数逻课程中所涉及的大部分逻辑器件，并将理论运用到实践，印象深刻，此外还对自主学习，自

主设计，自主研究有了一定的经验。在连接实物图中，反复尝试，仔细操作的也培养了我们的的细心也耐心。而在自主设计的交通信号灯电路时，晚上找芯片找设计思路，反复尝试，反复修改方案直到笔记本没电，晚上睡觉做梦都在连电路，大清早起来重新理思路，从真值表、卡诺图、状态转移图重新一步一步做，着实体验了一把攻关的状态，使我在精神意志品质上有了显著地提升。2.上述题目难易程度如何？

相对来说难度不是太大。但是自主设计题目没有具体要求，使设计时没有大方向，难度全看自己的设计方案。

第四篇：数字逻辑电路学习总结

数字逻辑电路学习总结

学

号：

、姓

名：

学

院：

专

业：

数字逻辑电路学习总结

经过一学期的学习，我对数字逻辑电路这门课程总结如下： 一：数字逻辑电路绪论及基础

1．数字信号与模拟信号的区别（数值和时间的连续性与不连续性）2．数字电路特点:电路结构简单，便于集成化；工作可靠，抗干扰能力强；信息便于长期保存和加密；产品系列全，通用性强，成本低；可进行数字运算和逻辑运算。

3．数制转换（二进制、八进制、十六进制、8421BCD码）

十～二：右→左，每三位构成一位八进制，不够补0

二～八：右←左，每一位构成三位二进制

八～二：右→左，每四位构成一位十六进制，不够补0

十六～二：右 →左，每一位构成一位二进制

十～8421BCD：每一位组成8421BCD码 4．二进制运算（0+0=0，0+1=1，1+1=1 0）

5．基本逻辑门（与门、或门、非门、与非门、或非门、异或、同或）

与门：F=ABC

或门：F=A+B+C

非门：F|

与非门：（AB）| 或非门：F=（A+B）| 异或门：F=A|B+AB|=A（+）B 同或门：F=AB+A|B|=A（*）B 6．逻辑代数基本公式及定理

7．最大项与最小项（为互补关系）8．逻辑函数化简（代数法和卡诺图法）卡诺图包围圈尽量大，个数尽量小，要全部包围，包含2^n个方格

二：组合逻辑电路

1.组合逻辑电路的分析与设计

任一时刻的输出只取决于同一时刻输入状态的组合，而与电路原有的状态无关的电路

分析：写出表达式，列出真值表，根据化简函数式说明逻辑功能 设计：列出真值表，写出逻辑函数，化简，画逻辑图 2.半加器与全加器的区别（考虑是否进位）

3.编码器（二～十进制编码器P120、优先编码器P134）8-3优先编码器

10-4优先译码器

4.译码器（二进制编码器P140、二至十进制译码器P143）3-8译码器

5.数据选择器

4选1数据选择器 8选1数据选择权

三：触发器

1.触发器 逻辑功能可分：

RS触发器 D触发器 JK触发器 T触发器 T’触发器 触发方式可分：

电平触发器 边沿触发器 主从触发器 电路结构可分：

基本RS触发器 同步触发器 维持阻塞触发器 主从触发器 边沿触发器 2.触发器的转换

公式法和图形法（了解触发器的逻辑符号，对比表达式的特性，画出逻辑图）

说明：真值表

表达式

约束条件

CP脉冲有效区

实现的功能

各触发器的转换波形图的画法 四：时序逻辑电路

1.同步时序逻辑电路的分析与设计

分析：确定电路组成→写出输出函数和激励函数的表达式→电路的次态方程→作状态表和状态图→做出波形图→功能描述→检查电路是否能自启动

设计：确定输入、输出及电路状态来写出原始状态表和原始状态图化简原始状态表（可用卡诺图化简）→进行状态赋值（写出真值表）→选择触发器

2.异步时序逻辑电路分析

写出激励函数表达式→写出电路的次态方程组→作状态表→做时序图，说明电路功能

3.计数器

同步计数器：同CP

异步计数器：不同CP 写出时序方程、输出方程、驱动方程→次态方程→状态计算，列出状态表→画出状态图

功能描述：其实数字电路在我们生活中有很大的作用，在人们的日常生活中，常用的计算机，电视机，音响系统，视频记录设备，长途电话等电子设备或电子系统，无不采用数字电路或数字系统数字电子技术的应用。关于数制和码制学习，主要涉及进制之间的变换，转换等。当然也强调了二进制的各种运算，以及源码反码补码运用等。几种常用的编码，我们主要学的是BCD码，还有余3码。

如果说关于数制和码制学习还看不出和数字电路有何关系，接下来的逻辑代数基础这章更加靠近我们之后的数字电路学习了，对于数制仅仅只是工具。各种真值表，门电路，逻辑方程等等都全面。本章也有很多需要去记忆的公式定理，比方说基本公式，常用公式以及逻辑代数的基本定理等等。

逻辑函数的表示方法有这几种：

1、逻辑真值表

2、逻辑函数式

3、逻辑图

4、波形图，这些表示方法之间是可以互相转换的。

逻辑函数的两种标准形式，最小项和最大项，我们用最小项用的是最多。由于随着课程学习的深入我们遇到的逻辑函数表达式越来越复杂，自然需要化简来实现公式的简化，电路的简化，于是我们学习到了卡诺图化简法，用卡诺图化简法大大提高了我们化简的效率和准确率。

在一些实际电路中我们并不需要一些变量，这些变量或许会影响我的结果或者也不影响，这些变量统称为无关项，在函数表达式中我们称之为约束项和任意项。对于无关变量的作用，通常用于化简以及之后的消除竞争——冒险现象等。

我们有了逻辑代数这一直接数字电路基础，之后的组合逻辑电路和时序逻辑电路的分析和设计，便更加明确和逻辑。

组合逻辑电路学习我们才真正意义上开始接触逻辑电路。组合逻辑电路的逻辑功能是任意时刻的输出仅仅决定于该时刻的输入；电路结构则是不含有记忆器件。逻辑功能的描述和之前学习表示方法一致，真值表，逻辑方程，逻辑图和波形图。对于组合逻辑电路分析方法则是：①逐条写出电路输入到输出的逻辑函数式；②用公式化简法和卡诺图化简法让函数式化简；③为了更加直观可以转换为真值表形式；④最后分析结果。组合逻辑的设计方法步骤：先逻辑抽象，再写逻辑函数式，然后选择器件类型，转化适当形式。

主要的基本组合逻辑电路不多，比如：普通编码器，优化编码器，译码器，显示译码器，数据选择器，加法器（全加器，半加器，一位加法器，多位加法器，多元加法器，超前进位加法器），数值比较器等等。这些都是我们很常用而且很基本的组合逻辑电路。

对于组合逻辑电路中，竞争——冒险现象可以通过接入滤波电容，引入选通脉冲和修改逻辑设计来实现消除竞争冒险现象。

第五篇：数字逻辑电路实验报告

数字逻辑电路设计

--多功能数字钟

学院：计算机科学与通信工程 专业： 姓名： 学号：

指导老师：

江苏大学计算机10 数字逻辑电路设计报告

多功能数字钟

一、设计任务及要求

（1）拥有正常的时、分、秒计时功能。

（2）能利用实验板上的按键实现校时、校分及清零功能。（3）能利用实验板上的扬声器做整点报时。（4）闹钟功能

（5）在MAXPLUS II 中采用层次化设计方法进行设计。

（6）在完成全部电路设计后在实验板上下载，验证设计课题的正确性。

二、多功能数字钟的总体设计和顶层原理图

作为根据总体设计框图，可以将整个系统分为六个模块来实现，分别是计时模块、校时模块、整点报时模块、分频模块、动态显示模块及闹钟模块。

江苏大学计算机10 数字逻辑电路设计报告

（1）计时模块

该模块使用74LS160构成的一个二十四进制和两个六十进制计数器级联，构成数字钟的基本框架。二十四进制计数器用于计时，六十进制计数器用于计分和秒。只要给秒计数器一个1HZ的时钟脉冲，则可以进行正常计时。分计数器以秒计数器的进位作为计数脉冲。

用两个74160连成24进制的计数器，原图及生成的器件如下：

江苏大学计算机10 数字逻辑电路设计报告

（2）校时模块

校时模块设计要求实现校时，校分以及清零功能。

*按下校时键，小时计数器迅速递增以调至所需要的小时位。*按下校分键，分计数器迅速递增以调至所需要的分位。*按下清零键，将秒计数器清零。

注意事项：① 在校分时，分计数器的计数不应对小时位产生影响，因而需要屏蔽此时分计数器的进位信号以防止小时计数器计数。

② 利用D触发器进行按键抖动的消除，因为D触发器是边沿触发，在除去时钟边沿到来前一瞬间之外的绝大部分时间都不接受输入，可以消除抖动。

③ 计时采用1HZ的脉冲驱动计数器计数，而校时则需要较高频率的信号驱动以达到快速校时的目的。因此这两种脉冲信号就需要两路选择器进行选择，条件即为是否按键。

注：D触发器用于按键的消抖，接更高的频率用于校时和校分，二路选择器用于区分是正常计时还是校时。

江苏大学计算机10 数字逻辑电路设计报告

数字，6次一个循环，形成一个扫描序列。利用人眼的视觉暂留则可以同步显示6个数字。

注：

CLK为时钟信号，S为计数器的小时，F为分，M为秒，SELOUT为六路选择器，选择哪个数码管工作，SEGOUT为七段译码器，使数码管显示数字。

器件（6）闹钟模块

注意事项：① 设定的闹钟的时间应使用新的计数器进行存储，与正常的计时互不干扰。

② 与正常计时状态的显示切换。可以设定一个按键，用于选择是将计时时间还是将闹钟时间送至动态显示模块。

③ 应实现一个比较模块，当计时到与闹钟时间相等时，则驱动扬声器鸣叫。

④ 闹钟响声应限定在一定时间内，且在这段时间内应随时可以通过按键取消闹时状态。

闹钟调时和分以及正常计时与闹钟定时之间的选择原图及生成的器件如下：

江苏大学计算机10 数字逻辑电路设计报告

注：

输入端CLK为时钟信号，SD清零，NAOZHONG是使计数器正常计时和闹钟定时界面的切换，SE调闹钟的小时，SD调闹钟的分，输出端即为闹钟的小时和分。

闹钟界面和正常计时界面的转换器件如下：

注：

S表示计时器的时，F表示计时器的分，M表示计数器的秒；

SS表示闹钟的时，FF表示闹钟的分；Q为计时和闹钟两个界面的切换开关，ABC为输出的时间。

正常计时时间和设定闹钟时间的比较器件如下：

注：

江苏大学计算机10 数字逻辑电路设计报告

use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity cnt60_06 is port(clk:in std_logic;

clear:in std_logic;

c:out std_logic;

k1,k0:out std_logic_vector(3 downto 0));

end cnt60_06;architecture cnt of cnt60_06 is signal q1,q0:std_logic_vector(3 downto 0);begin

process(clk,clear)

begin

if(clear='1')then

q1<=“0000”;q0<=“0000”;c<='0';

else

if(clk'event and clk='1')then

if(q1=“0101” and q0=“1001”)then-----到59

q1<=“0000”;q0<=“0000”;c<='1';

elsif(q1<“0101” and q0=“1001”)then

q0<=“0000”;q1<=q1+'1';c<='0';

elsif(q0<“1001”)then

q0<=q0+'1';

end if;

end if;

end if;

k1<=q1;

k0<=q0;

end process;end cnt;

用VHDL语言写的报时器源代码如下：

library ieee;use ieee.std_logic_1164.all;

use ieee.std_logic_unsigned.all;entity alert_06 is port(f1,f0,m1,m0:in std_logic_vector(3 downto 0);

siga,sigb:out std_logic);

end alert_06;

architecture a of alert_06 is begin siga<='1'when(f1=“0101” and f0=“1001” and m1=“0101” and(m0=“0000” or m0=“0010” or m0=“0100” or m0=“0110” or m0=“1000”))else'0';

0

江苏大学计算机10 数字逻辑电路设计报告

port(clk:in std_logic;

s :in std_logic_vector(7 downto 0);

f :in std_logic_vector(7 downto 0);

m :in std_logic_vector(7 downto 0);

selout:out std_logic_vector(5 downto 0);

segout:out std_logic_vector(6 downto 0));end display_06;

architecture a of display_06 is signal number:std_logic_vector(3 downto 0);signal sel

:std_logic_vector(5 downto 0);signal seg

:std_logic_vector(6 downto 0);signal q

:std_logic_vector(2 downto 0);begin a:process(clk)begin if(clk'event and clk='1')then q<=q+1;end if;end process a;process(q)begin case q is

when“000”=>sel<=“000001”;when“001”=>sel<=“000010”;when“010”=>sel<=“000100”;

when“011”=>sel<=“001000”;when“100”=>sel<=“010000”;when“101”=>sel<=“100000”;when others=>sel<=“000000”;end case;end process;

process begin if sel =“000001”then

number<=m(3 downto 0);elsif sel=“000010”then

number<=m(7 downto 4);elsif sel=“000100”then

number<=f(3 downto 0);elsif sel=“001000”then

number<=f(7 downto 4);

江苏大学计算机10 数字逻辑电路设计报告

end switch_06;

architecture a of switch_06 is begin process(Q,s,ss,f,ff,m)Begin

if(Q='1')then

A<=ss;B<=ff;C<=“00000000”;

else

A<=s;B<=f;C<=m;

end if;

end process;

end a;正常计时时间和设定的闹钟时间之间的比较的源代码如下：

library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity comp_06 is port(s,ss,f,ff:in std_logic_vector(7 downto 0);d:out std_logic;Q:in std_logic);end comp_06;architecture behavior of comp_06 is

begin process(Q,s,ss,f,ff)begin if(rising_edge(Q))then if(s=ss and f=ff)then d<='1';

else d<='0';end if;end if;end process;end behavior;