plc s7-200抢答器报告

第一篇：plc s7-200抢答器报告

西门子PLC S7-200智力竞赛抢答器模拟报告

西门子PLC S7-200智力竞赛抢答器模拟报告

①1号选手抢答到后I0.0闭合，辅助继电器M0.0得电，所以常闭开关M0.0断开，常开触点M0.0闭合，灯Q1.0得电亮，网络

3、网络

4、网络5皆断开M0.0触点使其对应的辅助继电器无法得电，这就实现了互锁的功能。②

传送指令将预设值[1]传送至VB0，接着在翻译指令的作用下在七段码显示器上显示数字1。

Step3主持人按下复位开关I0.5 I0.5的常闭触点断开，M0.4断开，整个网络断电数码管复位。（选手234抢答原理同上）

违规抢答说明：

在没有开始按钮没有按下之前，网络6中，由于辅助继电器M0.4没得电，常闭开关M0.4闭合状态，当选手1234其中一人按下抢答键，触发各自辅助继电器工作，接通网络6中蜂咛器Q1.4工作发出尖叫

班级： 姓名：

西门子PLC S7-200智力竞赛抢答器模拟报告

学号：

第二篇：FPGA抢答器设计报告

Vb开办上海电力学院

课程设计报告

信息工程系

抢答器设计报告

一、设计目的：

本课程的授课对象是电子科学与技术专业本科生，是电子类专业的一门重要的实践课程，是理论与实践相结合的重要环节。

本课程有助于培养学生的数字电路设计方法、掌握模块划分、工程设计思想与电路调试能力，为以后从事各种电路设计、制作与调试工作打下坚实的基础

二、实验器材和工具软件：

PC机一台、QuartusII软件、DE2板。

三、设计内容：

(1)抢答器可容纳四组12位选手，每组设置三个抢答按钮供选手使

用。

(2)电路具有第一抢答信号的鉴别和锁存功能。在主持人将系统复位并发出抢答指令后，蜂鸣器提示抢答开始，时显示器显示初始时间并开始倒计时，若参赛选手按抢答按钮，则该组指示灯亮并用组别显示器显示选手的组别，同时蜂鸣器发出“嘀嘟”的双音频声。此时，电路具备自锁功能，使其它抢答按钮不起作用。

(3)如果无人抢答，计时器倒计时到零，蜂鸣器有抢答失败提示，主持人可以按复位键，开始新一轮的抢答。

(4)设置犯规功能。选手在主持人按开始键之前抢答，则认为犯规，犯规指示灯亮和显示出犯规组号，且蜂鸣器报警，主持人可以终止抢答执行相应惩罚。

(5)抢答器设置抢答时间选择功能。为适应多种抢答需要，系统设有10秒、15秒、20秒和3O秒四种抢答时间选择功能。

四、设计具体步骤：

首先把系统划分为组别判断电路模块groupslct，犯规判别与抢答信号判别电路模块fgqd，分频电路模块fpq1，倒计时控制电路模块djs，显示时间译码电路模块num_7seg模块，组别显示模块showgroup模块这六个模块，各模块设计完成后，用电路原理图方法将各模块连接构成系统。

各模块功能及代码：

1、组别判别模块

（1）功能：可容纳四组12位选手，每组设置三个抢答按钮供选手使用。若参赛选手按抢答按钮，则输出选手的组别。此时，电路具

signal rst : std_logic;begin

h<=“0000” when(a=“000” and b=“000” and c=“000” and d=“000”)else

“0001” when(a/=“000” and b=“000” and c=“000” and d=“000”)else

“0010” when(a=“000” and b/=“000” and c=“000” and d=“000”)else

“0100” when(a=“000” and b=“000” and c/=“000” and d=“000”)else

“1000” when(a=“000” and b=“000” and c=“000” and d/=“000”)else

“0000”;process

begin

wait on clock until rising_edge(clock);

if clr='1' then

rst<='1';

g<=“0000”;

end if;

if h/=“0000” then

if rst='1' then

g<=h;

rst<='0';

end if;

end if;

end process;

end behave_groupslct;

2、犯规判别与抢答信号判别模块

（1）功能：若参赛选手在主持人按开始键之后按抢答按钮，则使该组指示灯亮并输出选手的组别，同时蜂鸣器发出响声。

选手在主持人按开始键之前抢答，则认为犯规，犯规指示灯亮并输出犯规组号，且蜂鸣器报警。

（2）原理：c[3..0]接组别判别模块的g[3..0]，即此时c为按键组别的信息。go接主持人的“开始”按键。由于无论是在正常情况还是犯规情况下按下按键，都必须显示按键的组别且蜂鸣器响，所以将c的值给hex以输出按键组别，且在有按键按下（c/=“0000”）时输出fm为‘1’，否则为‘0’。若在开始之前有按键按下时，即go='0'且c/=“0000”，输出ledfg为‘1’，否则为‘0’。若在开始之后有按键按下，将c的值给led，使该组指示灯亮，开始之前led输出“0000”。

（3）程序代码：

library ieee;

use ieee.std_logic_1164.all;

entity fgqd is port（c:in std_logic_vector(3 downto 0);

go:in std_logic;

hex:out std_logic_vector(3 downto 0);

led:out std_logic_vector(3 downto 0);

ledfg,fm:out std_logic);

end fgqd;

architecture behave_fgqd of fgqd is begin);end djs;

architecture behave_djs of djs is begin

process(clock,aclr,s)

begin

if(aclr='1')then

if(s=“00”)then

q<=“01010”;

elsif(s=“01”)then

q<=“01111”;

elsif(s=“10”)then

q<=“10100”;

else

q<=“11110”;

end if;

else

if rising_edge(clock)then

if en='1' then

q<=q-1;

if(q=“00000” and grpsl=“0000”)then

time0<='1';

else

time0<='0';

end if;

end if;

end if;

end if;

end process;end behave_djs;

4、分频器模块

（1）功能：实现50MHz—1Hz的分频，为倒计时模块提供时钟。

（2）程序代码

library ieee;

use ieee.std_logic_1164.all;

entity fpq1 is port（clkin :in std_logic;

clkout:out std_logic);end fpq1;

architecture behave_fpq1 of fpq1 is constant N: Integer:=24999999;signal Counter:Integer RANGE 0 TO N;signal Clk: Std_Logic;begin

process(clkin)

begin

if rising_edge(clkin)then--每计到N个（0~n-1）上升沿，输出信号翻转一次

if Counter=N then

Counter<=0;

Clk<=NOT Clk;

else

Counter<= Counter+1;

end if;

end if;

end process;clkout<= Clk;end behave_fpq1;

5、时间显示译码器

（1）功能：将时间信息在7段数码管上显示。

（2）程序代码

library ieee;

use ieee.std_logic_1164.all;

entity num_7seg is port（c:in std_logic_vector(4 downto 0);

hex:out std_logic_vector(13 downto 0));

end num_7seg;

architecture behave_num_7seg of num_7seg is begin

with c(4 downto 0)select

hex<= “10000001000000” when “00000” ,--“0”

“10000001111001” when “00001” ,--“1”

“10000000100100” when “00010” ,--“2”

“10000000110000” when “00011” ,--“3”

“10000000011001” when “00100” ,--“4”

“10000000010010” when “00101” ,--“5”

“10000000000010” when “00110” ,--“6”

“10000001111000” when “00111” ,--“7”

“10000000000000” when “01000” ,--“8”

“10000000010000” when “01001” ,--“9”

“11110011000000” when “01010” ,--“10”

“11110011111001” when “01011” ,--“11”

“11110010100100” when “01100” ,--“12”

“11110010110000” when “01101” ,--“13”

“11110010011001” when “01110” ,--“14”

“11110010010010” when “01111” ,--“15”

“11110010000010” when “10000” ,--“16”

“11110011111000” when “10001” ,--“17”

“11110010000000” when “10010” ,--“18”

“11110010010000” when “10011” ,--“19”

“01001001000000” when “10100” ,--“20”

“01001001111001” when “10101” ,--“21”

“01001000100100” when “10110” ,--“22”

“01001000110000” when “10111” ,--“23”

“01001000011001” when “11000” ,--“24”

“01001000010010” when “11001” ,--“25”

“01001000000010” when “11010” ,--“26”

“01001001111000” when “11011” ,--“27”

来。然后就是将选出的组别锁存。将按下按键的组别赋给一内部信号“h”（没有按键按下时h=“0000”），当复位键按下时（clr=‘1’）输出g=“0000”并且将另一内部信号rst置1。当复位后（rst=‘1’）有按键按下时将h的值给输出信号g，并且将标志信号rst清零。这样就实现最快按键组别锁存功能。

六、心得体会

通过此次设计，我掌握了数字电路的设计方法，尤其是模块划分、工程设计思想与电路调试能力，都有了一定的提高。为以后从事各种电路设计、制作与调试工作打下坚实的基础。

第三篇：74LS148四路抢答器设计报告

目录

1.设计任务和要求…………………………………….3 2.设计方案…………………………………………….3 2.1 设计思路………………………………………3 2.2 设计原理………………………………………4 2.3 实现功能………………………………………4 3.硬件设计…………………………………………….5 3.1 各功能电路连线图……………………………5 3.2 框图和说明……………………………………6 4.软件设计…………………………………………….7 5.小结………………………………………………….8 6.参考文献…………………………………………….9

设计任务与要求

1.1 可同时供四名选手参赛，其编号分别是1-4，各用一个抢答按钮，按钮的编号和选手的编号相对应，给节目主持人设置一控制开关，用于控制系统的清零（编号显示数码管灭灯）抢答的开始。

1.2

抢答器具有数据锁存和显示的功能，抢答开始后，若有选手按抢答按钮，其编号立即所存，并在数码管上显示该选手的编号，同时封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人主持人将系统清零为止。设计方案 2.1 设计思路 2.1.1 在给定

5V直流电源电压的条件下设计一个可以容纳四组参赛者的抢答器，每组设定一个抢答按钮供参赛者使用。

2.1.2 设置一个系统清零和抢答控制开关K（该开关由主持人控制），当开关K被按下时，抢答开始（允许抢答），打开后抢答电路清零。

2.1.3 抢答器具有一个抢答信号的鉴别、锁存及显示功能。即有抢答信号输入（参赛者的开关中任意一个开关被按下）时，锁存相应的编号，并在LED数码管上显示出来，同时扬声器发生声响。此时再按其他任何一个抢答器开关均无效，优先抢答选手的编号一直保持不变，直到主持人将系统清除为止。

2.1.4 开关K按下后，系统清零，由主持人发令，开始抢答。2.2 设计原理

2.2.1原理图

2.2.2 设计原理

接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始“状态，宣布”开始“抢答器工作。选手在抢答时，抢答器完成：优先判断、编号锁存、编号显示、亮灯提示。如果再次抢答必须由主持人再次操作”清除“和”开始"状态开关。

2.3 实现功能

一是选手按抢答按钮，其编号立即所存，并在数码管上显示该选手的编号。二是封锁输入电路，禁止其他选手抢答。

三是优先抢答选手的编号一直保持到主持人主持人将系统清零为止。硬件设计

3.1本课程设计，需要用集成电路：

74LS148,74LS279,74LS48和五个开关及其他元件，3.2各功能电路接线图

电路连线图

3.2 框图和说明

3.2.1 元器件

74LS48管脚图

74LS148真值表

74LS148功能介绍

在优先编码器电路中，允许同时输入两个以上编码信号。不过在设计优先编 码器时，已经将所有的输入信号按优先顺序排了队。在同时存在两个或两个以上输入信号时，优先编码器只按优先级高的输入信号编码，优先级低的信号则不起作用。74148是一个八线-三线优先级编码器。3.2.3 说明：

当主持人控制开关S按下时，RS触发器的R端均为“0”，4个触发器输出1Q-4Q全部为零，同时74LS148的选通输入端EI=0，使之处于工作状态，此时锁存电路不工作。当主持人将开关“S”抬起时，优先编码器处于工作状态，即抢答器处于等待工 5 作状态，等待信号输入端信号输入，当有选手按下时，比如“S0”按下时，74LS148的输出Y2Y1Y0=000, 经RS锁存后，BI=1,74LS279处于工作状态，4Q3Q2Q=A2A1A0=000,经74LS48译码后，显示器显示“0”.软件设计

4.1 优先编码器工作原理

74LS148工作原理：该编码器有8个信号输入端，3个二进制码输出端。此外，电路还设置了输入使能端EI，输出使能端EO和优先编码工作状态标志GS。当EI=0时，编码器工作；而当EI=1时，则不论8个输入端为何种状态，3个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态。这种情况被称为输入低电平有效，输出也为低电来有效的情况。当EI为0，且至少有一个输入端有编码请求信号（逻辑0）时，优先编码工作状态标志GS为0。表明编码器处于工作状态，否则为1。由功能表可知，在8个输入端均无低电平输入信号和只有输入0端（优先级别最低位）有低电平输入时，A2A1A0均为111，出现了输入条件不同而输出代码相同的情况，这可由GS的状态加以区别，当GS＝1时，表示8个输入端均无低电平输入，此时A2A1A0=111为非编码输出；GS＝0时，A2A1A0=111表示响应输入0端为低电平时的输出代码（编码输出）。EO只有在EI为0，且所有输入端都为1时，输出为0，它可与另一片同样器件的EI连接，以便组成更多输入端的优先编码器。从功能表不难看出，输入优先级别的次为7，6，„„，0。输入有效信号为低电平，当某一输入端有低电平输入，且比它优先级别高的输入端无低电平输入时，输出端才输出相对应的输入端的代码。小结

本学期第十五周我们进行了电子技术课程设计，我们用一周的时间进行了资料查找和实体设计，然后认真写了设计说明。

本电路由锁存器，编码器，数码管等构成，实现各项锁存，清零等功能。总结如下： 优点：电路功能原理清晰，各项功能均达到了要求，显示准确，反 应灵敏，无竞争冒险现象，基本满足了普通竞赛的抢答要求。缺点：如果长按住按钮不放，主持人清零后将能获得抢答权。改进：可以更改促发器的类型，如使用jk触发器代替，则长按无效，或者在抢答端添加一个发光二极管，当有人作弊，二极管就会亮，从而阻止选手长按按钮的缺陷。心得体会：通过这次课程设计，我对于74L系列有了更深的了解，知道功能表后，一切芯片都能得心应手。而且，知道了抢答器的设计方法，以后可以设计任何多人抢答器。同时实物的制作也提升了我的动手能力，实践能力得到了一定的锻炼。在摸索该如何设计电路使之实现所需功能的过程中，培养了我的设计思维，增强了动手能力。在改进电路的过程中，同学们共同探讨，最后的电路已经比初期设计有了很大提高。在让我体会到了设计电路的艰辛的同时，更让我体会到成功的喜悦和快乐，加深了我对设计方面的兴趣。理论与实践得到了很好的结合。参考文献

1.童师白，华成英.模拟电子技术基础，第三版.北京:高等教育版社，2001 2.阎石.数字电子技术基础，第四版.北京：高等教育版社，1998 3.吕思忠，《数子电路实验与课程设计》 哈尔滨工业大学出版社 4.郑家龙，《集成电子技术基础教程》 高等教育出版社 5.高吉祥《电子技术基础实验与课程设计》 电子工业出版社 6.《数字电路应用300例》 中国电力出版社

第四篇：EDA4人抢答器设计报告

四人抢答器

一、设计任务：

l、设计用于竞赛的四人抢答器，功能如下：(1)有多路抢答器，台数为四；

(2)具有抢答开始后20秒倒计时，20秒倒计时后无人抢答显示超时，并报警；(3)能显示超前抢答台号并显示犯规警报；(4)能显示各路得分，并具有加、减分功能；

2、系统复位后进入抢答状态，当有一路抢答键按下时，该路抢答信号将其余各路抢答封锁，同时铃声响，直至该路按键松开，显示牌显示该路抢答台号。

3、用VHDL语言设计符合上述功能要求的四人抢答器，并用层次设计方法设计该电路

二、设计思路：

将该任务分成三个模块进行设计，分别为：抢答器鉴别模块、抢答器计时模块、抢答器记分模块，最后是撰写顶层文件。

1、抢答器鉴别模块：

在这个模块中主要实现抢答过程中的抢答功能，并能对超前抢答进行警告，还能记录无论是正常抢答还是朝前抢答者的台号，并且能实现当有一路抢答按键按下时，该路抢答信号将其余个绿抢答封锁的功能。其中有四个抢答信号a、b、c、d；抢答使能信号en；抢答状态显示信号states；警报时钟信号clk2；系统复位信号rst；超前警报信号ring。

2、抢答器计时模块：

在这个模块中主要实现抢答过程中的计时功能，在有抢答开始后进行20秒的倒计时，并且在20秒倒计时后无人抢答显示超时并报警。其中有抢答时钟信号clk；系统复位信号rst；抢答使能信号en；抢答状态显示信号states；无人抢答警报信号warn；计时中止信号stop；计时十位个位信号tb，ta。

3、抢答器记分模块：

在这个模块中主要是给四个抢答信号记分，并给每个抢答信号预置5分，当抢答并答对时加1分，答错减1分，没有获得抢答保持不变。其中有抢答时钟信号clk；系统复位信号rst；抢答使能信号en；抢答状态显示信号states；记分加减信号add（add＝‘1’时为加，add＝‘0’时为减）；四个信号的得分显示信号a_out,b_out,c_out,d_out。

4、顶层文件：

在这个模块中是对前三个模块的综合编写的顶层文件。

三、具体实施：

1、本设计的实现电路图：

2、本设计的源程序：

library ieee;--抢答鉴别模块 use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity qdjb is

port(clk2,en,rst:in std_logic;

a,b,c,d:in std_logic;

ring:out std_logic;

states:out downto 0));end qdjb;architecture one of qdjb is signal sinor,ringf,tmp:std_logic;signal cnt:std_logic_vector(5 downto 0);begin sinor<=a or b or c or d;p1:process(a,rst,b,c,d,tmp)

begin

if rst='1' then

tmp<='1';states<=“0000”;

elsif tmp='1' then

if a='1' then

states<=“0001”;tmp<='0';

elsif b='1' then

states<=“0010”;tmp<='0';

elsif c='1' then

states<=“0011”;tmp<='0';

elsif d='1' then

states<=“0100”;tmp<='0';

else tmp<='1';states<=“0000”;

end if;

end if;end process p1;p2rocess(clk2,en,rst,cnt)

begin

if rst='1' then

cnt<=“000000”;ringf<='0';

elsif clk2'event and clk2='1' then

if en='0' and sinor='1' then

if cnt<“111111” then

ringf<=not ringf;cnt<=cnt+1;

else ringf<='0';

end if;

end if;

end if;end process p3;ring<=ringf;end one;

library ieee;--抢答器计时模块 use ieee.std_logic_1164.all;std_logic_vector(3 use ieee.std_logic_unsigned.all;entity js is

port(clk,rst,en,stop:in std_logic;

warn:buffer std_logic;

ta,tb:buffer std_logic_vector(3 downto 0));end js;architecture one of js is signal co:std_logic;begin p1:process(clk,rst,en,stop,ta)

begin

if rst='1' or stop='1' then

ta<=“0000”;

elsif clk'event and clk='1' then

co<='0';

if en='1' then

if ta=“0000” then

ta<=“1001”;co<='1';

else ta<=ta-1;

end if;

end if;

end if;end process p1;p2:process(co,rst,en,stop,tb)

begin

if rst='1' or stop='1' then

tb<=“0010”;

elsif co'event and co='1' then

if en='1' then

if tb=“0000” then tb<=“0010”;

else tb<=tb-1;

end if;

end if;

end if;end process p2;p3:process(rst,ta,tb)

begin

if rst='1' then

warn<='0';

elsif ta=“0000” and tb=“0000” then

warn<='1';

else warn<='0';

end if;end process p3;end one;

library ieee;--抢答器记分模块 use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity jf is

port(clk,rst,en,add:in std_logic;

states:in std_logic_vector(3 downto 0);

a_out,b_out,c_out,d_out:buffer std_logic_vector(3 downto 0));end jf;

architecture one of jf is begin

p2:process(clk,rst,add,states,a_out,b_out,c_out,d_out)

begin

if(rst='1')then

a_out<=“0101”;b_out<=“0101”;c_out<=“0101”;d_out<=“0101”;

elsif en='1'then

if clk'event and clk='1' then

case states is

when “0001”=>

if add='1' then

if a_out=“1111” then

a_out<=“0000”;

else a_out<=a_out+1;

end if;

elsif add='0' then

if a_out=“0000” then

a_out<=“0000”;

else a_out<=a_out-1;

end if;

end if;

when “0010”=>

if add='1' then

if b_out=“1111” then

b_out<=“0000”;

else b_out<=b_out+1;

end if;

elsif add='0' then

if b_out=“0000” then

b_out<=“0000”;

else b_out<=b_out-1;

end if;

end if;

when “0011”=>

if add='1' then

if c_out=“1111” then

c_out<=“0000”;

else c_out<=c_out+1;

end if;

elsif add='0' then

if c_out=“0000” then

c_out<=“0000”;

else c_out<=c_out-1;

end if;

end if;

when “0100”=>

if add='1' then

if d_out=“1111” then

d_out<=“0000”;

else d_out<=d_out+1;

end if;

elsif add='0' then

if d_out=“0000” then

d_out<=“0000”;

else d_out<=d_out-1;

end if;

end if;

when others=>

a_out<=a_out;b_out<=b_out;c_out<=c_out;d_out<=d_out;

end case;

end if;

end if;

end process p2;end one;

library ieee;--抢答器顶层文件 use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity qiangda is

port(clk,clk2,en,a,b,c,d,add,stop,rst:in std_logic;

ring,alarm:out std_logic;

ta,tb:buffer std_logic_vector(3 downto 0);

states:buffer std_logic_vector(3 downto 0);

a_out,b_out,c_out,d_out:buffer std_logic_vector(3 downto 0));end qiangda;

architecture bhv of qiangda is component qdjb is

port(clk2,en,rst:in std_logic;

a,b,c,d:in std_logic;

ring:out std_logic;

states:out std_logic_vector(3

downto 0));end component;component js is

port(clk,rst,en,stop:in std_logic;

warn:buffer std_logic;

ta,tb:buffer std_logic_vector(3 downto 0));end component;

component jf is

port(clk,rst,en,add:in std_logic;

states:in downto 0);

a_out,b_out,c_out,d_out:buffer std_logic_vector(3 downto 0));end component;signal cnt:std_logic_vector(3 downto 0);std_logic_vector(3

begin

u1:qdjb port map(clk2,en,rst,a,b,c,d,ring,states);u2:js port map(clk,rst,en,stop,alarm,ta,tb);u3:jf;end bhv;

port

map(clk,rst,en,add,states,a_out,b_out,c_out,d_out)

四、结果分析：

（一）、软件分析：

1、抢答器鉴别模块：

编译报告：

仿真结果：

2、抢答器计时模块：

编译报告：

仿真结果：

3、抢答器记分模块：

编译报告：

仿真结果：

4、抢答器顶层模块：

编译报告：

仿真结果：

顶层文件的RTL级：

管脚锁定图：

（二）、硬件分析：

五、参考文献：

第五篇：八路抢答器实训报告

八路抢答器实训报告

八

路

抢

答

器

实

训

报

告

姓名：张伟康

学号：1401020044 班级：电信方向

八路抢答器实训报告

一 报告要求

根据实验原理和实验器材设计所需要的电路模型，完成实验步骤和实验过程，得出结论。

1、焊接所注意的事项：

（1）设计的方法和原理。焊接一般分四步骤进行：

准备焊接：清洁被焊元件处的积尘及油污，再将被焊元器件周围的元器左右掰一掰，让电烙铁可以触到被焊元器件的焊锡处，以免烙铁头伸向焊接处时烫坏其他元器件。焊接新的元器件时，应对元器件引线镀锡。

加热焊接：将沾有少许焊锡和松香的电烙铁头接触被焊元器件约几秒钟。若是要拆下硬刷板上的元器件，则待烙铁头加热后，用手或镊子轻松拉动元器件，看是否可以取下。

清理焊接面：若所焊部位焊锡过多，可以将烙铁头上的焊锡甩掉（注意不要烫伤皮肤，也不要甩到硬刷电路板上）用光烙锡头“沾”些焊锡出来。若焊点焊锡过少，不圆滑时，可以用电烙铁“蘸”些焊锡对点进行补焊。

检查焊点：看焊点是否圆润、光亮、牢固，是否与周围元器件连焊的现象。

（2）造成焊接质量不高的常见原因是：

焊锡用量过多，形成焊点的锡堆积；焊锡过少，不足以包裹焊点。

冷焊。焊接时烙铁温度过低或加热时间不足，焊锡未完全融化、侵润、焊锡表面不光亮(不光滑)，有细小裂纹（如同豆腐渣一样）

夹松香焊接，焊锡与元器件或印刷板之间夹着一层松香，造成电接不良。若夹杂加热不足的松香，则焊点下有一层黄褐色松香膜，若加热温度不高，则焊点下有一层碳化松香黑色膜。对于有加热不足的松香膜的情况。可以用烙铁进行补焊。对于已形成黑膜的，则要“吃”进焊锡，清洁被焊元器件或印刷板表面，重新进行焊接才行。

焊锡连桥：指焊锡量过多，造成元器件的焊点之间短路。对于超小元器件及细小印刷电路板进行焊接时要尤为注意。

焊剂过量：焊点明围松香残渣过多，当少量松香残留时，可以用电烙铁再轻轻加热一下，让松香挥发掉，也可以用蘸有无水酒精的棉球，擦去多余的松香或焊剂。

焊接表面的焊锡形成尖锐的突尖，这是由于加热温度不足或焊剂过少，以及烙铁离开焊点时角度不大造成的。（3）电路的焊接

用电烙铁与焊锡丝将各个元器件焊接在电路板上：a左手拿焊锡丝，右手拿电烙铁。b把电烙铁以45度左右夹角与焊盘接触，加热焊盘。c待焊盘达到温度时，同样从与焊板成45度左右夹角方向送焊锡丝。d待焊锡丝熔化一定量时，迅速撤离焊锡丝。e最后撤离电烙铁，撤离时沿铜丝竖直向上或沿与电路板的夹角45度角方向。在焊接的过程中，我们应该注意：焊接的时间不能太久，大概心里默数1,2即可，然后再撤离焊锡丝，再撤离电烙铁，在撤离电烙铁时，也一样心里默数1、2即可；焊锡要适量，少了可能虚焊。在焊的过程中，出现虚焊或则焊接不好，要把焊锡焊掉，重新再焊。在吧焊锡焊掉的过程中，左手拿这吸锡器，右手拿着电烙铁，先把电烙铁以45度左右夹角与焊盘接触，加热焊锡，再将吸锡器靠近焊锡，按下吸锡器的按钮，就可以吧焊锡焊掉，重复多次，就可清除焊盘上的焊锡，注意不要将焊盘加热太久，以免把焊盘的铜给焊掉。

八路抢答器实训报告

二 电路原理 1电路原理图

电路的PCB版图

电路实物图

八路抢答器实训报告 实验原理

①芯片分析

CD4511引脚图

八路抢答器实训报告

4511引脚图

4511芯片真值表 ：3脚是测试输入端，=0 时，不管其他引脚状态如何，七段均发亮，显示“8”。它主要用来检测数码管是否损坏。

：4脚是消隐输入控制端，当

=0，=1时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。

LE：锁定控制端，当LE=0时，允许译码输出。LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。A(7)B(1)C(2)D(6)为8421BCD码输入端。

a、b、c、d、e、f、g：为译码输出端，输出为高电平1有效。

三.焊接，调试分析 1 焊接步骤

先是用万用表测试每个元件的好坏，保证焊接前不会因为元件的问题而导致电路不能正常工作。然后就是焊接，焊接时保证元件不被烧坏，焊接时间尽可能短，特别是芯片，要先焊插槽。全部焊接上去了以后就是调试。

八路抢答器实训报告

2故障调试

接上电源以后，随便按了一个键，能显示，但是不能锁存，然后检查电路有没有焊错，分析了一下原来是做开关作用的三极管接反了。然后将它拆下来重新焊上去。重新接上电源后，随便按哪一个键，都可以锁存。

3结果

电路正常工作，按第一个键时显示“1”，锁存，按复位键，清零；同理任意按哪个数字键，在数码管上都能显示，也可锁存清零。

四.原件清单

原件 开关 10K 300K 2.2K 100K 个数 9个 6个 7个 1个 1个

原件 CD4511 电容 9013 二极管 数码管

个数 1个 1个 1个 15个 1个

五.实验心得

实验设计过程中较为顺利，就是焊错一个三极管，没有其他的什么问题。通过做这个实验进一步了解了NE555在实际电路中的作用，调试的时候出现了几根线路不亮的情况，几次调试后最后用算是勉强成功，也算是自己在设计电路中得到的经验，以及在设计电路的过程中与同学交流探讨。通过这次课，我锻炼了自己的独立自主的能力和动手动脑的能力。通过这次课程设计,我学到了很多书本上没有的实际的知识,熟悉了一些元器件、芯片的灵活运用。在设计及制作过程中，遇到过一些困难。通过上网查询和询问老师将问题解决。并且在网上学习到了一些元器件组合起来的作用，最重要的是我能够自己思考，解决问题。经过这次实训我加强了我的动手能力和解决问题的能力，为将来的学习和工作奠定了扎实的基础。