北邮互联网 新电商专业演讲比赛

第一篇：北邮互联网 新电商专业演讲比赛

“激扬青春 爱与奉献”2015北邮互联网+新电商专业演讲比赛

北邮互联网+新电商演讲比赛策划书

一、活动目的 为了丰富互联网+新电商专业学生生活，锻炼学生们的演讲能力和口头表达能力，展现魅力口才，增强学习气氛。给大家提供一个展现自我，提升自我的机会和舞台，学院决定举办一场别开生面的演讲比赛。

二、演讲主题 以“激扬青春，爱与奉献”为主题，尽情发挥各参赛选手的自身风采、主张观点及演讲才能，以新颖的角度和方式，阐述对“激扬青春，爱与奉献”的理解。

三、组织单位 主办单位：北邮精品创业班

四、活动流程

（一）报名 1)11月4日将此活动通知各班委会，希望各班委组织有此方面特长意愿的同学报名参加，每个班推荐6位同学。2)主题由承办单位选定后，题目自选，要求内容积极、健康、向上、正能量。3)如有背景音乐，则自带资料。

（二）比赛简介

1、时间：2015年11月7日 下午2：30

2、地点：北邮精品创业雪豹班

3、评委：邵兆强 高林 周旭

4、流程：（1）主持人开场白。（2）自选命题演讲,选手按照赛前抽签顺序依次上台演讲，每人8分钟。（3）六号选手演讲后插入观众互动的小节目。（4）七号选手继续演讲每人8分钟。（5）插入节目（6）评委评分并点评，主持人宣布比赛成绩和名次。（5）活动参与者合影，主持人宣布活动结束。魅 力 口 才 激 情 演 讲

“激扬青春 爱与奉献”2015北邮互联网+新电商专业演讲比赛

（三）赛事要求

1、演讲内容健康，积极向上，反映大学生良好的精神风貌，展现自身魅力气质

2、文体不限，脱稿演讲

3、演讲稿（打印文件）在决赛之前要上交周旭老师处，便评委评分和归档之用

4、演讲时间不得少于5分钟，控制在10分钟以内，超过规定时间和少于5分钟的，评委予以适当扣分。

一、请各参赛领队及选手仔细阅读比赛策划书，熟悉比赛性质、安排及相关注意事项。

二、请各参赛领队及选手于每场比赛前20分钟到达比赛现场，以利于组委会对赛事的统筹安排及比赛准备工作得以顺利进行。

三、请各参赛队遵守赛事各项时间安排，如遇特别问题，请及时与大赛组委会联系，以便于安排，保证赛事顺利进行。

四、遵守赛事的纪律及规则规定，请于比赛之前做好细致准备，以利于选手在比赛中发挥自己最好的水平。

五、各参赛队伍及自由组选手应组织其相关人员观看比赛，并可组织、准备适当宣传用具、标语等。但不得影响比赛现场的正常次序，不准喊口号或者喝倒彩。

五、评分过程 决出一、二、三等奖。整个评分过程要求各班班委参加，力求做到公平、公正、公开。

六、奖项设置 一等奖（1名）：证书+笔记本（大）二等奖（1名）：证书+笔记本（中）三等奖（1名）：证书+笔记本（小）魅 力 口 才 激 情 演 讲

“激扬青春 爱与奉献”2015北邮互联网+新电商专业演讲比赛

演讲比赛评分表

评分标准：演讲内容：（35分）

（满分100分）自我介绍。（5分）主题鲜明，符合主题内容。（10分）内容充实，事例动人，贴近生活，富有鲜明的时代感。（10分）格调积极向上（10分）语言艺术：（40分）发音标准，脱稿演讲。（10分）节奏处理得当，技巧运用自如。（10分）带入感强，渲染力强烈 语气语调适当，重音节奏恰当。（10分）。(10分)仪表形象：（20分）着装整齐，大方得体。（10分）富有感染力，表情恰当。（10分）演讲时间：（5）演讲时间控制在规定时间内（5分）

选手得分 项目内容满分一二三四五六 号 号 号 号 号 号 自我介绍 5 10 主题鲜明演讲内容 10 内容充实 10 格调积极向上 10 普通话标准，脱稿演讲，10 口齿清晰，语速适当 语言艺术 10 语气语调适当，重音节奏恰当 10 带入感强，渲染力强烈 10 着装得体，举止自然大方 仪表风范 10 富有感染力，表情恰当 5 演讲时间 演讲时间控制在规定时间内 总得分: 魅 力 口 才 激 情 演 讲

“激扬青春 爱与奉献”2015北邮互联网+新电商专业演讲比赛

演讲比赛评分表

评分标准：演讲内容：（35分）

（满分100分）自我介绍。（5分）主题鲜明，符合主题内容。（10分）内容充实，事例动人，贴近生活，富有鲜明的时代感。（10分）格调积极向上（10分）语言艺术：（40分）发音标准，脱稿演讲。（10分）节奏处理得当，技巧运用自如。（10分）带入感强，渲染力强烈 语气语调适当，重音节奏恰当。（10分）。(10分)仪表形象：（20分）着装整齐，大方得体。（10分）富有感染力，表情恰当。（10分）演讲时间：（5）演讲时间控制在规定时间内（5分）

选手得分 项目内容七八九十

满分十二十一 号 号 号 号 号 号 5 自我介绍 10 主题鲜明演讲内容 10 内容充实 格调积极向上 10 普通话标准，脱稿演讲，10 口齿清晰，语速适当 语言艺术 10 语气语调适当，重音节奏恰当 10 带入感强，渲染力强烈 10 着装得体，举止自然大方 仪表风范 10 富有感染力，表情恰当 5 演讲时间 演讲时间控制在规定时间内 总得分: 魅 力 口 才 激 情 演 讲

第二篇：北邮数电上实验报告汇总

北京邮电大学电子工程学院

北京邮电大学

数字电路与逻辑设计实验

学院：

班级：

姓名：

学号：

班内序号： 北京邮电大学电子工程学院

实验一

Quartus II原理图输入法设计

一、实验目的：

(1)熟悉Quartus II原理图输入法进行电路设计和仿真。(2)掌握Quartus II 图形模块单元的生成与调(3)熟悉实验板的使用

二、实验所用器材：(1)计算机(2)直流稳压电源

(3)数字系统与逻辑设计实验开发板

三、实验任务要求

(1)用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。

(2)用(1)中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。(3)用VHDL语言实现全加器。

四、实验原理图和实验波形图

1、全加器实验原理图。

北京邮电大学电子工程学院

2、全加器实验波形图。

五、仿真波形分析

由仿真波形可以看出，当a,b,ci有两个或者两个以上为1时，产生进位，即co输出为1，而输出s则是当a,b,ci输入偶数个1时为0，奇数个1时为1，满足实验原理，仿真波形正确。北京邮电大学电子工程学院

实验三

VHDL组合逻辑电路设计

一、实验目的：

(1)熟悉Quartus II原理图输入法进行电路设计和仿真。(2)掌握Quartus II 图形模块单元的生成与调(3)熟悉实验板的使用

二、实验所用器材：(1)计算机(2)直流稳压电源

(3)数字系统与逻辑设计实验开发板

三、实验任务要求

(1)用VHDL语言设计将8421计数器，分频器和数码管译码器连接使用，实现在指定数码管滚动显示0-9，其余数码管不亮，并带有清零功能，并下载到实验板显示计数结果。

四、实验VHDL代码和仿真波形图(1)VHDL代码 library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity xianshi is port(clk,clr:in std_logic;北京邮电大学电子工程学院

b:out std_logic_vector(6 downto 0);cat:out std_logic_vector(5 downto 0));end xianshi;

architecture a of xianshi is signal ctmp:std_logic_vector(3 downto 0);signal tmp:integer range 0 to 1249999;signal clktmp:std_logic;signal e:std_logic_vector(6 downto 0);begin p1:process(clk,clr)begin if clr='0' then tmp<=0;elsif clk'event and clk='1' then if tmp=1249999 then tmp<=0;clktmp<=not clktmp;else tmp<=tmp+1;end if;end if;end process p1;北京邮电大学电子工程学院

p2:process(clktmp)begin if clr='0' then ctmp<=“0000”;elsif(clktmp'event and clktmp='1')then if ctmp=“1001”then ctmp<=“0000”;else ctmp<=ctmp+1;end if;end if;end process p2;

p3:process(ctmp,clr)begin if(clr='0')then cat<=“111111”;else case ctmp is when“0000”=>e<=“1111110”;--0 北京邮电大学电子工程学院

when“0001”=>e<=“0110000”;--1 when“0010”=>e<=“1101101”;--2 when“0011”=>e<=“1111001”;--3 when“0100”=>e<=“0110011”;--4 when“0101”=>e<=“1011011”;--5 when“0110”=>e<=“1011111”;--6 when“0111”=>e<=“1110000”;--7 when“1000”=>e<=“1111111”;--8 when“1001”=>e<=“1111011”;--9 when others=>e<=“0000000”;end case;cat<=“110111”;end if;b<=e;end process p3;(2)仿真波形图 北京邮电大学电子工程学院

五、仿真波形分析

由仿真波形图可以看出，输出cat始终未110111，只有第三个数码管亮，输出b在循环变化，b控制数码管显示不同的数字，所以这是一个0~9滚动显示数码管的波形图。

六、模块端口说明及连接图 北京邮电大学电子工程学院

实验四

VHDL组合逻辑电路设计

一、实验目的：

(1)熟悉Quartus II原理图输入法进行电路设计和仿真。(2)掌握Quartus II 图形模块单元的生成与调(3)熟悉实验板的使用

二、实验所用器材：(1)计算机(2)直流稳压电源

(3)数字系统与逻辑设计实验开发板

三、实验任务要求

（1）用 VHDL 语言设计并实现一个 8×8 点阵行扫描控制器，要求从上至下逐行循环 点亮点阵（红色或绿色均可），每行点亮时间为 0.5 秒。

（2）用 VHDL 语言设计并实现一个 8×8 点阵行扫描控制器，要求从上至下逐行点亮 点阵，第一行为红色，第二行为绿色，依次类推，直至点亮所有行，然后全部熄灭，再重新从第一行开始。

四、实验VHDL代码和仿真波形图（1）单色逐行点亮VHDL代码 library ieee;use ieee.std_logic_1164.all;北京邮电大学电子工程学院

use ieee.std_logic_unsigned.all;

entity dianzhen is port(clk,clr:in std_logic;col,row:out std_logic_vector(7 downto 0));end dianzhen;

architecture a of dianzhen is signal a: integer range 0 to 2499999;signal clktmp:std_logic;signal ctmp:std_logic_vector(2 downto 0);begin p1:process(clk,clr)begin if clr='0' then clktmp<='0';elsif clk'event and clk='1' then if a=2499999 then a<=0;clktmp<=not clktmp;else 北京邮电大学电子工程学院

a<=a+1;end if;end if;end process p1;

p2:process(clktmp)begin if clr='0' then ctmp<=“000”;elsif(clktmp'event and clktmp='1')then if ctmp=“111”then ctmp<=“000”;else ctmp<=ctmp+1;end if;end if;end process p2;

p3:process(ctmp)begin case ctmp is when“000”=>row<=“11111110”;北京邮电大学电子工程学院

when“001”=>row<=“11111101”;when“010”=>row<=“11111011”;when“011”=>row<=“11110111”;when“100”=>row<=“11101111”;when“101”=>row<=“11011111”;when“110”=>row<=“10111111”;when“111”=>row<=“01111111”;when others=>row<=“11111111”;end case;col<=“11111111”;end process p3;end a;

(2)单色逐行点亮仿真波形图 北京邮电大学电子工程学院

(3)双色逐行出现点阵VHDL代码 library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;

entity dianzhen is port(clk,clr:in std_logic;colr,colg,row:out std_logic_vector(7 downto 0));end dianzhen;

architecture a of dianzhen is signal a: integer range 0 to 2499999;signal clktmp:std_logic;signal ctmp:std_logic_vector(2 downto 0);signal rowtmp:std_logic_vector(7 downto 0);signal colrtmp,colgtmp:std_logic_vector(7 downto 0);begin p1:process(clk,clr)begin if clr='0' then clktmp<='0';北京邮电大学电子工程学院

elsif clk'event and clk='1' then if a=2499999 then a<=0;clktmp<=not clktmp;else a<=a+1;end if;end if;end process p1;

p2:process(clktmp)begin if clr='0' then ctmp<=“000”;elsif(clktmp'event and clktmp='1')then if ctmp=“111”then ctmp<=“000”;else ctmp<=ctmp+1;end if;end if;end process p2;北京邮电大学电子工程学院

p3:process(ctmp)begin if(clr='0')then rowtmp<=“11111111”;else case ctmp is when“000”=>rowtmp<=“11111110”;colrtmp<=“11111111”;colgtmp<=“00000000”;when“001”=>rowtmp<=“11111101”;colgtmp<=“11111111”;colrtmp<=“00000000”;when“010”=>rowtmp<=“11111011”;colrtmp<=“11111111”;colgtmp<=“00000000”;when“011”=>rowtmp<=“11110111”;colgtmp<=“11111111”;colrtmp<=“00000000”;when“100”=>rowtmp<=“11101111”;colrtmp<=“11111111”;colgtmp<=“00000000”;when“101”=>rowtmp<=“11011111”;colgtmp<=“11111111”;colrtmp<=“00000000”;when“110”=>rowtmp<=“10111111”;colrtmp<=“11111111”;colgtmp<=“00000000”;北京邮电大学电子工程学院

when“111”=>rowtmp<=“01111111”;colgtmp<=“11111111”;colrtmp<=“00000000”;when others=>rowtmp<=“11111111”;colgtmp<=“00000000”;colrtmp<=“00000000”;end case;end if;row<=rowtmp;colr<=colrtmp;colg<=colgtmp;end process p3;end a;(4)双色逐行出现点阵仿真波形图

五、仿真波形分析

(1)首先是单色逐行点亮的仿真波形，可以看出，每列接的都是高电平11111111，每行依次变化，由11111110变为01111111（由于管脚的位置接法，虽然0在最后一位出现，但是是第一行先亮），实现从上到下的依次点亮。

(2)其次是双色逐行点亮的仿真波形，我做的是交替点亮过程，所 北京邮电大学电子工程学院

以在下一行点亮的时候，上一行会熄灭，并且颜色会改变，从波形可以看出colr和colg不同时为11111111，而是一个为11111111时，一个为00000000，然后每行row依次改变。

六、模块端口说明及连接图(1)单色逐行点亮点阵控制电路

(2)双色逐行点亮点阵 北京邮电大学电子工程学院

本次实验故障及问题分析

1、在刚开始实验时，不懂得怎么命名文件，也不知道顶层设计名要与文件名一样，出现了在编译时总是报错，但是却找不到原因的情况。

2、在设置波形时，不知道如何设置时钟周期，使得仿真总是不对。后来学会了，先把输入group成一组，然后直接点击

出现面，然后就可以设置了。

这个界 北京邮电大学电子工程学院

总结和结论

通过本学期的数字电路与逻辑设计的实验课程，我基本掌握了quartus的使用方法，VHDL语言的使用方法，并且学会了怎么将设计好的程序下载到实验板上，用实验板上的开关控制led灯或者是数码显示管。虽然在实验过程中，编译总是会有一些小错误，比如，忘了写end if，忘了分号等等，但是，实验课给我一种学以致用的感觉，让我对数字电路与逻辑设计这个课程有了更好的了解，同时，也给我学习课本提供了帮助，当遇到课本上的疑难问题，用quartus仿真就可以清楚观察波形翻转的时间，进位或是借位信号等等。

从这四次实验课，我收获的不仅是quartus的使用方法，更是一种对待课业的态度，不可以粗心大意，要仔细认真，不然就会像仿真结果一样，不断的报错。总而言之，实验课给了我们一个很好的运用知识的平台，我们应该珍惜实验的机会。

第三篇：北邮电子院专业实验报告

电子工程学院

ASIC专业实验报告

班级： 姓名：

学号： 班内序号：

第一部分 语言级仿真

LAB 1：简单的组合逻辑设计一、二、实验目的 实验原理 掌握基本组合逻辑电路的实现方法。

本实验中描述的是一个可综合的二选一开关，它的功能是当sel = 0时，给出out = a，否则给出结果out = b。在Verilog HDL中，描述组合逻辑时常使用assign结构。equal=(a==b)?1:0是一种在组合逻辑实现分支判断时常用的格式。parameter定义的size参数决定位宽。测试模块用于检测模块设计的是否正确，它给出模块的输入信号，观察模块的内部信号和输出信号。

三、源代码

mux.v module scale_mux(out,sel,b,a);parameter size=1;output[size-1:0] out;input[size-1:0]b,a;input sel;assign out =(!sel)?a:

(sel)?b:

{size{1'bx}};endmodule

mux_test.v `define width 8 `timescale 1 ns/1 ns module mux_test;

reg[`width:1]a,b;

wire[`width:1]out;

reg sel;

scale_mux#(`width)m1(.out(out),.sel(sel),.b(b),.a(a));

initial

begin

$monitor($stime，“sel=%b a=%b b=%b out=%b”,sel,a,b,out);

$dumpvars(2,mux_test);

sel=0;b={`width{1'b0}};a={`width{1'b1}};

#5sel=0;b={`width{1'b1}};a={`width{1'b0}};

#5sel=1;b={`width{1'b0}};a={`width{1'b1}};

#5sel=1;b={`width{1'b1}};a={`width{1'b0}};

#5 $finish;

end endmodule

四、仿真结果与波形

LAB 2：简单时序逻辑电路的设计一、二、实验目的 实验原理 掌握基本时序逻辑电路的实现。

在Verilog HDL中，相对于组合逻辑电路，时序逻辑电路也有规定的表述方式。在可综合的Verilog HDL模型中，我们常使用always块和@(posedge clk)或@(negedge clk)的结构来表述时序逻辑。

在always块中，被赋值的信号都必须定义为reg型，这是由时序逻辑电路的特点所决定的对于reg型数据，如果未对它进行赋值，仿真工具会认为它是不定态。为了正确地观察到仿真结果，在可综合的模块中我们通常定义一个复位信号rst-，当它为低电平时对电路中的寄存器进行复位。

三、源代码

counter.v `timescale 1 ns/100 ps module counter(cnt,clk,data,rst_,load);output[4:0]cnt;input [4:0]data;input

clk;input

rst_;input

load;reg

[4:0]cnt;

always@(posedge clk or negedge rst_)

if(!rst_)

#1.2 cnt<=0;

else

if(load)

cnt<=#3 data;

else

cnt<=#4 cnt + 1;

endmodule

counter_test.v `timescale 1 ns/1 ns module counter_test;

wire[4:0]cnt;

reg [4:0]data;

reg

rst_;

reg

load;

reg

clk;

counter c1

（.cnt(cnt)，.clk(clk)，.data(data)，.rst_(rst_)，.load(load));

initial begin

clk=0;

forever begin

#10 clk=1'b1;

#10 clk=1'b0;

end

end

initial begin

$timeformat(-9,1,“ns”,9);

$monitor(“time=%t,data=%h,clk=%b,rst_=%b,load=%b,cnt=%b”，$stime,data,clk,rst_,load,cnt);

$dumpvars(2,counter_test);

end task expect;input [4:0]expects;

if(cnt!==expects)begin

$display(“At time %t cnt is %b and should be %b”，$time,cnt,expects);

$display(“TEST FAILED”);

$finish;

end endtask initial begin

@(negedge clk)

{rst_,load,data}=7'b0_X_XXXXX;@(negedge clk)expect(5'h00);

{rst_,load,data}=7'b1_1_11101;@(negedge clk)expect(5'h1D);

{rst_,load,data}=7'b1_0_11101;

repeat(5)@(negedge clk);

expect(5'h02);

{rst_,load,data}=7'b1_1_11111;@(negedge clk)expect(5'h1F);

{rst_,load,data}=7'b0_X_XXXXX;@(negedge clk)expect(5'h00);

$display(“TEST PASSED”);

$finish;

end endmodule

四、仿真结果与波形

五、思考题

该电路中，rst-是同步还是异步清零端？

在counter.v的always块中reset没有等时钟，而是直接清零。所以是异步清零端。

LAB 3：简单时序逻辑电路的设计一、二、实验目的 实验原理 使用预定义的库元件来设计八位寄存器。

八位寄存器中，每一位寄存器由一个二选一MUX和一个触发器dffr组成，当load=1，装载数据；当load=0，寄存器保持。对于处理重复的电路，可用数组条用的方式，使电路描述清晰、简洁。

三、源代码

clock.v `timescale 1 ns /1 ns module clock(clk);reg clk;output clk;initial begin clk=0;forever begin #10 clk=1'b1;#10 clk=1'b0;end end endmodule

mux及dffr模块调用代码

mux mux7(.out(n1[7]),.sel(load),.b(data[7]),.a(out[7]));dffr dffr7(.q(out[7]),.d(n1[7]),.clk(clk),.rst_(rst_));mux mux6(.out(n1[6]),.sel(load),.b(data[6]),.a(out[6]));dffr dffr6(.q(out[6]),.d(n1[6]),.clk(clk),.rst_(rst_));mux mux5(.out(n1[5]),.sel(load),.b(data[5]),.a(out[5]));dffr dffr5(.q(out[5]),.d(n1[5]),.clk(clk),.rst_(rst_));mux mux4(.out(n1[4]),.sel(load),.b(data[4]),.a(out[4]));dffr dffr4(.q(out[4]),.d(n1[4]),.clk(clk),.rst_(rst_));

mux mux3(.out(n1[3]),.sel(load),.b(data[3]),.a(out[3]));dffr dffr3(.q(out[3]),.d(n1[3]),.clk(clk),.rst_(rst_));mux mux2(.out(n1[2]),.sel(load),.b(data[2]),.a(out[2]));dffr dffr2(.q(out[2]),.d(n1[2]),.clk(clk),.rst_(rst_));mux mux1(.out(n1[1]),.sel(load),.b(data[1]),.a(out[1]));dffr dffr1(.q(out[1]),.d(n1[1]),.clk(clk),.rst_(rst_));mux mux0(.out(n1[0]),.sel(load),.b(data[0]),.a(out[0]));dffr dffr0(.q(out[0]),.d(n1[0]),.clk(clk),.rst_(rst_));

例化寄存器

register r1(.data(data),.out(out),.load(load),.clk(clk),.rst_(rst_));例化时钟

clock c1(.clk(clk));

添加检测信号 initial begin $timeformat(-9,1,“ns”,9);$monitor(“time=%t,clk=%b,data=%h,load=%b,out=%h”, $stime,clk,data,load,out);$dumpvars(2,register_test);end

四、仿真结果与波形

LAB 4：用always块实现较复杂的组合逻辑电路

一、实验目的

掌握用always实现组合逻辑电路的方法；

了解assign与always两种组合逻辑电路实现方法之间的区别。

二、实验原理

仅使用assign结构来实现组合逻辑电路，在设计中会发现很多地方显得冗长且效率低下。适当地使用always来设计组合逻辑，会更具实效。

本实验描述的是一个简单的ALU指令译码电路的设计示例。它通过对指令的判断，对输入数据执行相应的操作，包括加、减、或和传数据，并且无论是指令作用的数据还是指令本身发生变化，结果都要做出及时的反应。

示例中使用了电平敏感的always块，电平敏感的触发条件是指在@后括号内电平列表的任何一个电平发生变化就能触发always块的动作，并且运用了case结构来进行分支判断。

在always中适当运用default（在case结构中）和else（子if…else结构中），通常可以综合为纯组合逻辑，尽管被赋值的变量一定要定义为reg型。如果不使用default或else对缺省项进行说明，易产生意想不到的锁存器。

三、源代码

电路描述

always@(opcode or data or accum)begin if(accum==8'b00000000)#1.2 zero=1;else #1.2 zero=0;

case(opcode)PASS0: #3.5 out =accum;PASS1: #3.5 out =accum;ADD: #3.5 out = data + accum;AND: #3.5 out =data&accum;XOR: #3.5 out =data^accum;PASSD: #3.5 out=data;PASS6:#3.5 out=accum;PASS7:#3.5 out=accum;default:#3.5 out=8'bx;endcase end

四、仿真结果与波形

LAB 5：存储器电路的设计一、二、实验目的 实验原理 设计和测试存储器电路。

本实验中，设计一个模块名为mem的存储器仿真模型，该存储器具有双线数据总线及异步处理功能。由于数据是双向的，所以要注意，对memory的读写在时序上要错开。

三、源代码

自行添加的代码

assign data=(read)?memory[addr]:8'hZ;

always @(posedge write)begin memory[addr]<=data[7:0];end

四、仿真结果与波形

LAB 6：设计时序逻辑时采用阻塞赋值与非阻塞赋值的区别

一、实验目的

明确掌握阻塞赋值与非阻塞赋值的概念和区别； 了解阻塞赋值的使用情况。

二、实验原理

在always块中，阻塞赋值可以理解为赋值语句是顺序执行的，而非阻塞赋值可以理解为并发执行的。实际时序逻辑设计中，一般情况下非阻塞赋值语句被更多的使用，有时为了在同一周期实现相互关联的操作，也使用阻塞赋值语句。

三、源代码

blocking.v `timescale 1 ns/ 100 ps

module blocking(clk,a,b,c);

output[3:0]b,c;

input [3:0]a;

input

clk;

reg

[3:0]b,c;

always@(posedge clk)

begin

b =a;

c =b;

$display(“Blocking: a=%d,b=%d,c=%d.”,a,b,c);

end endmodule

non_blocking.v `timescale 1 ns/ 100 ps module non_blocking(clk,a,b,c);

output[3:0] b,c;input[3:0] a;input clk;reg [3:0]b,c;always @(posedge clk)begin b<=a;c<=b;$display(“Non_blocking:a=%d,b=%d,c=%d”,a,b,c);end endmodule compareTop.v `timescale 1 ns/ 100 ps module compareTop;wire [3:0] b1,c1,b2,c2;reg[3:0]a;reg clk;initial begin clk=0;forever #50 clk=~clk;end initial $dumpvars(2,compareTop);initial begin a=4'h3;$display(“_______________________________”);# 100 a =4'h7;$display(“_______________________________”);# 100 a =4'hf;$display(“_______________________________”);# 100 a =4'ha;$display(“_______________________________”);# 100 a =4'h2;$display(“_______________________________”);# 100 $display(“_______________________________”);$finish;end non_blocking nonblocking(clk,a,b2,c2);blocking blocking(clk,a,b1,c1);endmodule

四、仿真结果与波形

LAB 7：利用有限状态机进行复杂时序逻辑的设计一、二、实验目的 实验原理 掌握利用有限状态机(FSM)实现复杂时序逻辑的方法。

控制器是CPU的控制核心，用于产生一系列的控制信号，启动或停止某些部件。CPU何时进行读指令，何时进行RAM和I/O端口的读写操作等，都由控制器来控制。

三、源代码

补充代码

nexstate<=state+1'h01;case(state)1:begin sel=1;rd=0;ld_ir=0;inc_pc=0;halt=0;ld_pc=0;data_e=0;ld_ac=0;wr=0;end 2:begin sel=1;rd=1;ld_ir=0;inc_pc=0;halt=0;ld_pc=0;data_e=0;ld_ac=0;wr=0;end 3:begin sel=1;rd=1;ld_ir=1;inc_pc=0;halt=0;ld_pc=0;data_e=0;ld_ac=0;wr=0;end 4:begin sel=1;rd=1;ld_ir=1;inc_pc=0;halt=0;ld_pc=0;data_e=0;ld_ac=0;wr=0;end 5:begin sel=0;rd=0;ld_ir=0;inc_pc=1;ld_pc=0;data_e=0;ld_ac=0;wr=0;if(opcode==`HLT)halt=1;end 6:begin sel=0;rd=alu_op;ld_ir=0;inc_pc=0;halt=0;ld_pc=0;data_e=0;ld_ac=0;wr=0;end 7:begin sel=0;rd=alu_op;ld_ir=0;halt=0;data_e=!alu_op;ld_ac=0;wr=0;if(opcode==`SKZ)inc_pc<=zero;if(opcode==`JMP)ld_pc=1;end 0:begin sel=0;rd=alu_op;ld_ir=0;halt=0;data_e=!alu_op;ld_ac=alu_op;inc_pc=(opcode==`SKZ)&zero||(opcode==`JMP);if(opcode==`JMP)ld_pc=1;if(opcode==`STO)wr=1;end //default:begin sel=1'bZ;rd=1'bZ;ld_ir=1'bZ;inc_pc=1'bZ;halt=1'bZ;ld_pc=1'bZ;data_e=1'bZ;ld_ac=1'bZ;wr=1'bZ;end endcase end

control_test.v /***************************** * TEST BENCH FOR CONTROLLER * *****************************/

`timescale 1 ns / 1 ns

module control_test;

reg [8:0] response [0:127];

reg [3:0] stimulus [0:15];

reg [2:0] opcode;

reg

clk;

reg

rst_;

reg

zero;

integer

i,j;

reg[(3*8):1] mnemonic;

// Instantiate controller

control c1(rd , wr , ld_ir , ld_ac , ld_pc , inc_pc , halt , data_e , sel , opcode , zero , clk , rst_);

// Define clock

initial begin

clk = 1;

forever begin

#10 clk = 0;

#10 clk = 1;

end

end

// Generate mnemonic for debugging purposes

always @(opcode)

begin

case(opcode)

3'h0

: mnemonic = “HLT”;

3'h1

: mnemonic = “SKZ”;

3'h2

: mnemonic = “ADD”;

3'h3

: mnemonic = “AND”;

3'h4

: mnemonic = “XOR”;

3'h5

: mnemonic = “LDA”;

3'h6

: mnemonic = “STO”;

3'h7

: mnemonic = “JMP”;

default : mnemonic = “???”;

endcase

end

// Monitor signals

initial

begin

$timeformat(-9, 1, “ ns”, 9);

$display(“ time

rd wr ld_ir ld_ac ld_pc inc_pc halt data_e sel opcode zero state”);

$display(“--------------------------------------------------------------”);//

$shm_open(“waves.shm”);//

$shm_probe(“A”);//

$shm_probe(c1.state);

end

// Apply stimulus

initial

begin

$readmemb(“stimulus.pat”, stimulus);

rst_=1;

@(negedge clk)rst_ = 0;

@(negedge clk)rst_ = 1;

for(i=0;i<=15;i=i+1)

@(posedge ld_ir)

@(negedge clk)

{ opcode, zero } = stimulus[i];

end

// Check response

initial

begin

$readmemb(“response.pat”, response);

@(posedge rst_)

for(j=0;j<=127;j=j+1)

@(negedge clk)

begin

$display(“%t %b %b %b

%b

%b

%b

%b

%b %b

%b

%b”，$time,rd,wr,ld_ir,ld_ac,ld_pc,inc_pc,halt,data_e,sel,opcode,zero,c1.state);

if({rd,wr,ld_ir,ld_ac,ld_pc,inc_pc,halt,data_e,sel}!==

response[j])

begin : blk

reg [8:0] r;

r = response[j];

$display("ERRORTEST1 PASSED!

111_00000

// 18

JMP BEGIN //run test again

@1A 00000000

// 1A

DATA_1:

//constant 00(hex)

11111111

// 1B

DATA_2:

//constant FF(hex)

10101010

// 1C

TEMP:

//variableTEST2 PASSED!

111_00000

// 11

JMP BEGIN

//run test again

@1A 00000001

// 1A

DATA_1:

//constant 1(hex)

10101010

// 1B

DATA_2:

//constant AA(hex)

11111111

// 1C

DATA_3:

//constant FF(hex)

00000000

// 1D

TEMP:

CPUtest3.dat //opcode_operand // addr

assembly code //--------------//-------------------------

111_00011

// 00

JMP LOOP

//jump to the address of LOOP @03 101_11011

// 03

LOOP:

LDA FN2

//load value in FN2 into accum

110_11100

// 04

STO TEMP

//store accumulator in TEMP

010_11010

// 05

ADD FN1

//add value in FN1 to accumulator

110_11011

// 06

STO FN2

//store result in FN2

101_11100

// 07

LDA TEMP

//load TEMP into the accumulator

110_11010

// 08

STO FN1

//store accumulator in FN1

100_11101

// 09

XOR LIMIT //compare accumulator to LIMIT

001_00000

// 0A

SKZ

//if accum = 0, skip to DONE

111_00011

// 0B

JMP LOOP

//jump to address of LOOP

000_00000

// 0C

DONE:

HLT

//end of program

101_11111

// 0D

AGAIN: LDA ONE

110_11010

// 0E

STO FN1

101_11110

// 0F

LDA ZERO

110_11011

// 10

STO FN2

111_00011

// 11

JMP LOOP

//jump to address of LOOP

@1A 00000001

// 1A

FN1:

//variablestores 2nd Fib.No.00000000

// 1C

TEMP:

//temporary variable

10010000

// 1D

LIMIT:

//constant 144stores 1st Fib.No.00000101

// 1B

data2:

//5

variablemax value

00000110

// 1E

LIMIT:

// 6

constant 1

11111111

// 1F

AND1:

//FF and

四、仿真结果与波形

第二部分 电路综合一、二、三、四、实验目的 实验内容 源代码

门级电路仿真结果与波形 掌握逻辑综合的概念和流程，熟悉采用Design Compiler进行逻辑综合的基本方法。采用SYNOPSYS公司的综合工具Design Compiler对实验7的control.v做综合。与实验指导书中相同。

五、思考题

1.control_pad.v文件是verilog语言及的描述还是结构化的描述？

是结构化的描述。

2.control_pad.sdf文件中，对触发器的延迟包括哪些信息？

包括对逻辑单元和管脚的上升/下降时延的最大值、最小值和典型值。

第三部分 版图设计一、二、三、四、实验目的 实验内容 源代码

仿真结果与波形 掌握版图设计的基本概念和流程，熟悉采用Sysnopsys ICC工具进行版图设计的方法。对电路综合输出的门级网表control_pad.v进行布局布线。与实验指导书中相同。布局规划后结果

未产生core ring和mesh前

产生core ring和mesh后

电源线和电影PAD连接后

filler PAD填充后

布局后结果

时钟树综合后结果

布线后结果

寄生参数的导出和后仿

五、思考题

1.简述ICC在design setup阶段的主要工作。

创建设计库，读取网表文件并创建设计单元，提供并检查时间约束，检查时钟。在对之前的数据与信息进行读取与检查后保存设计单元。2.为什么要填充filler pad？

filler pad把分散的pad单元连接起来，把pad I/O区域供电连成一个整体。使它们得到持续供电并提高ESD保护能力。3.derive_pg_connection的作用是什么？

描述有关电源连接的信息。4.简述floorplan的主要任务。

对芯片大小、输入输出单元、宏模块进行规划，对电源网络进行设计。5.简述place阶段的主要任务。

对电路中的延时进行估计与分析，模拟时钟树的影响，按照时序要求，对标准化单元进行布局。

6.简述CTS的主要步骤。

设置时钟树公共选项；综合时钟树；重新连接扫描链；使能传播时钟；Post-CTS布局优化；优化时钟偏移；优化时序。

实验总结

经过数周的ASIC专业实验，我对芯片设计流程、Verilog HDL语言、Linux基本指令和Vi文本编辑器有了基本的了解。虽然之前对芯片设计、VHDL一无所知，但通过实验初步熟悉了ASIC的体系结构和VHDL的基本语法，对电路中时钟、寄生参数、元件布局带来的影响也有了了解。我在实验中也遇到了许多问题，但我在老师、助教、同学的帮助下解决了这些问题，也有了更多收获。通过这次ASIC专业实验，我加深了对本专业的认识。我会继续努力成为合格的电子人。

第四篇：电商专业求职信汇总

电商专业求职信汇总六篇

在日常的学习、工作、生活中，许多人都写过书信吧，书信是一种用文字来表情达意的应用文体。那么你有了解过书信吗？以下是小编收集整理的电商专业求职信6篇，希望对大家有所帮助。

尊敬的领导：

您好！我是一名待业的大学生，就读于江西省宜春市宜春学院，属经济与管理院，所选专业是全国以呈热潮形式的电子商务专业，我将于20xx年5月分毕业参加工作，值此锻炼机会来临之际，特试向贵单位自荐，在此很感谢领导您抽出时间来审阅我的简历！

在大学的几年时间里，我不断的提高自身的文化素质和思想道德，积极参加社会各项活动，努力提高了自身的综合素质，虽不敢说自己已收获了累累硕果，但是自信自己还是掌握了一定的专业知识和****管理知识，积累了很多的实际经验，本人工作责任心强，勤恳踏实，有一定的创新精神，亦注重良好的团队合作精神和集体观念，心得体会具有高度的****性和纪律性，生存和适应环境的能力较强！

若贵公司愿意接收，我将不求安逸的工作环境，保持吃苦耐劳，勤恳踏实的工作作风努力奋斗，我会虚心学习、积极工作、尽忠尽责做好本职工作，为公司的利益做出自己最大的贡献，我将服从公司的安排和调动，以良好的工作态度和自己最大的工作业绩来回报公司，恳切希望您和您的公司给我这个机会，诚恳希望得到贵单位的接约或给予面试的机会，以期进一步考查我的能力，盼望贵公司的答复！

在此祝福您工作顺利，身体健康，心情愉快，万事顺心！

此致

敬礼

尊敬的xxx公司领导：

您好！

感谢您抽出宝贵时间来阅读我的求职信。我叫李xx，是广东xxx国防学院xx级电子商务专业的毕业生，本专业立足于培养知识结构合理、基础扎实、勇于创新、具有国际竞争力的、能够在现代商务和电子商务领域胜任专业工作的高级应用型、复合型专门管理人才。希望能在贵公司找一份与电子商务相关的工作，发挥才能，为公司创造更好的价值。

在学校期间主要学习了：企业治理概论、网络财务、电子商务基础、网络企业治理、计算机及相关设备、国际贸易理论与实务、市场营销、经济学、数据库及应用网页设计与制作、asp电子商务网站建设、网络广告、网络营销、电子商务法规、商务治理、电子商务案例分析、网络信息安全与治理等课程。同时在老师的指点下，在知识的熏陶中，在实践的砥砺上，成为了一名品学兼优的大学生。

深知电子商务专业是个具有创新、面向世界、面向未来的新型专业，因此，在校期间，我十分珍惜时间，努力攻读。通过三年的系统学习，本人主要把握了网络经济时代的现代企业经营与治理技术、电子商务技术和信息技术。能将治理学、计算机科学与信息技术科学知识有机结合，将信息技术和现代商业与治理的理论与实践相结合，为现代商务模式和电子商务模式的企业制定战略规划，并能够担负起电子商务系统策划、建设、运营和治理任务。

我知道现在即使我说的再好，也没有用。我需要一个给我发挥的空间和时间，我相信我能够做好这一工作。在不断的学习中，我知道了眼见为实的根据。我想贵公司给我一次面试的机会，我相信我能够表现的更好！祝贵公司事业蒸蒸日上，屡创佳绩！

此致

敬礼！

求职人：

年 月 日

尊敬的xxx公司领导：

您好!

感谢您抽出宝贵时间来阅读我的求职信。我叫李xx，是广东xxx国防学院09级电子商务专业的毕业生，本专业立足于培养知识结构合理、基础扎实、勇于创新、具有国际竞争力的、能够在现代商务和电子商务领域胜任专业工作的'高级应用型、复合型专门管理人才。希望能在贵公司找一份与电子商务相关的工作，发挥才能，为公司创造更好的价值。

在学校期间主要学习了：企业治理概论、网络财务、电子商务基础、网络企业治理、计算机及相关设备、国际贸易理论与实务、市场营销、经济学、数据库及应用网页设计与制作、asp电子商务网站建设、网络广告、网络营销、电子商务法规、商务治理、电子商务案例分析、网络信息安全与治理等课程。同时在老师的指点下，在知识的熏陶中，在实践的砥砺上，成为了一名品学兼优的大学生。

深知电子商务专业是个具有创新、面向世界、面向未来的新型专业，因此，在校期间，我十分珍惜时间，努力攻读。通过三年的系统学习，本人主要把握了网络经济时代的现代企业经营与治理技术、电子商务技术和信息技术。能将治理学、计算机科学与信息技术科学知识有机结合，将信息技术和现代商业与治理的理论与实践相结合，为现代商务模式和电子商务模式的企业制定战略规划，并能够担负起电子商务系统策划、建设、运营和治理任务。

我知道现在即使我说的再好，也没有用。我需要一个给我发挥的空间和时间，我相信我能够做好这一工作。在不断的学习中，我知道了眼见为实的根据。我想贵公司给我一次面试的机会，我相信我能够表现的更好!祝贵公司事业蒸蒸日上，屡创佳绩!

此致

敬礼！

求职人：

年 月 日

尊敬的先生/女士：

您好!请恕打扰.我是一名从河南工程学院经济管理系电子商务专业毕业的大学大专毕业生.我很荣幸有机回向您呈上我的个人资料.为了找到符合自己专业和兴趣的工作，更好地发挥自己的才能，实现自己的人生价值，谨向各位领导作一自我介绍.现将自己的情况简要介绍如下:

作为一名电子商务专业的大学生，我热爱我的专业并为其投入了巨大的热情和精力.在三年的学习生活中，我所学习的内容包括了从会计学的基础知识到运用等许多方面.通 过对这些知识的学习，我对这一领域的相关知识有了一定程度的理解和掌握，此专业是一 种工具，而利用此工具的能力是最重要的，在与课程同步进行的各种相关时践和实习中，具有了一定的实际操作能力和技术.在学校工作中，加强锻炼处世能力，学习管理知识，吸 收管理经验.我知道计算机和网络是将来的工具，在学好本专业的前提下，我对计算机产生了巨 大的兴趣并阅读了大量有关书籍，Windows98/20xx、金蝶财务、用友财务等系统、应用 软件，Foxpro、VB语言等程序语言.我正处于人生中精力充沛的时期，我渴望在更广阔的天地里展露自己的才能，我不 满足与现有的知识水平，期望在实践中得到锻炼和提高，因此我希望能够加入你们的单位。我会踏踏实实的做好属于自己的一份工作，竭尽全力的在工作中取得好的成绩.我相信 经过自己的勤奋和努力，一定会做出应有的贡献.刚谢您在百忙之中所给与我的关注，愿贵单位事业蒸蒸日上，屡创佳绩，祝您的事业 白尺竿头，更进一步!

希望各位领导能够对我予以考虑，我热切期盼你们的回音.谢谢!

此致

敬礼！

求职人：XXX

XX年XX月XX日

尊敬的主管领导：

您好！当您翻开这一页的时候，您已经为我打开了通往基于与成功的第一扇大门。首先请允许我向您致以良好的祝愿和诚挚的问候，非常感谢您在百忙之中抽出时间阅读这封求职信，希望它不同于您手中若干份雷同的材料，并且有助于您能够在激烈的市场竞争中寻找到自己所需的人才。

我叫詹群，是益阳职业技术学院电子商务专业的应届毕业生，得知贵公司正在招聘一部分人才，所以前来自荐。本人在大学里，奠定了扎实的专业理论基础和动手实践能力，良好的组织能力，团队协作精神，务实的工作作风。

在学习上：我非常重视个人知识的积累和完善。大学以来，我认真学习专业知识理论，在学习专业知识以外还经常参加社会活动，为自己创造了丰富的课余生活，在各方面都取得了较大的进步，多次为同学解决专业知识方面的难题，与班上同学共同学习，共同研讨，克服出现的各种难题。连续两年获得国家励志奖学金，多次获得三好学生和十佳干部。

在工作上：我担任经济管理系学生会的体育部部长一职，组织策划了全校性各类大小型活动。由于工作的特殊性，锻炼了我的沟通能力、组织策划能力、协调能力，更主要的是拥有团队合作精神；班级工作更能锻炼我的领导能力、人际交往能力等。在任职期间得到学院学生会的大力支持和老师、学生的一致好评。

我一直坚信的原则是：无论大事小事，都一如既往的努力，并且寻求最好、最新、最快的解决方式或处理方法，脚踏实地得，真真实实得完成多年来所受的教育使我能够适应这个飞速发展的社会。衷心希望毕业后能为贵公司效力，为贵公司的事业发展贡献出自己的力量。

最后，祝贵公司业绩蒸蒸日上！

此致

敬礼！

求职人：XXX

XX年XX月XX日

尊敬的领导：

您好!

很荣幸您在百忙之中阅读我的求职信!希望能在贵公司找一份适合本专业的工作，发挥才能，为公司创造更好的价值。

我是在报纸上看到贵公司的招聘启事，我在考虑了自身的条件以后，我觉得我的自身条件是符合贵公司的要求的，所以我才对贵公司的职位产生的浓厚的兴趣。我相信我能够做好贵公司提供给我的工作岗位。

我是xx职业技术学院经济贸易系电子商务专业的一名学生，即将面临着实习。作为一名电子商务专业的大学生，我热爱我的专业并投入了巨大的热情和精力。在这两年里，我所学习的内容包括了电子商务的基础知识、平面设计、网页制作、计算机组网技术、网络营销、access、asp、vb，而且能熟练的操作计算机办公软件，并组建小型的局域网。当然在学习这些理论知识的同时，也不缺乏实践。大一的时候就注册了淘宝网，并在上面开店，虽然并没有卖出去些什么东西，但是在开店的过程中，也学到了很多内容，比如与人的交流，进货渠道等。在这实践和学习中，使我对电子商务有更深的了解。

深知电子商务专业是个具有创新、面向世界、面向未来的新型行业，因此只学习课本上的内容还是远远不够的，我还会继续努力的。学习的同时，我还积极参加各种活动，抓住每一个机会，锻炼自己。在这短短的两年里，我深深地感受到，与优秀学生共事，使我在竞争中获益，也使自己更好的进步;向困难挑战，让我在挫折中成长。我更渴望在广阔的天空里展露自己的才能，期望在实践中得到更好的锻炼和提高，因此我希望加入贵公司。我会竭尽全力的工作，并相信经过自己的勤奋和努力，一定会作出应有贡献。

我知道现在即使我说的再好，也没有用。我需要一个给我发挥的空间和时间，我相信我能够做好这一工作。在不断的学习中，我知道了眼见为实的根据。我想贵公司给我一次面试的机会，我相信我能够表现的更好!祝贵公司事业蒸蒸日上，屡创佳绩!

此致

敬礼!

求职人：

20xx年xx月xx日

第五篇：电商专业自我鉴定

电商专业自我鉴定范文六篇

电商专业自我鉴定范文(一)

我叫xxx，是电子商务专业的学生。大学四年是我一生的重要阶段，是学习专业知识及提高各方面能力为以后谋生发展的重要阶段。从跨入大学的校门的那一刻起，我就把这一信念作为人生的又一座右铭。眼看毕业在即，要做的工作也是越来越多了，现在就先对我自己做个个人鉴定。

大学四年里，在提高自己科学文化素质的同时，也努力提高自己的思想道德素质，使自己成为德、智、体诸方面全面发展适应二十一世纪发展要求的复合型人才，做一个有理想、有道德、有文化、有纪律的社会主义建设者和接班人。

大学四年用先进的理论武装自己的头脑，热爱祖国，坚持四项基本原则;遵纪守法，维护社会稳定，自觉遵守《学生行为准则》和学校规则制度，尊敬师长，团结同学，关系集体;坚持真理，修正错误，自觉抵御封建迷信等错误倾向;树立集体主义为核心的人生价值观，正确处理国家、集体、个人三者之间的利益关系，当个人与集体、国家利益发生冲突的时候，坚持把国家、集体的利益放在第一位。

端正个人学习目的、学习态度，大学四年，我系统全面地学习了本专业的理论基础知识，同时把所学的理论知识应用于实践活动中，把所学知识转化为动手能力、应用能力和创造能力。力求理论和实践的统一。在学习和掌握本专业理论知识和应用技能的同时，还努力拓宽自己的知识面，培养自己其他方面的能力;积极参加学生科协及科学研究活动中的各项活动。

大学四年里，我掌握了科学锻炼身体的基本技能，养成了良好的卫生习惯，积极参加学校、系和班级组织的各项体育活动，身体健康，体育合格标准达标。在心理方面，锻炼自己坚强的意志品质，塑造健康人格，克服心理障碍，以适应社会发展要求。

面对知识经济的到来，计算机技术也得到了广泛的应用。作为一个二十一世纪的大学生，面对的又是一个新的挑战。不仅要有扎实的专业技能，还需有更多方面的知识。所以大学期间我不断学习，不断拼搏，努力学习各种专业知识。除此之外还选修了案例分析，商务代理，photoshop图像处理以及物流知识等以提高自己的综合素质。对待学习，我认真努力，对待工作我同样也能做到爱岗敬业，谨慎负责，一丝不苟。在生活方面我乐观，热情，诚恳，宽容。我自信能胜任自己的工作，本着“迎难而上”的精神，我将凭自己的能力克服各种困难，更好地胜任将来的工作。

电商专业自我鉴定范文(二)

不是每一个人都能够找到合适专业的岗位去工作，我好运的进入到了跨境电商行业里面开始了我的工作，开始了自己的新的工作。也从学校走近了工作。

我从不自卑自己没有经验，因为在我看来所有的经验都是靠实际工作的得来，所有的努力也都靠着自己的奋斗获取，虽然在实际的工作中，我的能力还有能多的欠缺之处，但是我却想象自己能够一路走下去，能够一直走下去，没有什么是做不下去的。

现在的阻碍挡在了自己的前面，现在的困难也只是一堵墙，可以随时攻破的强，就要看我如何付出努力，如何做好自己的工作，不在担心要考虑自己的不足。学习是最好的进攻武器，也是成功的阶梯，只有有了前进的阶梯才能够走得远。才能够做到自己以前没有做到的事情。总是坚持守候在最重要的岗位上我们才可以看到更广阔的天空。

低下头，看向远方的天空，站起身，朝着梦中前进，虽然每天都不轻松，但是求我却得到了不一样的体验，这样的工作对我而言是不难的，只要我可以继续下去，我想相信自己，就如那可太阳，永远都不会熄灭，哪怕被行星被遮住，被阻拦了一时的光芒，都不会让我失去希望，让我放弃机会，毕竟成长是一个不断前进的过程。永远都不必要担心靠着一次次的阻碍就去完成那失败。

交流是在任何岗位上都必须要用到的，我在岗位上就会经常的与人去交流，去合作，用自己的每一分努力去完成，自己的工作，天天都在岗位上做着平常而轻松的事情站在没有站在高处，就要好好的做好自己，只要还有一点机会，就能够有机会成为那站在山巅的人之一，就能够成为那可以做好自己的的人。机会总是掌握在手中，相信自己也是一样。

虽然只是实习，但是我也一直都非常看重，也都认真努力，不管如何变化，在岗位上就要有一个交代，就要做出成绩，用一点点的付出和努力去纠正自己的过错，每天前进一小步，一个月就前进一大步，着就是我在岗位上每天给自己打气的话，毕竟在工作在实习中我也经常遇到这样的情况，遇到这样的事情，如果没有认真做好就会留下太多的不舍。

虽然我离毕业越来越近，但是说明我需要的技巧和技能也越来越多，不能光靠着学校的薄弱基础来实现自己的价值来完成自己的任务，人必须要为自己的未来去付出，没有前进就是后退，成功在于自己的每一次踏步。

电商专业自我鉴定范文(三)

我就读于xx经贸大学，即将毕业。我非常珍惜在校期间的学习机会，认真学习文化课程，较熟悉地掌握专业知识，三年多以来的学习生活磨练出一个自信和上进心强的我。

本人在校以来，能积极参加政治学习，关心国家大事。遵守校纪校规，尊敬师长，团结同学，政治上要求进步;学习目的明确，态度端正，钻研业务。勤奋刻苦，成绩优良;班委工作认真负责，关心同学，热爱集体，有一定奉献精神。

面对知识经济的到来，计算机技术也得到了广泛的应用。作为一个二十一世纪的大学生，面对的又是一个新的挑战。不仅要有扎实的专业技能，还需有更多方面的知识。所以读书期间我不断学习，不断拼搏，努力学习各种计算机网络，网页设计，互联网技术，微机原理，跟单信用证，英语函电，国际贸易实务等专业知识。除此之外还选修了案例分析，商务代理等以提高自己的综合素质。

我希望能在毕业后谋一职位，热切期望能用自己所学之技为社会做出自己的微薄之力。对待学习，我认真努力，对待工作我同样也能做到爱岗敬业，谨慎负责，一丝不苟。在生活方面我乐观，热情，诚恳，宽容。我自信能胜任自己的工作，本着“迎难而上”的精神，我将凭自己的能力克服各种困难，更好地胜任将来的工作。在大学期间，我始终以

提高自身的综合素质为目标，以自我的全面发展为努力方向，树立正确的人生观、价值观和世界观。

为适应社会发展的需求，我认真学习各种专业知识，发挥自己的特长;挖掘自身的潜力，结合每年的暑期社会实践机会，从而逐步提高了自己的学习能力和分析处理问题的能力以及一定的协调组织和管理能力。

作为一名应届毕业生，我所拥有的是年轻和知识。年轻也许意味着欠缺经验，但是年轻也意味着热情和活力，我自信能凭自己的能力和学识在毕业以后的工作和生活中克服各种困难，不断实现自我的人生价值和追求的目标。

电商专业自我鉴定范文(四)

我叫xx，是20xx年应届毕业生，主修电子商务。我来自xx，农村生活造就了我淳朴、诚实、善良的性格，培养了我吃苦耐劳，勇于面对挫折和不服输的奋斗精神。

思想政治方面：在大学三年的生活中，我做事负责、乐于助人、良好的人际关系和团队精神的表现，赢得了老师和同学的信任和赞誉，同时获得了20xx“优秀共青团干”的称号。

学习方面：我深知学习机会的来之不易，因此在校期间非常重视本专业知识的学习，并取得良好的成绩。这让我具备了扎实的专业基础知识，系统地掌握了网络系统、会计、企业管理，商务谈判等有关理论知识;熟悉Microsoft

Office办公软件如World、Excel、PowerPoint及Internet应用，能熟练地应用Visual

Basic、Visual

Foxpro、Visual

C++、photoshop、网页制作等各种软件。

在努力学习本专业知识的同时，我十分重视自己的实际经验，在校期间多次协助团支部开展各项活动;利用暑假在电脑商行培训学员;多次兼职各种品牌在大型商场的促销工作和协助开展促销活动。

三年的大学生活，提高了我的组织、协调能力;增强了我的责任心和与人合作的能力;但更得要的是培养了我很强的自学能力和分析问题，解决问题的能力。

如果说我有什么优点的话，那就是我年轻。有什么缺点那就是我经验不足。但愿贵单位能给我这个丰富经验的机会，我相信自己一定能在新的环境中与同事共同学习、共同进步、共同合作为单位添砖加瓦作出自己一份应有的贡献。

电商专业自我鉴定范文(五)

回顾大学三年，通过良师的教导和自身的刻苦学习，我已初步掌握如何运用英语知识进行一般商务活动，也养成了认真对待学习和工作的好习惯!

在思想品德上，本人有良好道德修养，并有坚定的政治方向。

在学习上，我圆满地完成本专业课程。并具备了较强的英语听读写能力。对OFFICE办公软件和其它流行软件能熟练操作，并在因特网上开辟了自己个人空间。平时我还涉猎了大量文学、心理、营销等课外知识。相信在以后理论与实际结合当中，能有更大提高!

在生活上，我崇尚质朴的生活，并养成良好的生活习惯和正派的作风。此外，对时间观念性十分重视。由于平易近人待人友好，所以一直

以来与人相处甚是融洽。敢于拼搏刻苦耐劳将伴随我迎接未来新挑战。

在工作上，我通过加入院学通社与合唱团，不但锻炼自己的组织交际能力，还深刻地感受到团队合作的精神及凝聚力。更加认真负责对待团队的任务，并以此为荣!

作为积极乐观新时代青年，我不会因为自己的大专文凭而失去自信，反而我会更加迫切要求自己充实充实再充实。完善自我石我未来目标。且我相信：用心一定能赢得精彩!

三年的大学生活，使自己的知识水平、思想境界、工作能力等方面都迈上了一个新的台阶。在这即将挥手告别美好大学生活、踏上社会征途的时候，我整军待发，将以饱满的热情、坚定的信心、高度的责任感去迎接新的挑战，攀登新的高峰。

电商专业自我鉴定范文(六)

时光流逝，还清晰记得刚进大学时的情景，转眼间，四年的大学生活即将结束，我非常珍惜在校期间的学习机会，认真学习文化课程，较熟悉地掌握专业知识，与此同时，我还学会了许多做人做事的道理。几年的学习生话磨练出一个自信和上进心强的我。

在大学期间，我始终以提高自身的综合素质为目标，以自我的全面发展为努力方向，树立正确的人生观、价值观和世界观。为适应社会发展的需求，我认真学习各种专业知识，发挥自己的特长;挖掘自身的潜力，结合每年的暑期社会实践机会，从而逐步提高了自己的学习能力和分析处理问题的能力以及一定的协调组织和管理能力。

面对知识经济的到来，计算机技术也得到了广泛的应用。作为一个

二十一世纪的大学生，面对的又是一个新的挑战。不仅要有扎实的专业技能，还需有更多方面的知识。所以我不断学习，不断拼搏，努力学习各种计算机网络，网页设计，微机原理，跟单信用证，英语函电，国际贸易实务等专业知识。除此之外还选修了案例分析，商务代理，photoshop图像处理以及物流知识等以提高自己的综合素质。

鉴于此，我希望能在毕业后谋一个职位，热切期望能用自己所学之技为社会做出自己的微薄之力。对待学习，我认真努力，对待工作我同样也能做到爱岗敬业，谨慎负责，一丝不苟。在生活方面我乐观，热情，诚恳，宽容。我自信能胜任自己的工作，本着“迎难而上”的精神，我将凭自己的能力克服各种困难，更好地胜任将来的工作。

作为一名电子商务专业的大学应届毕业生，我所拥有的是年轻和知识。年轻也许意味着欠缺经验，但是年轻也意味着热情和活力，我自信能凭自己的能力和学识在毕业以后的工作和生活中克服各种困难，不断实现自我的人生价值和追求的目标。