数字电子课设报告汽车尾灯控制电路设计

第一篇：数字电子课设报告汽车尾灯控制电路设计

本文由无限求书贡献

doc文档可能在WAP端浏览体验不佳。建议您优先选择TXT，或下载源文件到本机查看。

一.概述

汽车尾灯控制电路是很常用的工作电路,在日常的生活中有着很广泛的应用.汽 车行驶时,会出现正常行驶,左转弯,右转弯,刹车四种情况,针对这四种情况可以 设计出汽车尾灯的控制电路来表示这四种状态.设计一个汽车尾灯控制电路,技术指标如下: 假设汽车尾部左右两侧各有 3 个指示灯(用发光二极管模拟);汽车正常运行时指示灯全灭;汽车左转弯时,左侧 3 个指示灯按左循环顺序点亮;汽车右转弯时,右侧 3 个指示灯按右循环顺序点亮;临时刹车时所有指示灯同时闪烁.二.方案论证

方案一: 汽车尾灯控制电路主要由 D 触发器逻辑电路,左转,右转控制电路,刹车控制电 路构成.首先将脉冲信号 CLK 提供给 D 触发器逻辑电路.用三片 D 触发器设计一个逻辑电路可以产生 001,010,100 的循环信号.将此信号作为左转,右转的原始信号.设置左转控制开关和右转控制开关.通过开关的控制将左转,右转的原始信号通过逻辑电路分别输出到左,右的 3 个 汽车尾灯上.这部分电路起到信号分拣的作用.设置刹车控制开关,将脉冲信号 CLK 提供给刹车控制电路.当开关置为刹车信号时,分拣之后的信号通过逻辑电路实现刹车时所有指示灯随 着时钟信号 CLK 全部闪烁的功能.最终得到的信号即可输出到发光二极管上,实现所需功能.方案一原理框图如图 1 所示.1 CLK D 图 1 方案一原理框图

方案二: 汽车尾灯控制电路主要由开关控制电路,三进制计数器,译码电路,显示,驱动 电路构成.由于汽车左或右转弯时,三个指示灯循环点亮,所以用三进制计数器控制译码器 电路顺序输出低电平,从而控制尾灯按要求点亮.首先,设置两个可控制的开关,可产生 0 0,0 1,1 0,1 1 四种状态.开关置为 0 0 状态时,表示汽车处于正常运行状态.开关置为 0 1 状态时,表示汽车处于右转弯的状态.开关置为 1 0 状态时,表示汽车处于左转弯的状态.开关置为 1 1 状态时,表示汽车处于刹车的状态.其次,设计电路实现所需达到功能.三进制计数器可用两片 D 触发器构成.译码电路可用 3 线—8 线译码器 74LS138 和 6 个与非门构成.显示,驱动电路由 6 个发光二极管和 6 个反向器构成.2 方案二原理框图如图 2 所示.显示,驱动电路

开关控制电路

译码电路

三进制计数器

图 2 方案二的原理框图

最终方案为方案二.电路设计 三.电路设计

1.时钟脉冲电路 由 555 定时器构成的多谐振荡器电路如图 3 所示.12V Vs 1 28.86k R1 4 8 VCC RST DIS THR TRI CON GND 1 OUT 3 6 57.72k R2 7 8 CP 7 6 2 5 10nF C 10nF Cf 0 LM555CM Timer 图 3 由 555 构成的多谐振荡器

接通电源后,电容 C 被充电,Vc 上升,当 Vc 上升到 2/3Vcc 时,触发器被复位, 此时 Vo 为低电平,电容 C 通过 R2 和 T 放电,使 Vc 下降.当 Vc 下降到 1/3Vcc 时, 触发器又被复位,Vo 翻转为高电平.周期 T 为: T=(R1+2R2)Cln2≈0.7(R1+2R2)C 这样,通过控制电容充放电时间,使多谐振荡器产生时钟信号.2.开关控制电路 开关控制电路如图 4 所示.3 VCC 5V VCC J1 Key = A 10 R1 200? 0 U7B U15B 12 C G VCC 5V U3A VCC 74LS136D J2 Key = B 11 R2 200? 0 13 74LS00D 74LS04D U9B D U16A 14 74LS00D CP 74LS10D 图 4 开关控制电路

电路通过控制开关 A,B 的断开和闭合,实现正常行驶,左转弯,右转弯,刹车四 种状态.AB 置为 0 0 状态时,表示汽车处于正常运行状态.AB 置为 0 1 状态时,表示汽车处于右转弯的状态.AB 置为 1 0 状态时,表示汽车处于左转弯的状态.AB 置为 1 1 状态时,表示汽车处于刹车的状态.3.三进制计数器 原理图如图 5 所示.4 VCC 5V 2 ~1PR 4 1 1J 1CLK ~1Q ~1CLR 3 14 1Q 15 U2A A VCC 16 1K 74LS76D 1 3 2 2 U2B 1Q 15 ~1PR 4 1 1J 1CLK ~1Q ~1CLR 3 14 B 16 1K 74LS76D 图 5 三进制计数器原理框图

4.译码,显示驱动电路 译码,显示驱动电路如图 6 所示.VCC U4A 74LS00D U5A 9 U10A LED1 23 R3 17 200 5V A B1 2 C 3 6 G4 5 U1 A B C G1 ~G2A ~G2B Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 15 14 13 12 11 10 9 7 74LS04D U11A LED2 3 10 24 R4 18 16 200 74LS00D 74LS04D 4 U6A U12A 5 LED3 11 25 R5 19 6 7 8 200 74LS04D U13A LED4 R6 12 20 26 200 74LS00D 74LS04D U8A U14A LED5 R7 13 21 27 200 74LS00D 74LS04D U9A U15A LED6 R8 14 22 28 200 74LS00D 74LS04D 74LS00D U7A 0 74LS138D VCC 图6 译码,显示驱动电路 5 四,性能的测试

利用 Multisim10 进行测试和仿真.1.当汽车正常行驶时,AB 置为 0 0 状态,指示灯全灭.仿真结果如图 7 所示.图7 正常行驶仿真结果

2.当汽车左转弯时,AB 置为 1 0 状态,左侧 3 个指示灯按 LED1->LED2->LED3 顺 序循环点亮.仿真结果如图 8 所示.6 图8 左转弯仿真结果

3.当汽车右转弯时,开关置为 0 1 状态,右侧 3 个指示灯按 LED4->LED5->LED6 顺 序循环点亮.仿真结果如图 9 所示.7 图9 右转弯仿真结果

4.当汽车刹车时,AB 置为 1 1 状态,所有指示灯全部随着时钟信号闪烁.仿真结果如图 10 所示.8 图 10 刹车仿真结果

五.结论

电路的主要特点是选用简单常见的元器件,充分利用所学知识.通过仿真结果可以看出,符合任务书中所要求的性能指标,完成所需功能.六.性价比

本电路采用的都是简单且常见的元器件, 价格相对便宜, 性能基本符合技术要求.适用于对技术要求不是十分严格的电路.因此,本电路的性价比较高.七,课设体会及合理化建议 课设体会及合理化建议

这次总的说来收获很大,但在独立设计过程中着实也遇到了不少困难.比如开始 时不知用什么逻辑器件使输出为 001,010,100 的循环,以使指示灯按一定的顺序依 次点亮, 后经过与同学的讨论最终使问题得到了解决, 我想这也是最吸引我们的地方, 当真正投入时才发现乐在其中.一开始对软件不熟悉,刚进行上机设计时很不顺手,遇到不少麻烦,经过自己的 学习和老师的指导,才完成了电路的设计并成功进行了仿真.9 参考文献

[1] 刘修文主编.实用电子电路设计制作.[M]北京:中国电力出版社,2005 年 [2] 朱定华主编.电子电路测试与实验.[M]北京:清华大学出版社,2004 年 [3] 路勇主编.电子电路实验及仿真.[M]北京:北京交通大学出版社,2004 年 [4] 阎石主编.数字电子技术.[M]北京:高等教育出版社,2006 年 [5] 谢自美主编.电子线路设计实验测试.[M]武汉:华中科技大学出版社,2006 年 [6] 华满清主编.电子技术实验与课程设计.[M]北京:机械工业出版社,2005 年

附录Ⅰ 附录Ⅰ 总电路图 11 附录Ⅱ 附录Ⅱ 元器件清单

序号 编号 名称 型号 数量

R1, R2, R3, R4, R5, R6, 电阻 R7,R8, R9 R10 LED1,LED2, LED3,LED4, LED5,LED6, U2A,U2B, U10A,U11A, U12A,U13A, U14A,U15A, U15B, 电阻 电阻 200 8 2 3 28.86k 57.72k 1 1 4 发光二极管 LED 6 5 JK 触发器 74LS76 2 6 非门 74LS04 7 7 U4A,U5A,U6A, U7A,U7B,U8A, 与非门 U9A,U9B 74LS00 8 9 10 11 12 U16A, 与非门 直流电源 直流电源 74LS10 5V 12V DIPSW1 1 4 1 2 J1,J2, 开关

U17, U1, U3A, 555 定时器 LM555CM 译码器 异或门 74LS138 74LS136 1 1 1 12 1

第二篇：汽车尾灯控制电路 verilog课设

可编程课程设计 实验报告

一、设计题目

汽车尾灯控制电路

二、设计要求

用6个发光管模拟6个汽车尾灯（左右各3个），用4个开关作为汽车控制信号,分别为：左拐、右拐、故障和刹车。

车匀速行驶时，6个汽车尾灯全灭；右拐时，车右边3个尾灯从左至右顺序亮灭；左拐时，车左边3个尾灯从右至左顺序亮灭；

故障时车6个尾灯一起明灭闪烁；刹车时，6个尾灯全亮

三、设计语言简介

VHDL的英文全名是Very-High-Speed Integrated Circuit HardwareDescription Language,诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言。自IEEE公布了VHDL的标准版本，IEEE-1076（简称87版)之后，各EDA公司相继推出了自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即IEEE标准的1076-1993版本，（简称93版）。现在，VHDL和Verilog作为IEEE的工业标准硬件描述语言，又得到众多EDA公司的支持，在电子工程领域，已成为事实上的通用硬件描述语言。有专家认为，在新的世纪中，VHDL于Verilog语言将承担起大部分的数字系统设计任务。

VHDL设计的主要特点：

1.用VHDL代码而不是用原理图进行设计，意味着整个电路板的模型及性能可用计算机模拟进行验证。

2.VHDL元件的设计与工艺无关，与工艺独立，方便工艺转换。

3.VHDL支持各种设计方法，自顶向下、自底向上或者混合的都可以。4.可以进行从系统级到逻辑级的描述，即混合描述。

5.VHDL区别于其他的HDL，已形成标准，其代码在不同的系统中可交换建模。

四、程序代码

module weideng(nrst,haz,left,right,brake,lc,lb,la,ra,rb,rc,/*CLOCK_50*/clk,vga);input haz,left,right,brake;//warning,turn left,turn right,braking input nrst,/*CLOCK_50*/clk;output lc,lb,la,ra,rb,rc;//6 light output vga;reg [3:0]vga;

wire lc,lb,la,ra,rb,rc;

//wire cp;//2 HZ reg [19:0]state,next_state;

//14 states

parameter [19:0]idle=20'b00_0000_0000_0001_000_000，l1=20'b00_0000_0000_0010_001_000，l2=20'b00_0000_0000_0100_010_000，l3=20'b00_0000_0000_1000_100_000，r1=20'b00_0000_0001_0000_000_100，r2=20'b00_0000_0010_0000_000_010，r3=20'b00_0000_0100_0000_000_001，full=20'b00_0000_1000_0000_111_111，bl1=20'b00_0001_0000_0000_001_111，bl2=20'b00_0010_0000_0000_010_111，bl3=20'b00_0100_0000_0000_100_111，br1=20'b00_1000_0000_0000_111_100，br2=20'b01_0000_0000_0000_111_010，br3=20'b10_0000_0000_0000_111_001;

//position of each state

parameter [4:0] idle_pos=5'd6，l1_pos=5'd7，l2_pos=5'd8，l3_pos=5'd9，r1_pos=5'd10，r2_pos=5'd11，r3_pos=5'd12，full_pos=5'd13，bl1_pos=5'd14，bl2_pos=5'd15，bl3_pos=5'd16，br1_pos=5'd17，br2_pos=5'd18，br3_pos=5'd19;

//store status

always @(posedge clk ,negedge nrst)

begin vga=4'b0001;

if(!nrst)

state<=idle;

else

state<=next_state;end

//state transition ***

always @(haz,left,right,brake)

begin

next_state=idle;

case(1'b1)

state[idle_pos]:if(left&~haz&~right&~brake)

next_state=l1;

else if(right&~haz&~left&~brake)

next_state=r1;

else if(brake|haz|left&right)

next_state=full;

else

next_state=idle;

state[l1_pos]:if(brake)

next_state=bl1;

else if(haz&~brake)

next_state=full;

else

next_state=l2;

state[l2_pos]:if(brake)

next_state=bl1;

else if(haz&~brake)

next_state=full;

else

next_state=l3;

state[l3_pos]:next_state=idle;

state[full_pos]:if(~brake)

next_state=idle;

else

next_state=full;

state[r1_pos]:if(brake)

next_state=br1;

else if(haz&~brake)

next_state=full;

else

next_state=r2;

state[r2_pos]:if(brake)

next_state=br1;

else if(haz&~brake)

next_state=full;

else

next_state=r3;

state[r3_pos]:next_state=idle;

state[br1_pos]:if(~brake)

next_state=r1;

//else if(~brake&haz)

//next_state=full;

else

next_state=br2;

state[br2_pos]:if(~brake)

next_state=r1;

//else if(~brake&haz)

//next_state=full;

else

next_state=br3;

state[br3_pos]:if(~brake)

next_state=r1;

else

next_state=br1;

state[bl1_pos]:if(~brake)

next_state=l1;

//else if(~brake&haz)

//next_state=full;

else

next_state=bl2;

state[bl2_pos]:if(~brake)

next_state=l1;

//else if(~brake&haz)

//next_state=full;

else

next_state=bl3;

state[bl3_pos]:if(~brake)

next_state=l1;

else

next_state=bl1;

default:next_state=idle;

endcase

end

//output logic

assign la=state[3]，lb=state[4]，lc=state[5]，ra=state[2]，rb=state[1]，rc=state[0];//2hz clock

/*

divn #(.WIDTH(25),.N(25000000))

CLOCK_50 u0（.clk(CLOCK_50)，.rst_n(nrst)，.o_clk(cp));

*/ endmodule

五、心得体会

Verilog语言是目前电路设计中不可缺少的语言之一，其在电子信息、通信、自动控制及计算机领域中的重要性日益突出。通过本次课程设计，使我对Verilog语言有了更深一步的了解，也对Quartus II软件的使用方法和设计流程也有了更进一步的认识。在课程设计过程中，我和同组同学共同讨论，期间遇到不少问题。但每一个问题我们都会认真修改、调试，并积极向老师和同学寻求帮助，直到没有错误为止。这也提高了我们独立思考与团队合作的能力。总之，此次课程设计不仅对之前可编程设计的理论学习进行了实践，更为我今后的专业学习打下了良好的基础。

第三篇：数字电子技术课设(数字钟)

太原理工大学现代科技学院学院《数字电子技术》课程设计报告

数字电子技术课程设计报告

题

目：

多功能数字钟课程设计

学

年：2007

学

期：第二学期

专

业：自动化

班

级：0703

学

号：07100559 姓

名：刘磊

指导教师及职称：

魏巍

时

间：

2009年7月9日

太原理工大学现代科技学院

第 0

页 太原理工大学现代科技学院学院《数字电子技术》课程设计报告

数字电子技术课程设计报告

一、设计目的

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.二、设计要求

（1）设计指标

① 时间以12小时为一个周期； ② 显示时、分、秒；

③ 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； ④ 计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时； ⑤ 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。（2）设计要求

① 画出电路原理图（或仿真电路图）； ② 元器件及参数选择； ③ 电路仿真与调试；

④ PCB文件生成与打印输出。

（3）制作要求

自行装配和调试，并能发现问题和解决问题。

（4）编写设计报告

写出设计与制作的全过程，附上有关资料和图纸，有心得体会。

三、原理框图

1．数字钟的构成

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。

第 1

页 太原理工大学现代科技学院学院《数字电子技术》课程设计报告

译 码 显 示 电 路时计数器分计数器秒计数器振荡器校时电路报时电路多级分频器（a）数字钟组成框图

2．晶体振荡器电路

晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ＴＴＬ门电路构成；另一类是通过ＣＭＯＳ非门构成的电路，本次设计采用了后一种。如图（b）所示，由ＣＭＯＳ非门Ｕ１与晶体、电容和电阻构成晶体振荡器电路，Ｕ２实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻Ｒ１为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容Ｃ１、Ｃ２与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个１８０度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。

（b）CMOS 晶体振荡器（仿真电路）

3．时间记数电路

第 2

页 太原理工大学现代科技学院学院《数字电子技术》课程设计报告

一般采用10进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。本次设计中选择74HC390。由其内部逻辑框图可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端（高电平有效）。

秒个位计数单元为１０进制计数器，无需进制转换，只需将ＱＡ与ＣＰＢ（下降沿有效）相连即可。ＣＰＡ（下降没效）与１ＨZ秒输入信号相连，Ｑ３可作为向上的进位信号与十位计数单元的ＣＰＡ相连。

秒十位计数单元为６进制计数器，需要进制转换。将１０进制计数器转换为６进制计数器的电路连接方法如图 ２.４所示，其中Ｑ２可作为向上的进位信号与分个位的计数单元的ＣＰＡ相连。

十进制-六进制转换电路

分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Ｑ３作为向上的进位信号应与分十位计数单元的ＣＰＡ相连，分十位计数单元的Ｑ２作为向上的进位信号应与时个位计数单元的ＣＰＡ相连。

时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为１２进制计数器，不是１０的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行１２进制转换。利用１片７４ＨＣ３９０实现１２进制计数功能的电路如图（d）所示。

（d）十二进制电路

另外，图（d）所示电路中，尚余－２进制计数单元，正好可作为分频器２ＨZ输出信号转化为１ＨZ信号之用。

4．译码驱动及显示单元电路

选择ＣＤ４５１１作为显示译码电路；选择ＬＥＤ数码管作为显示单元电路。由CD4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这里的LED数码管是采用共阴的方法连接的。

计数器实现了对时间的累计并以8421BCD码的形式输送到CD4511芯片，再由4511芯片把BCD码转变为十进制数码送到数码管中显示出来。

第 3

页 太原理工大学现代科技学院学院《数字电子技术》课程设计报告

5．校时电路

数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。即为用COMS与或非门实现的时或分校时电路，In1端与低位的进位信号相连；In2端与校正信号相连，校正信号可直接取自分频器产生的1HZ或2HZ（不可太高或太低）信号；输出端则与分或时个位计时输入端相连。当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。

实际使用时，因为电路开关存在抖动问题，所以一般会接一个RS触发器构成开关消抖动电路，所以整个较时电路就如图（f）。

（f）带有消抖电路的校正电路

6．整点报时电路

电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。

当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QＣ和QＡ、个位的QＤ和QＡ及秒计数器十位的QＣ和QＡ相与，从而产生报时控制信号。

报时电路可选74HC30来构成。74HC30为8输入与非门。

第 4

页 太原理工大学现代科技学院学院《数字电子技术》课程设计报告

说明：当时间在59分50秒到59分59秒期间时 分十位、分个 位和秒十位均保持不变，分别为5，9和5；因此，可以将分计数器十位的Qc和QA，个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。IO1分计数器十位的Qc和QAIO2U11VCCIO35VVCCX182345V分计数器个位的QD和QAIO456114V_0.5WIO512秒计数器十位的QC和QAIO674HC30D数字钟设计－整点报时电路部分

四、元器件

1．四连面包板1块（编号A45）

2．镊子1把 3．剪刀1把

4．共阴八段数码管6个 5．网络线2米/人 6．CD4511集成块6块 7．CD4060集成块1块 8．74HC390集成块3块 9．74HC51集成块1块 10．74HC00集成块4块 11．74HC30集成块1块 12．10MΩ电阻5个 13．500Ω电阻14个 14．30p电容2个

15．32.768k时钟晶体1个 16．蜂鸣器10个（每班）1）芯片连接图

1)74HC00D

2)CD4511

第 5

页 太原理工大学现代科技学院学院《数字电子技术》课程设计报告

3)74HC390D

4)74HC51D

2．面包板的介绍

面包板一块总共由五部分组成，一竖四横，面包板本身就是一种免焊电板。面包板的样式是：

第 6

页 太原理工大学现代科技学院学院《数字电子技术》课程设计报告

面包板的注意事项：

1． 面包板旁一般附有香蕉插座，用来输入电压、信号及接地。2． 上图中连着的黑线表示插孔是相通的。

3． 拉线时，尽量将线紧贴面包板，把线成直角，避免交叉，也不要跨越元件。4． 面包板使用久后，有时插孔间连接铜线会发生脱落现象，此时要将此排插孔做记号。并不再使用。

五、各功能块电路图

数字钟从原理上讲是一种典型的数字电路，可以由许多中小规模集成电路组成，所以可以分成许多独立的电路。

（一）六进制电路

由74HC390、7400、数码管与4511组成，电路如图一。

U1A3123U2A12Com74HC00D74HC00DU5SEVEN_SEG_COM_KABCDEFGU3AV1 32Hz 5V141INA1INB21CLR31QA1QB1QC1QD5677126U413DADBDCDD5OAOBOCODOE1211109151474HC390D43~ELOF~BIOG~LTVCC5V4511BD将十进制计数器转换为六进制的连接方法

（二）十进制电路

由74HC390、7400、数码管与4511组成，电路如图二。

第 7

页 太原理工大学现代科技学院学院《数字电子技术》课程设计报告

U4A3126U4B4574HC00D74HC00DComU3SEVEN_SEG_COM_KU1AV1 60Hz 5V141INA1INB21CLR31QA1QB1QC1QD5677126U213DADBDCDD5OAOBOCODOE12111091514ABCDEFGVCC5V74HC390D43~ELOF~BIOG~LT4511BD十进制接法测试仿真电路

（三）六十进制电路

由两个数码管、两4511、一个74HC390与一个7400芯片组成，电路如图三。

（四）双六十进制电路

由2个六十进制连接而成，把分个位的输入信号与秒十位的Qc相连，使其产生进位，电路图如图四。

第 8

页 太原理工大学现代科技学院学院《数字电子技术》课程设计报告

ComComSEVEN_SEG_COM_KU1B6453U1A12U4SEVEN_SEG_COM_KU7U11BABCDEFG64513DADBDCDD5OAOBOCODOE~ELOF~BI~LTOG1211109151421CLR141INA1INB3U10A12ABCDEFG74HC00D74HC00DU3B15122INA2INB142CLR132QA2QB2QC2QD11109U2712674HC00D74HC00DU8A31QA1QB1QC1QD5677126U913DADBDCDD5OAOBOCODOE12111091514VCC5V74HC390D43U1C891011U1D12134511BD74HC390DComVCCU643~ELOF~BI~LTOG5VSEVEN_SEG_COM_K74HC00D74HC00DABCDEFG84511BDComU15C91011U16DSEVEN_SEG_COM_K1213U14U3A131INA1INB21CLR1QA1QB1QC1QD5677126U513DADBDCDD5OAOBOCODOE1211109151474HC00D74HC00DU12B15122INA2INB142CLR132QA2QB2QC2QD111097126U13DADBDCDD5OAOBOCODOEABCDEFG***14V1 100kHz 5V474HC390D43~ELOF~BI~LTOGVCC74HC390D5V43~ELOF~BI~LTOG4511BD4511BD

（五）时间计数电路

由1个十二进制电路、2个六十进制电路组成，因上面已有一个双六十电路，只要把它与十二进制电路相连即可，详细电路见图五。

ComComComComComComU1SEVEN_SEG_COM_KU2SEVEN_SEG_COM_KU4SEVEN_SEG_COM_KU3SEVEN_SEG_COM_KU5SEVEN_SEG_COM_KU6SEVEN_SEG_COM_KABCDEFGABCDEFGABCDEFGVCCVCCABCDEFGABCDEFGABCDEFG5V***45VVCCVCC***49***45V***3121110***01514145V9VCCOG995V99OAOBODOAOBODOAOBODOEOEOCOCOCOFOFOEOGOAOBODOAOBODOAOBODOEOEOCOCOCOFOFOEOGOG~LT~LT~EL~EL~BI~BI~ELDADCDDDADCDDDADC~LT~LT~LTDBDB~EL~EL~EL~BI~BIDADCDDDADCDDDADCDBDB3DBDD~BI5V73DBDD4511BD54511BD******12643U23CU25A74HC00D***8U21A74HC00D13111038U20C74HC00D3U19A74HC00D131110974HC00D9356356772QB1QD2QD2QD1QB1QC2QB2QC2QB2QC1QB1QA2QA2QA1QA1QC1QD2QA2QC2QD61QB2INA1CLR2CLR2CLR1INA1INB2INA2INB2INA2INB1INA1INA1INB74HC00D161CLR74HC390D6151INB74HC00D111CLRU26B74HC390D74HC390N1174HC390N74HC390DU20B1574HC00D1262INB74HC00D74HC00D***242V1 1000Hz 5V时，分，秒计时电路图

（六）校正电路

由74CH51D、74HC00D与电阻组成，校正电路有分校正和时校正两部分，电路如图六。

第 9

页

142CLRU13AU16B1QA1QC1QDU24DU22BU14AU17BU20DU15AU18B74HC390N43~BI~LT4511BDOGU7U8OFU10VCC4511BDOGU9U114511BDOFU124511BD1010921921254***254太原理工大学现代科技学院学院《数字电子技术》课程设计报告

IO1VCC正常输入信号5V校正信号R1IO2U2C9108小时校正电路J110Mohm74HC00D注意：分校时时，不会进位到小时。U11111213910U2DKey = A12R210MohmIO313U2A8123时计数器IO574HC00D1123674HC00D正常输入信号校正信号R3U3A10Mohm12U2B456分计数器IO6IO44574HC00D74HC51D3J274HC00DKey = B分钟校正电路分校正时锁定小时信号输入R410MohmU3B456图中采用基本RS触发器构成开关消抖动电路，其中与非门选用74HC00；对J1和J2，因为校正信号与0相与为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态，当开关打向上时，情况正好与上述相反，这时电路处于校时状态。74HC00D数字钟设计－校时电路部分

（七）晶体振荡电路

由晶体与2个30pF电容、1个4060、一个10兆的电阻组成，芯片3脚输出2Hz的方波信号，电路如图七。

（八）整点报时电路

由74HC30D和蜂鸣器组成，当时间在59:50到59:59时，蜂鸣报时，电路如图八。

第 10

页 太原理工大学现代科技学院学院《数字电子技术》课程设计报告

说明：当时间在59分50秒到59分59秒期间时 分十位、分个 位和秒十位均保持不变，分别为5，9和5；因此，可以将分计数器十位的Qc和QA，个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。IO1分计数器十位的Qc和QAIO2U11VCCIO35VVCCX182345V分计数器个位的QD和QAIO456114V_0.5WIO512秒计数器十位的QC和QAIO674HC30D数字钟设计－整点报时电路部分

六、总接线元件布局简图

整个数字钟由时间计数电路、晶体振荡电路、校正电路、整点报时电路组成。

其中以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。

电路的信号输入由晶振电路产生，并输入各电路。简图如图九。

七、芯片连接总图

因仿真与实际元件上的差异，所以在原有的简图的基础上，又按实际布局画了这张按实际芯片布局的接线图，如图十。

八、总结

1． 实验过程中遇到的问题及解决方法

① 面包板测试

测试面包板各触点是否接通。

② 七段显示器与七段译码器的测量

第 11

页 太原理工大学现代科技学院学院《数字电子技术》课程设计报告

把显示器与CD4511相连，第一次接时，数码管完全没有显示数字，检查后发现是数码管未接地而造成的，接地后发现还是无法正确显示数字，用万用表检测后，发现是因芯片引脚有些接触不良而造成的，所以确认芯片是否接触良好是非常重要的一件事。

③ 时间计数电路的连接与测试

六进制、十进制都没有什么大的问题，只是芯片引脚的老问题，只要重新插过芯片就可以解决了。但在六十进制时，按图接线后发现，显示器上的数字总是100进制的，而不是六十进制，检测后发现无论是线路的连通还是芯片的接触都没有问题。最后，在重对连线时发现是线路接错引脚造成的，改过之后，显示就正常了。

④ 校正电路

因上面程因引脚接错而造成错误，所以校正电路是完全按照仿真图所连的，在测试时，开始进行时校时时，没有出现问题，但当进行到分校时时，发现计数电路的秒电路开始乱跳出错。因此，电路一定是有地方出错了，在反复对照后，发现是因为在接入校正电路时忘了把秒十位和分个位之间的连线拿掉而造成的，因此，在接线时一定要注意把不要的多余的线拿掉。

2． 设计体会

通过这次对数字钟的设计与制作，让我了解了设计电路的程序，也让我了解了关于数字钟的原理与设计理念，要设计一个电路总要先用仿真仿真成功之后才实际接线的。但是最后的成品却不一定与仿真时完全一样，因为，再实际接线中有着各种各样的条件制约着。而且，在仿真中无法成功的电路接法，在实际中因为芯片本身的特性而能够成功。所以，在设计时应考虑两者的差异，从中找出最适合的设计方法。通过这次学习，让我对各种电路都有了大概的了解，所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解。

3． 对设计的建议

我希望老师在我们动手制作之前应先告诉我们一些关于所做电路的资料、原理，以及如何检测电路的方法，还有关于检测芯片的方法。这样会有助于我们进一步的进入状况，完成设计

参考文献：

《数字电路硬件设计实践》 贾秀美 主编 高等教育出版社 《电子线路设计、实验、测试》 谢自美主编 华中理工出版社。《数字电子技术基础》 阎 石 主编 高等教育出版社

第 12

页

第四篇：电子课设 心得体会

电子课设心得体会

本次课设的任务是完成一个电子钟，要求有计时，周显示与整点报时功能。整个电路系统大体由秒脉冲发生器，计数译码显示功能模块，整点报时蜂鸣器电路模块组成。

在设计过程中，主要的感受有几点：

第一，理论基础要扎实。电子钟的课设最基础的部分就是电子课上的计时器内容，在清楚计时器，触发器，逻辑电路等集成元器件和相关电路工作原理的前提下，才能对任务有一个清晰明确的了解和设想出解决方案。

第二，线路布局要有全局观念。在明确电子钟整体工作原理和组成部分以及它们的相互联系后，才能规划出合理，操作性强的布线布局。这一点我深有体会，当初布局时一味强调紧凑，想为后来的电路留出空间，结果造成了整体电路布线的疏密不均，大量导线集中在一块区域内，为日后的排查调试工作带来了巨大的工作量。

第三，要用模块化的思想来处理具体任务。所谓复杂，不过是简单的堆砌。整个系统的电路纷繁复杂，所以要用模块化的思想来拆分具体任务，之后再逐一解决。我将电路系统拆分为秒脉冲发生器，计数译码显示功能模块和整点报时蜂鸣器电路模块，化整为零，大大提高了设计效率。

在制作过程中，明显感觉到，知易行难。真正的工程远没有理想的设计模型那么简单。尤其是插线，极端需要细致耐心，剪线头时稍有疏忽，就容易造成接触不良，而对错面包板上的洞眼，更是令人欲哭无泪的差错。

在调试过程中，对排错的不易深有体会。经过不断摸索，总结出了一套流程。

一旦出现问题，第一，由现象分析问题的来源。第二，通过初步电位测试，缩小和确定故障的范围。第三，对照图纸，注意检查芯片各引脚的结线。第四，检查引脚的线头，芯片的引脚等是否存在接触问题。第五，改动后再次上电观察故障的表现情况有无变化。第六，当以上一切都不起作用时，向老师汇报电位测量结果，请教老师的经验，或者参照同学类似问题的结局方法。

通过这次课设的工程锻炼，我感到，行百里者半八十，面对浩大复杂的具体工程，一定要有信心，恒心，耐心和决心。打好基础，从小到大，由浅入深，从局部到整体，以弄清工作原理为第一要务，在这一基础上，小心谨慎，细致耐心地动手搭建。遇见问题要多观察，多思考，用逻辑分析和经验来分析解决问题。最后觉得，小小一个电子钟就有如此复杂的工作量，确实应该使用Proteus等电路电子设计仿真软件进行设计和仿真调试，这能极大地解放设计人员，减轻劳动量，提高工作效率和成品质量。

05101064

江一帆

第五篇：电力电子课设

武汉理工大学《电力电子》课程设计说明书

摘要

整流电路是电力电子电路中出现最早的一种，它的作用是将交流电能变为直流电能供给直流用电设备。整流电路的应用十分广泛，例如直流电动机，电镀、电解电源、同步发电机励磁、通信系统电源等。

整流电路可从各种角度进行分类，主要分类方法有：按组成的器件可分为不可控、半控、全控三种；按电路结构可分为桥式电路和零式电路；按交流输入相数可分为单相电路和多相电路；按变压器二次电流方向是单相或多向，又可分为单拍电路和双拍电路。

本次课程设计主要讨论单相桥式整流电路带反电动势负载，分析和研究其工作原理。在分析原理的基础上对有关参数进行计算。

武汉理工大学《电力电子》课程设计说明书

目录

1设计任务及要求....................................................3 1.1设计条件.....................................................3 1.2设计要求.....................................................3 2设计步骤..........................................................3 3电路原理..........................................................3 3.1电路原理图...................................................3 3.2电路分析.....................................................4 3.3仿真结果.....................................................4 3.3.1 u2和ud波形............................................5 3.3.2 i2和id波形.............................................5 4参数计算..........................................................6 5心得体会..........................................................7 参考文献............................................................8

武汉理工大学《电力电子》课程设计说明书

单相桥式全控带反电动势负载

1设计任务及要求

1.1设计条件

单相桥式全控整流电路，U2＝150V，负载中势负载E=40V。

R＝2Ω，触发角90°，反电动1.2设计要求

①仿真输出ud、id、和i2的波形；

②求整流输出平均电压Ud、电流Id，变压器二次电流有效值I2； ③考虑安全裕量，确定晶闸管的额定电压和额定电流。

2设计步骤

1在PSIM软件上画出电路原理图 ○2设置各个元器件参数 ○3分析电路 ○4调试电路，仿真输出所需参数波形 ○5根据要求，求所需参数 ○

3电路原理

3.1电路原理图

武汉理工大学《电力电子》课程设计说明书

图2.1 电路原理图

3.2电路分析

当负载为蓄电池、直流电动机的电枢（忽略其中的电感)等时，负载可看成是一个直流电压源，对于整流电路，它们就是反电动势负载。

当忽略主电路各部分的电感时，只有在u2瞬时值的绝对值大于反电动势负载即u2E时，才有晶闸管承受正电压，有导通的可能。晶闸管导通之后，udu2，idudE，直至u2E，id即将至0使得晶闸管关断，此后udE。与电阻负R载时相比，晶闸管提前了电度角停止导电。

E arcsin2U2

3.3仿真结果

武汉理工大学《电力电子》课程设计说明书

3.3.1 u2和ud波形

图3.1U2和Ud波形

3.3.2 i2和id波形

武汉理工大学《电力电子》课程设计说明书

图3.2Id和I2波形

4参数计算

停止导电角

E40arcsinarcsin10.87 2U22150电压平均值

1UdEE2sintd(t)89.07V

电流平均值

IdUd89.0744.54A R2考虑安全裕量： 晶闸管额定电压

UN(2~3)2U2424.26V

晶闸管额定电流

IN(1.5~2)

Id20.06A

21.57

武汉理工大学《电力电子》课程设计说明书

5心得体会

通过这次电力电子课程设计学到了很多很多的的东西，同时不仅可以巩固了以前所学过的知识，而且学到了很多在书本上所没有学到过的知识。而且我第一次感受到自己设计电路图然后在仿真软件上验证自己分析成果的喜悦。

本次课程设计的过程中遇到的问题比较少，这可能跟我的课程设计题目有关。最大的难题是如何熟练的运用PSIM仿真软件。在软件上画图发过程中我不断摸索总算是对这个软件有了初步掌握。

到此为止，我们接近两周的课程设计也告一段落。通过这次课程设计，使我认识到理论与实际相结合的重要性，对课本上的只是在实际生活中的运用也有了进一步的了解，同时基本上能够掌握PSIM软件的使用方法，可以说是从中受益匪浅。

通过本次课设我也学到很多课堂上学不到的调试知识。很感谢学校给我们提供了这么好的学习机会，感谢老师的指导，从老师的身上学到了对知识真正严谨细致的态度，让我受益匪浅。

武汉理工大学《电力电子》课程设计说明书

参考文献

【1】王兆安 刘进军.电力电子技术.机械工业出版社2009(5)