EWB数字钟实验报告

第一篇：EWB数字钟实验报告

EWB数字钟实验报告

一、利用EWB设计用于秒计数和分计数的60进制（00-59）计数器，用于时计数的24进制（00-23）计数器和用于星期计数的7进制（1-7）计数器。1.60进制计数器 电路截图

工作原理：选用两片74160芯片，左边一片为显示个位，右边一片为显示十位。当两片芯片同时计数到“60”时，转换为二进制为0110,000。控制CLR’端置0。

2.24进制计数器 电路截图

工作原理：选用两片74160芯片，左边一片为显示个位，右边一片为显示十位。当两片芯片同时计数到“24”时，转换为二进制为0010,0100。控制CLR’端置0。

3.7进制计数器 电路截图

工作原理：选用一片74160，当计数器数字为“7”即二进制为0111时，控制LOAD’端。LED显示1~7。.二、.利用EWB设计具有秒、分、时、星期显示功能的基本数字钟。电路截图

工作原理：本数字钟由一个七进制计数器、一个二十四进制计数器、两个六十进制计数器构成。七进制计数器显示星期、二十四进制计数器显示小时、两个六十进制计数器分别显示分和秒。秒进位分的原理是：当秒走到“59”时，控制分控计数器的时钟端，输入一个脉冲信号，即分显示一个脉冲。分进位小时同理。小时向星期进位的原理是：当小时走到“23”时，控制星期计数器的时钟端，输入一个脉冲信号，即星期显示一个脉冲。

三、利用EWB设计具有秒、分、时、星期显示功能，能够对分和时进行校准，具有整点报时功能的改进型数字钟。

电路截图（分、时校准电路）

工作原理：分别用两个开关控制两个计数器的时钟端，一端正常接上秒计数器的发出的信号脉冲，为正常工作状态，另一端接秒的时钟信号发生源。当需要调时时，按下开关，即计数器的时钟端接秒计数器的发出的信号脉冲，当走到要调到时间再次按下开关，即恢复到正常工作状态。

电路截图（整点报时功能）

工作原理：电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QC和QA、个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。

4.利用EWB设计数字钟的其它扩展功能，如闹钟、秒表、多功能切换、倒计时、日历、万年历等。

电路截图（秒表功能）

工作原理：秒表由一个一百进制计数器构成。时钟端接秒计数器的信号发生脉冲。开关

C(CHANGG)切换功能，开关S（start）为秒表开始z暂停。开关R为请开关。接计数器的清零端。

本次训练的心得体会：通过这几天对EWB软件的学习，我掌握了该软件的基本操作、各个电路的连接以及功能。发现该软件是一款端电工学生非常容易上手、实用性很强的软件。在实验过程中也遇到不少的问题、比如芯片的功能忘记、计数器的接法等等，这是我会去查数字电路的教科书或者选择询问老师，在这样的过程中提高自己的专注力。

第二篇：基于ewb的数字钟设计报告

电子线路实验

基于EWB 的数字钟设计 摘要：

本文介绍、记录了基于EWB设计所需功能数字钟电路的方案及过程。从设计思路到芯片选择，通过软件仿真，一步步调试、完善。本数字钟具有基础功能，调试运行成功。

关键字：数字钟 EWB

一、数字钟简介

数字钟是指利用电子线路构成的计时器。

数字钟应能达到的基础功能为计时并显示时、分、秒、星期，同时还能进行时间调整； 可增加附加功能如下：整点报时、闹钟、年月日、秒表功能等

二、设计思路

三、芯片说明

选用的芯片有74160、74138、74153 1、74160（1）芯片功能：

Decade Counter truth table: ___ ____ CLR | LOAD | ENP | ENT | CLK | A B C D | QA QB QC QD RCO----|------|-----|-----|-----|---------|--------------------0 | X | X | X | X | X X X X | 0 0 0 0 0 1 | 0 | 0 | 0 | POS | X X X X | A B C D *1 1 | 1 | 1 | 1 | POS | X X X X | Count *1 1 | 1 | 1 | X | X | X X X X | QA0 QB0 QC0 QD0 *1 1 | 1 | X | 1 | X | X X X X | QA0 QB0 QC0 QD0 *1

-*1-RCO goes HIGH at count 9 to 0.（2）使用

①利用160的count功能来实现时间计数器里的60进制和24进制等各种需要的进制 如下为秒60进制，左边为低位，右边为高位，将高位0110返回到CLK'，高位置0，同时进位给分计数器

②利用160组成4进制，作为调时模式下四个数码管的位型选择器的组成部分（见138芯片使用介绍部分）2、74138（1）芯片功能

3-to-8 decoder/demultiplexer truth table:

__ __ | Select | GL G1 G2 | C B A | Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7-----------|---------| X X 1 | X X X | 1 1 1 1 1 1 1 1 X 0 X | X X X | 1 1 1 1 1 1 1 1-----------|---------| 0 1 0 | 0 0 0 | 0 1 1 1 1 1 1 1 0 1 0 | 0 0 1 | 1 0 1 1 1 1 1 1 0 1 0 | 0 1 0 | 1 1 0 1 1 1 1 1 0 1 0 | 0 1 1 | 1 1 1 0 1 1 1 1-----------|---------|------------------------------0 1 0 | 1 0 0 | 1 1 1 1 0 1 1 1 0 1 0 | 1 0 1 | 1 1 1 1 1 0 1 1 0 1 0 | 1 1 0 | 1 1 1 1 1 1 0 1 0 1 0 | 1 1 1 | 1 1 1 1 1 1 1 0-----------|---------|------------------------------1 1 0 | X X X | Output corresponding to stored | | address 0;all others 1

（2）使用

调试/显示 开关 控制该部分电路的开启，开关功能如下：

下 显示 上 调时

利用138译码器，和160配合实现调试电路中数码管位型的选择和字型的输出

左边的138：控制在不同显示模式前提下该调整的计时器部分，如果是在 时:分 模式下启动调时，则只调整时:分 , 秒:00 模式下同理

右边的138：前一片138的Y1端接这片138的G1端，作为字型信号输入；地址端由160产生的四进制数控制。

顾整个调时电路的原理在于：用160控制位型，用第一片138控制模式，第二片138控制字型，从而实现调时。3、74153（1）芯片功能

Data selector/multiplexer truth table:

Select | Data Inputs | Strobe | Output B A | C0 C1 C2 C3 | G' | Y-------|----------------|--------|-------X X | X X X X | 1 | 0 0 0 | 0 X X X | 0 | 0 0 0 | 1 X X X | 0 | 1 0 1 | X 0 X X | 0 | 0 0 1 | X 1 X X | 0 | 1 1 0 | X X 0 X | 0 | 0 1 0 | X X 1 X | 0 | 1 1 1 | X X X 0 | 0 | 0 1 1 | X X X 1 | 0 | 1（2）使用

用于模式控制电路中，数码管的输出选择

用一个开关“MODE”接到所有153的A端，B端接地，左边四个153中有八个数据选择器，将输出“时”的八个管脚分别接到八个C0端，输出“秒”的八个管脚接到C1端；“分”的八个管脚接到右边四个153的C0端；最后将所有16个数据选择器的Y输出接到数码管中。四个数码管中，第一第二个数码管在两种模式下分别显示“时”和“秒”，第三第四个数码管在两种模式下分别显示“分”和“00”

开关拨动时有如下功能： MODE开关 B A 显示 下 0 0 时：分 上 0 1 秒：ms

四、电路的设计和测试

电路分为如下几个模块：

1、显示模块

(1)、左上角两个指示灯：

左边为整点报时灯，整点时显示绿色（同时高音蜂鸣器响）

右边为整点五秒倒计时指示灯，从整点前一分钟的56s~59s显示红色（同时低音蜂鸣器响）

(2)、中间四个数码管:在不同模式下分别显示 时:分 和 秒:00(3)、中间两个指示灯:间隔标识(4)、右下角七个指示灯:显示星期日~六

2、时间计数器

共有秒、分、时、星期模块

3、模式调整模块

4、调时模块：

5、整点报时模块

6、电源和开关模块

五、数字钟的使用说明

1、显示屏：见模块介绍中的“显示模块”

2、五个开关

(1)、调时/显示 开关：开关置下为显示当前时间模式，用“A”键控

(2)、MODE：模式开关，置于上方时显示 秒:00 模式，置下时显示 时:分 模式，用空格键控

(3)、位型按钮：用于调时模式下选择调整当前模式下四个数码管中哪个数码管的示数，用“E”键控，来回拨动一次位型前移一位

(4)、调时按钮：调时状态下用于调整当前选定数码管示数，用“D“键控，来回拨动一次示数+1，根据各自的进制数循环显示(5)、week：星期调整按钮（在week模块中），调时状态下，用”W“键控，来回拨动一次星期数循环+1;在显示模式下该键无效

3、启动数字钟：在”调时/显示开关“为”显示“状态时启动数字钟，初始状态为显示 00：00

六、出现的问题、解决方案及有待改进的不足之处

1、秒模块：

出现问题：低位8-9时高位进一

原因：将低位RCO输出接了高位的CLK 解决：两片CLK应接同一个，用低位RCO控制高位ENP，RCO进位输出有效时高位芯片才工作COUNT+1 2、138 138的输出端口为Y'，故在输出端要接非门

3、调时模式下

由138输出开关手动给时间计数器的CLK，显示模式下CLK则由信号源提供，故要将两者用或门连接，再接到相应的CLK和ENP控制端

4、初始状态问题

此数字钟只有在“调时/显示”开关为“显示”状态下，初始态才会为“00:00”,该问题有待改进

5、位型开关和字型开关

此数字钟有两个数码管在调整位型开关时，理想状态是只改变位型，不改变字型，只由字型开关来控制字型。但问题在于，位型开关改变数码管显示位型时，同时也会改变该位上的字型，虽然这样与理想状态不一样，但是也有好处，好处在于可以知道位型开关调整到了哪一位。

本功能有待改进为：位型开关调整到的该位数码管闪烁，但是字型不改变。

七、设计数字钟心得体会

这是第一次使用EWB设计一个具有功能性的较大的数字电路。从最开始的时间计时模块到最后整点报时模块，脑子里一点一点的想法都慢慢实现出来，把所需要的功能要求转换成数字电路，再从电路中调时实现出功能，这个过程很纠结，有时候感觉脑子已经逻辑混乱不能运转了，但是一步一步的思考、排故、调整、完善的过程，最终调试成功，还是让人很开心的一件事。其中很多小问题的发现和解决已经不能完全记清了，因为太多了，便只记下了上面的五个问题。

这个数字钟功能还不是很完善，有待改进，我会继续去完善他。

第三篇：数字钟实验报告

数字钟实验报告

班级： 电气信息i类112班

实验时间：

实验地点：

指导老师：

目录

一、实验目的-----------------3

二、实验任务及要求--------3

三、实验设计内容-----------3(一)、设计原理及思路3

（二）、数字钟电路的设计--------------------------4(1)电路组成---------4(2)方案分析---------10(3)元器件清单------11

四、电路制版与焊接---------11

五、电路调试------------------12

六、实验总结及心得体会---13

七、组员分工安排------------19

一、实验目的：

1．学习了解数码管，译码器，及一些中规模器件的逻辑功能和使用方法。2．学习和掌握数字钟的设计方法及工作原理。熟悉集成电路的引脚安排，掌 握各芯片的逻辑功能及使用方法了解面包板结构及其接线方法。3．了解pcb板的制作流程及提高自己的动手能力。4．学习使用protel软件进行电子电路的原理图设计、印制电路板设计。5．初步学习手工焊接的方法以及电路的调试等。使学生在学完了《数字电路》

课程的基本理论，基本知识后，能够综合运用所学理论知识、拓宽知识面，系统

地进行电子电路的工程实践训练，学会检查电路的故障与排除故障的一般方法

锻炼动手能力，培养工程师的基本技能，提高分析问题和解决问题的能力。

二、实验任务及要求

1．设计一个二十四小时制的数字钟，时、分、秒分别由二十四进制、六十进制、六十进制计数器来完成计时功能。2．能够准确校时，可以分别对时、分进行单独校时，使其到达标准时间。3．能够准确计时，以数字形式显示时、分，发光二极管显示秒。4.根据经济原则选择元器件及参数； 5..小组进行电路焊接、调试、测试电路性能，撰写整理设计说明书。

三、实验设计内容

1、设计原理及思路 3．1数字钟的构成

数字钟一般由振荡器、分频器、计数器、译码器、显示器、较时电路、报时

电路等部分组成，这些都是数字电路中应用最广的基本电路 3．2原理分析

数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。

图1 基本框图

从上图可知，数字钟由以上各部分电路组成。

振荡器产生的1hz的脉冲作为数字钟的标准秒脉冲。秒计数器计满60后向分计数器个位进位，分计数器计满60后向小时计数器个位进位并且小时计数器按照二十四进制计数。计数器的输出经译码器送显示器。校时电路可分别对时、分进行单独校时，以达到标准时间。

由框图可知电路主要由振荡电路、计数电路、显示电路以及校时电路四大部分组成。下面将对各部分电路进行设计:

2、数字钟电路的设计

数字钟电路主要由振荡电路、计数电路、显示电路以及校时电路四大部分组成。下面将对各部分电路进行设计。

以下是本实验所设计的方案：

1、电路组成：

（1）振荡电路

振荡电路振荡电路由555定时器和电阻，电容串并联构成。图示电路即可产生1hz的标准秒脉冲，用于电路的计时的脉冲 电路原理图如图11所示：

图11 555定时器的脉冲电路

在采用此方案之前，是用555定时器产生1khz的脉冲信号，然后再用三个160计数器依次分频得到1hz的计数脉冲，虽然用555加接电容和电阻会因没有十分合适的电阻阻值而不是十分的精确，但我们在实验室里接成电路后发现没有很大的区别。这样子不仅少了些元器件更加的经济，而且电路更简单，在后面画pcb图时会省去很大的的麻烦，后来在实验的过程中也确实证明了这一点。

（2）计数电路

计数电路分别有二十四进制和六十进制的计数器电路组成，对标准脉冲进行计数，用74ls160实现计数，时分电路图如图

3、图4所示：篇二：数字钟实验报告

数字钟设计实验报告

实习内容：□ 实习形式：□学生姓名：学 号：专业班级：实习单位： 实习时间：

认识实习（社会调查）

□ 教学实习（□生产□临床□劳动）□ 毕业实习

集中 □ 分散

彭云 6100209071 信息工程学院电气信息i类092班 南昌大学 2010.11—2011.1 201１年1月 日

目录

一、实验目的............................................................................................3

二、实验任务及要求................................................................................3

三、主要工具及附加材料：....................................................................4

四、设计原理............................................................................................5

五、电路工作原理：................................................................................5

六、实验总结..........................................................................................10

七、实验感悟..........................................................................................11 数字钟设计

一、实验目的

1．了解数字钟的组成及工作原理； 2． 熟练掌握组合逻辑电路以及时序电路的使用，掌握各芯片的逻辑功能及使用方法，熟用常用电子元气件的类型和特性，并掌握合理选用原则； 3.熟悉掌握555定时器和计数器，并利用其设计构成多谐振荡和分频电路 4.熟悉protel软件的操作，学会用protel软件制作电路图，和pcb板。

二、实验任务及要求

1．任务：要求利用单层板设计一个二十四小时制的数字钟，自行制板，能够显示时、分、秒；具有校时功能，并且能分别对时、分进行校时使其达到标准；

2．要求： 画出电路原理图； 自行选择元器件达到最优化； pcb文件生成与打印输出；

自行装配和调试,并能发现问题和解决问题。主要实验元件及参数：

三、主要工具及附加材料：

电烙铁、烙铁架、焊锡丝、松香、导线、绝缘胶布、透明胶带、镊子、钳子、数字万用表、吸锡器、剥线钳、一字起子一套等等。

四、设计原理

利用161或160芯片的计数功能，配合逻辑门电路可以实现数字

钟的时分秒的计数时为二十四进制，分、秒都为六十进制，可以利用cp信号手动给时、分、秒校准。

五、电路工作原理：

数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位led显示器显示出来。校时电路是来对“时、分、秒”显示数字进行校对调整。

电路图如下所示：篇三：数字钟的设计实验报告

数字钟的设计实验报告

一、实验目的

1)学习掌握数字钟的设计方法 2)学习较复杂的数字系统设计方法 3)了解数字钟的组成及工作原理

二、设计指标 1)2)3)4)时间以 24 小时为一个周期 显示时、分、秒 有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间 计时过程具有报时功能，当时间到达整点前 5 秒进行蜂鸣报时

三、实验原理

时标信号的频率由振荡器产生，由于及时最小单位是0.1s，所以时

标信号经分频器后输出频率为10hz的秒脉冲clk。在无校准信号作用时，整个电路处于正常的计数状态。时，分，秒计 数器采用同步计数方式，其时钟脉冲端均接由分频器输出地时钟信号clk。en 为计数使能端，高电平有效。秒计数的端en始终为高电平，所以每来一个秒

脉冲clk，秒计数器计一个数，当秒计数器到六十时，其进位输出端co输出

高电平产生进位，使分计数器的使能端en有效，每来一个分脉冲clk，分计

数器计一个数，这就意味着满60s进1min;当秒计数器和分计数器到60，其

相应的秒计数器的进位co和分计数器的进位co同时输出高电平使小时计数

器的使能端en有效时，每来一个计数脉冲，小时计数器计一个数。

四、实验内容

数字钟是数字电路中的一个典型应用，本设计实现数字钟的一些基本功 能。能进行正常的时、分、秒计时功能，当计时达到59分52秒时开始报时，在59分52秒，59分54秒，59分56秒，59分58秒时鸣叫，鸣叫声频为 500hz，在到达59分60秒时为最后一声整点报时，频率为1khz。其外部接

口如图1所示，总体设计框图如图2所示，包含control、sec、main、hour、sst五大模块。其中sec和main模块均为六十进制计数器，计时输出分别为

数字钟外部接口

数字钟总体设计框图

（1）端口说明

s[5..0]信号对应6个控制键，分别对应秒个位，秒十位，分个位，分十位，小时

个位，小时十位。

rst信号为复位信号，在系统初始化时使用，clk为系统时钟,clr信号为清零信号。sound信号连续扬声器，产生鸣叫。sec1[3..0]表示秒十位 sec0[3..0]表示秒个位 min1[3..0]表示分十位 min0[3..0]表示分个位 hour1[3..0]表示小时十位 hour0[3..0]表示小时个位。

（2）control控制模块：实现修改时间功能，其子模块con1功能为采集修改数值。

各个模块的原理及代码(1)control控制模块

原理框图：

 

（2）con1模块：实现对按键数的统计，按键一次，计数器加1，如果大于9时，自动回零。

原理图如图所示： con1模块的vhdl源代码如下： lebrary ieee;(3)sst模块:为整点报时提供控制信号，当58min,秒为52,54,56,58时，q500输出“1”；秒为00时，qlk输出为“1”。这两个信号经过逻辑门实现报时功能。

原理图如图所示： library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;篇四：数字电子时钟实验报告

华大计科学院

数字逻辑课程设计说明书

题目： 多功能数字钟 专业： 计算机科学与技术 班级： 网络工程1班 姓名： 刘群

学号： 1125111023 完成日期： 2013-9

一、设计题目与要求 设计题目：多功能数字钟

设计要求：

1.准确计时，以数字形式显示时、分、秒的时间。2.小时的计时可以为“12翻1”或“23翻0”的形式。3.可以进行时、分、秒时间的校正。

二、设计原理及其框图 1.数字钟的构成数字钟实际上是一个对标准频率??1hz）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路。图 1 所示为数字钟的一般构成框图。

图1 数字电子时钟方案框图

⑴多谐振荡器电路

多谐振荡器电路给数字钟提供一个频率1hz 的信号，可保证数字钟的走时准确及稳定。⑵时间计数器电路

时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成。其中秒个位和秒十位计数器、分个位和分十位计数器为60 进制计数器。而根据设计要求，时个位和时十位计数器为24 进制计数器。

⑶译码驱动电路

译码驱动电路将计数器输出的8421bcd 码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。⑷数码管

数码管通常有发光二极管（led）数码管和液晶（lcd）数码管。本设计提供的为led数码管。

2.数字钟的工作原理

⑴多谐振荡器电路 555 定时器与电阻r1、r2，电容c1、c2 构成一个多谐振荡器，利用电容的充放电来调节输出v0，产生矩形脉冲波作为时钟信号，因为是数字钟，所以应选择的电阻电容值使频率为1hz。

⑵时间计数单元

六片74ls90 芯片构成计数电路，按时间进制从右到左构成从低位向高位的进位电路，并通过译码显示。在六位led 七段显示起上显示

对应的数值。

⑶校时电源电路

当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能。因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图8所示即为带有基本rs 触发器的校时电路。

三、元器件

1.实验中所需的器材

单刀双掷开关4 个.5v 电源.共阴七段数码管 6 个.74ls90d 集成块 6 块.74hc00d 6个 lm555cm 1个

电阻 6个

10uf 电容 2个

2.芯片内部结构及引脚图

图2 lm555ｃｍ集成块

图3 74ls90d集成块

五、各功能块电路图 1秒脉冲发生器主要由555 定时器和一些电阻电容构成，原理是利篇五：数字钟实验报告

淮阴师范学院物理与电子电气工程学院

实训报告

学生姓名 班 级 专 业 题 目

指导教师

学 号 08级06班 电子信息工程 数字钟的设计与制作

（姓名）（职称）2010 年 11 月

一、设计指标

1.显示时、分、秒。2.以24小时制为一周期。3.具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。校时时钟源可

以手动输入或借用电路中的时钟。4.为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号

二、设计方框图

数字钟的构成数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1hz时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。

三、元器件介绍

1.74ls00 与非(图2)图2 2.74ls00 与门（图3）

图3 74ls00管脚图 3.74ls390（图4），十进制加数器 图4 74ls390管脚图

图5 74ls51管脚图 4.74ls51（图5）5.cd4060（图6）6.74ls74(图7)7.74ls47(图8)，译码器

图6 cd4060管脚图 图7 74ls74管脚图

图8 74ls47管脚图

三、设计原理

1、各功能模块电路的设计（用multisim仿真）（1）晶体振荡器电路

晶体振荡器电路给数字钟提供一个频率稳定准确的32768ｈz的方波信号，可保

证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。如图（b）所示，由ｃｍｏｓ非门ｕ１与晶体、电容和电阻构成晶体振荡器 电路，ｕ２实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻ｒ１为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容ｃ１、ｃ２与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个１８０度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。

图（b）cmos 晶体振荡器 4060构成脉冲发生及分频电路仿真图(2)时间记数电路

一般采用10进制计数器如74hc290、74hc390等来实现时间计数单元的计数功能。本次设计中选择74hc390。由其内部逻辑框图可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端（高电平有效）。秒个位计数单元为１０进制计数器，无需进

制转换，只需将ｑａ与ｃｐｂ（下降沿有效）相连即可。ｃｐａ（下降沿有效）与１ｈz秒输入信号相连，ｑd可作为向上的进位信号与十位计数单元的ｃｐａ相连。秒十位计数单元为６进制计数器，需要进制转换。将１０进制计数器转换为６进制计数器的电路连接方法如图 ２.４所示，其中ｑc可作为向上的进位信号与分个位的计数单元的ｃｐａ相连。

第四篇：数字钟

电子技术课程设计

__24_小时__数字钟

学院：电子信息工程学院

任课老师：张学成

课程设计：数字钟

学号：25号

班级：095

姓名：黄伟

目 录

一、课程设计的设计任务和基本要求„„„„„„1

二、总体框图 „„„„„„„„„„„„„„„1

三、选用器件及部分器件使用说明 „„„„„„6

四、功能模块 „„„„„„„„„„„„„„„14

五、总体设计电路图„„„„„„„„„„„„„17

六、课程设计的心得体会„„„„„„„„„„„19

七、参考文献„„„„„„„„„„„„„„„„20

数字钟

数字钟是用数字集成电路构成的、用数码显示的一种现代计时器，与传统机械表相比，它具有走时准确、显示直观、无机械传动装置等特点。因而广泛应用于车站、码头、机场、商店等公共场所。在控制系统中，也常用来作定时控制的时钟源。

一、课程设计的设计任务与基本要求

用中小规模集成电路设计并制作一台能显示时、分、秒的数字钟。（1）由信号发生器器产生时钟信号。（2）小时计数器用24进制计数器。

（3）可以用手动校正时间，能分别进行时、分的校正。（4）采用LED显示时、分、秒。（5）要求电路主要采用中规模集成电路。(6)要求电源电压+5伏— +10伏。

二、总体框图

(一)各个模块及功能

数字式计时器一般都由振荡器、分频器、计数器、译码器、显示器等几部分组成。其中振荡器和分频器组成标准秒信号发生器，由不同进制的计数器、译码器组成计时系统。秒信号送入计数器进行计数，把累计的结果以“时”、“分”、“秒”的数字显示出来。“时”显示由二十四进制计数器、译码器、显示器构成，“分”、“秒”显示分别由六十进制计数器、译码器、显示器构成。其原理图如图6.1.1所示。

1.振荡器 振荡器是数字钟的核心。振荡器的稳定度及频率的准确度决定了数字钟计时的准确程度，通常选用晶振构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高，如果精度要求不高也可以采用集成逻辑门与RC组成的时钟源振荡器或由集成定时器555与RC组成的多谐振荡器。这里选用多谐振荡器，设振荡频率f=1kKz。

图6.1.1 数字钟原理框图

2．分频器 分频器的功能是产生标准脉冲信号，因为74LS90是二—五—十进制计数器，所以选用1片就可以完成上述功能，即3片级连则可获得所需要的频率信号：第1片的Q0端输出频率为1Hz标准秒脉冲信号。如果振荡频率为100kHz时，就需要5片74LS90进行级联。

3．时间计数器 由总系统框图可知，数字时钟需要两个六十进制计数器分别用作“分”和“秒”的计数，还需要一个二十四进制计数器作“小时”的计数。计数器可以采用前面的中规模集成计数器74LS160。

4．校时电路 在计数开始或计时出现误差时，必须和标准时间校准，这一功能同校时电路完成。校时的方法是给被校的计时电路引入一个超出常规计时许多倍的快速脉冲信号，从而使计时电路快速到达到标准时间。将“秒”信号分别引到“分”和“时”的脉冲输入端以便快速校准“分”

5.译码器、驱动及显示电路 从数字钟计数器输出的信号为8421BCD代码，需要经译码变成七段字形代码，用七段数码管显示出来。七段数码管分共阴，共阳两种，这里选用共阴数码管BS201，相应的译码器采用CT74248。由于采用静态方式显示，每个数码管必须有一个相应的译码器将8421BCD代码译成七段字形代码。

(二)方案设计及选择

方案一：由集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。如图（1）所示。

图（1）

方案二：振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度,通常选用石英晶体构成的振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此,一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。

图（2）

如图(2)所示为电子手表集成电路中的晶体振荡器电路,常取晶振频率为32768Hz,因其内部有15级2分频集成电路,所以输出端正好可得到1Hz的标准脉冲。

信号发生器是数字钟的核心。它的稳定度及频率的精确度决定了数字钟计时的准确程度，在本实验中我选用555振荡器产生脉冲经过整形、分步获得1Hz的脉冲。一般来说，振荡器的频率越高，计时精度就越高。

三、选用器件及部分器件的使用说明

74LS90 1片，74LS160 6片，74LS00 19片，74LS08 2片。74LS04 4片

74LS90逻辑框图

74LS90逻辑符号

74LS90逻辑功能:74LS90是异步二-五-十进制加法计数器，它即可以做二进制加法计数器，有可以做五进制和十进制加法计数器。

通过不同的连接方式，可以实现四种不同的逻辑功能；还可以借助R0(1)、R0(2)对计数器清零，借助S9(1)、S9(2)将计数器置9，其功能如下；

(1)计数脉冲从CP1输入，QA作为输出端，为二进制计数器。

(2)计数脉冲从CP2输入，QD、QC、QB输出端，为异步五进制加法计数器。(3)若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端。则构成异步8421码十进制加法计数器。(4)若将CP1和QD相连，计数脉冲由CP2输入，QD、QC、QB、QA作为输出端，则构成异步5421码十进制加法计数器。

(5)清零、置9功能

a)异步清零

当R0(1)、R0(2)均为“1”；S9(1)、S9(2)中有“0”时，实现异步清零功能，即QDQCQBQA＝0000。b)置9功能

当S9(1)、S9(2)均为“1”；R0(1)、R0(2)中有“0”时，实现置9功能，即QDQCQBQA＝1001

74LS90逻辑功能表

74LS90内部原理图

74LS02逻辑框图(异或逻辑框图)

74LS02逻辑符号

74LS02内部原理图

74LS02逻辑功能表

异或逻辑功能如下:当A、B不同时,输出Y为1；而A、B相同时，输出Y为0。2输入端四或非门

74LS00逻辑框图(与非逻辑框图)

74LS00逻辑符号

74LS00内部原理图

74LS00逻辑功能表(与非逻辑功能表)

与非门逻辑功能:将A、B先进行与运算,然后将结果求反,最后得到的A、B的与非运算结果.因此,可以把与非运算看作是与运算和非运算的组合.2输入端四与非门

74LS08逻辑框图(与门逻辑框图)

74LS08逻辑符号

74LS08内部原理图

74LS08逻辑功能表(与门逻辑功能表)

与门逻辑功能：只有决定事物结果的全部条件同时具备时，结果才发生。2输入端四与门

74LS04逻辑框图(非门逻辑框图)

74LS04逻辑符号

74LS04内部原理图

74LS04逻辑功能表(非门逻辑功能表)

非门逻辑功能：只要条件具备了，结果便不会发生；而条件不具备时，结果一定发生。

四、功能模块

1．每个模功能块要分别打印出电路图，并详细说明每一模块的逻辑功能，每一器件的逻辑功能，器件之间的连接关系

（一）振荡器 振荡器是数字钟的核心。振荡器的稳定度及频率的准确度决定了数字钟计时的准确程度，通常选用晶振构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高，如果精度要求不高也可以采用集成逻辑门与RC组成的时钟源振荡器或由集成定时器555与RC组成的多谐振荡器。这里选用石英晶体振荡器，设振荡频率f=1kKz。电路图如下

（二）分频器 分频器的功能是产生标准脉冲信号，因为74LS90是二—五—十进制计数器，第1片的Q3端输出为1Hz。如果振荡频率为100kHz时，就需要5片74LS90进行级联。电路图如下图所示

（三）时间计数器 由总系统框图可知，数字时钟需要两个六十进制计数器分别用作“分”和“秒”的计数，还需要一个二十四进制计数器作“小时”的计数。计数器可以采用前面的中规模集成计数器74LS160。电路图如下所示

（四）校时电路 在计数开始或计时出现误差时，必须和标准时间校准，这一功能同校时电路完成。校时的方法是给被校的计时电路引入一个超出常规计时许2倍的快速脉冲信号，从而使计时电路快速到达到标准时间。将震荡信号分别引到“分”和“时”的脉冲输入端以便快速校准“分”。电路图如下所示

三． 总体设计电路图

1.数字式计时器一般都由振荡器、分频器、计数器、译码器、显示器等几部分组成。其中振荡器和分频器组成标准秒信号发生器，由不同进制的计数器、译码器组成计时系统。秒信号送入计数器进行计数，把累计的结果以“时”、“分”、“秒”的数字显示出来。“时”显示由二十四进制计数器、译码器、显示器构成，“分”、“秒”显示分别由六十进制计数器、译码器、显示器构成。

555振荡器发生脉冲信号,经过分频器最后输出1Hz信号，把分频器的Q3接到计数器的INA处,使分频器与计数器相连。然后计数器与显示器相连，秒、分、时分别对应着。另外还有校正部分，图见校时电路的电路图。左边的开关是时校正，中间的开关是分校正，可以手动校正。

实验结果:实验箱上的数字钟正常运行,已经成功达到了设计的要求和目的。第一次连线没有显示出结果，原因是接线处有一处导线接触不良，经过检查，成功的排除了故障。当再一次打开数字实验箱开关后，还是跟第一次一样，只显示50秒，然后秒的数字就再运行。经过又一次检查，发现是秒显示器的74LS90器件接触不良，用手按住后，数字钟正常运行，秒到六十向分进一，分到六十向时进一，时到二十四时，自动回到零。自此，实验全部完成。

六．课程设计的心得体会

课程设计是培养学生综合运用所学知识,发现,提出,分析和解决实际问题,锻炼实践能力的重要环节,是对学生实际工作能力的具体训练和考察过程。随着科学技术发展的日新月异，电子技术在生活中可以说是无处不在。因此做为二十一世纪的大学生来说掌握电子技术是非常之重要。回顾此次课程设计，至今我仍感慨颇多，的确，从选题到定稿，从理论到实践，在整整两周的日子里，可以说是苦多于甜，但是可以学到很多很多东西，同时不仅可以巩固了以前所学过的知识，而且学到了很多在书本上无法学到的知识。通过这次课程设计使我懂得了理论与实际相结合的重要性，只有理论知识是远远不够的。只有理论与实际相结合才能提高自己的实际动手能力和独立思考的能力。在设计中遇到的问题有很多，这毕竟是第一次，难免会遇到各种各样的问题。在这次设计中我发现我所学的知识这远远不够，在今后的学习中我要更加努力奋斗！

这次课程设计终于顺利完成了，在设计中遇到了很多问题，最后在百度的帮助下都一一解决。在此我十分感谢百度对我的帮助和支持。

第五篇：数字钟

数字钟电子技术课程设计报告

数字电子技术课程设计报告 题 目: 数字钟的设计与制作

学 年 学 期:

专 业 班 级: 学 号:

姓 名:

指导教师及职称:讲师 时 间: 地点： 设计目的

熟悉集成电路的引脚安排.掌握各芯片的逻辑功能及使用方法.了解面包板结构及其接线方法.了解数字钟的组成及工作原理.熟悉数字钟的设计与制作.设计要求 1.设计指标

时间以12小时为一个周期;显示时,分,秒;有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号.2.设计要求

画出电路原理图(或仿真电路图);元器件及参数选择;电路仿真与调试;.3.制作要求 自行装配和调试,并能发现问题和解决问题.4.编写设计报告 写出设计与制作的全过程,附上有关资料和图纸,有心得体会.设计原件

设计原理

数字电子钟由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路等组成。秒信号产生器是由石英晶体振荡器分频后得到的。秒计数器到60后，对分计数器送入一个脉冲，进行分计数，分计数器到60后，对时计数器送入一个脉冲，进行时计数，时计数器是12进制计数器，实现对一天12小时计数。数字电子钟的显示由计数器、译码器经数码管实现。首先构成一个CB555定时器产生震荡周期为一秒的标准秒脉冲，由74LS161采用同步预置数法分别组成六十进制的秒记数器、六十进制分记数器、十2进制时记数器，使用74LS48为驱动器。（1）秒信号发生器

秒信号由555定时器组成的多谐振荡电路来产生，振荡频率可通过调解R或C的值来改变。当R=47K,C=10uF。由公式得当Rw=47K时输出端输出震荡频率为1Hz。周期是1秒，即可作为秒的脉冲输入标准秒脉冲。555定时器组成的多谐振荡电路如下：

图2 555定时器组成的多谐振荡电路

（2）计数电路

60进制计数器有2片74LS161和74LS00连接而成。可以用于置数法和清零法的反馈。

利用74LS161和74LS00即可以组成60进制计数器作为分和秒计数器，（3）译码显示电路

译码显示器电路由译码器74LS48和数码管组成 三． 制作调试

在制作电路过程中，连接两点的电线布线要整齐，这样容易查找错误。】.在第一次调试秒部分时，我们发现数码管没显示，经过检查发现是芯片的电源没有接。芯片接上电源和接地后，数码管正常工作。开始没有注意到555芯片与其他芯片引脚的不同，使得一直没有脉冲出现。四．总结

通过这次对数字钟的设计与制作，我了解了设计电路的程序，也了解了关于数字钟的原理与设计理念。在设计过程中,我更进一步地熟悉了数电课上学过各种芯片的结构、工作原理和其具体的使用方法。在连接六十进制的进位及二十四进制中,我对74LS161置数法和清零法有了更深的了解。在连接二十四进制、六十进制的进位要求熟悉逻辑电路及其芯片各引脚的功能，这样在电路出错时便能准确地找出错误所在并及时纠正。在调试电路的过程中出错的主要原因都是接线和芯片的接触不良以及接线的错误，所以接线的时候一定要细心,不要接错。

在设计电路中,往往是先仿真后连接实物图,但有时候仿真和电路连接并不是完全一致的

此次的数字钟设计重在于仿真和接线,虽然能把电路图接出来,并能正常显示,但对于电路本身的原理并不是十分熟悉.总的来说,通过这次的设计实验更进一步地增强了实验的动手能力.