12-13-2《数字电子技术》课程设计任务书

第一篇：12-13-2《数字电子技术》课程设计任务书

12-13-2学期《数字电子技术》课程设计任务书

（电子、电科、通信11级适用）

一、《数字电子技术》课程设计的性质、任务和目的

《数字电子技术基础》课程设计是继《数字电子技术基础》理论课之后电子信息类专业开出的重要实践教学环节。它的任务是使学生能独立设计出比较复杂的实用数字电子线路。并通过数字电子线路的设计、安装和调试，初步掌握数字电子线路单元电路的分析与设计方法。巩固所学理论，提高动手能力、创新能力和综合设计能力。为今后工作奠定坚实的基础。

二、设计基本要求

1、提出设计方案；要根据指导教师布置的课题，学会找参考书籍、查阅手册、图表和文献资料等。通过独立思考，深入钻研有关问题，学会自己分析解决问题的方法。

2、通过实际电路方案的分析比较、设计计算、元件选取、安装调试等环节，初步掌握简单实用电路的分析方法和工程设计方法。

3、学习电子设计自动化EDA（Electronic Design Automation）工具multisim并设计电路图，功能仿真。

4、列出需要的器件清单及其参数，掌握电子线路的焊接技术，了解印制版的制作技术。并进行线路调试。

5、掌握常用仪器设备的正确使用方法，学会简单电路的实验调试和整机指标测试方法，提高动手能力，能在教师指导下，完成课程任务。按任务要求，设计电路，计算参数，选择元器件。根据所设计的电路和所选择的元器件制板，焊接安装电路，并按照调试步骤进行调试。逐步排除故障最终达到设计要求。

6、撰写设计报告，写出设计与制作的全过程，附上有关资料和图纸及心得体会了解与课题有关的电子线路以及元器件工程技术规范。

7、培养严肃认真的工作作风和科学态度。通过课程设计实践，逐步建立正确的生产观念、工程观念和全局观点。

三、《数字电子技术》课程设计内容

从以下课题中任选一题进行EDA仿真设计：

（一）、数字式竞赛抢答器

1、任务要求：设计一个4人抢答逻辑电路。可配以声、光报警信号。要求有原理电路、EDA仿真和实际电路。

2、具体要求：

（1）每个参赛者控制一个按钮，用按动按钮发出抢答信号。（2）竞赛主持人另有一个按钮，用于将电路复位。

（3）竞赛开始后，先按动按钮者将对应的一个发光二极管点亮，此后其他3人再按动按钮对电路不起作用。

3、参考电路：教材作业题5.28

（二）彩灯循环控制电路的设计

1、任务要求： 利用计数器、555定时器等设计LED彩灯控制电路。要求有原理电路、EDA仿真和实际电路。

2、具体要求：所设计彩灯要能够自动循环点亮。彩灯循环显示且频率快慢可调。该控制电路具有8路以上输出。同学也可自行增加其他功能。（如可设计并制作一逐音彩灯控制器，使彩灯的闪烁可随着音乐节奏变化，从而产生灯光追逐音乐、活跃气氛的效果）。

3、参考器件：该电路可由555定时器、同步4位二进制计数器74HCl63和4线-16线译码器／分配器74HCl54等组成。也可由学生自行选择器件。

附1:对递交“数电课程设计报告”等相关材料的要求

（1）请各班班长在12-13-2学期10周的星期日前将分组名单交给指导老师。（每组不要超过4人，尽可能按学号次序分组）

（2）各位同学应于12-13-2学期16周的星期日前将“数电课程设计报告”的1至6与相关仿真电路图（Multisim 10 File文件）发到jingxi-pan@163.com信箱。主题写：完整学号_姓名_数电课程设计。附件标题由以下三部分组成。三部分间用下划线分开： 完整学号_姓名_设计题号

（3）实验完成后一周内递交完整的“数电课程设计报告”。发到pan_jingxi @163.com信箱。报告用附件形式，标题为：完整学号_姓名。主题写：数电课程设计

附2：数字电子技术课程设计思考题

1、在数字电路设计中，对单元电路性能进行了哪些分析，遇到了哪些问题？怎样解决的？

2、在数字电路总体设计与调试中，有没有出现逻辑错误的情况？试分析可能出现的逻辑错误并研究解决方法。

3、对所设计的数字电路，可增加哪些有用的功能，怎样实现。简述思路

4、对所设计的数字电路功能，考虑能否用你所了解的其他方法实现，简述思路。

5、对所用芯片性能参数加以分析，考虑对哪些参数可降低要求以减少成本。

指导教师：潘敬熙 2012年12月

第二篇：电子技术课程设计任务书（定稿）

《电子技术》课程设计任务书

一、设计目的本课程设计是在前导验证性认知实验基础上，进行的更高层次的命题设计实验，要求学生在教师指导下独立查阅资料、设计、安装和调试特定功能的电子电路。培养学生利用模拟、数字电路知识，解决电子线路中常见的实际问题的能力，使学生积累实际电子制作经验，目的在于巩固基础、注重实际、培养技能、追求创新、走向实用。

二、设计的题目和内容

锯齿波发生器

技术指标与要求：

频率2000Hz；上升边占总周期的3/4，下降边占总周期的1/4；幅值为±6V

三、考核方式与评分方法

1.成绩从三方面来进行考核：第一，资料的查询情况以及方案的选择。第二，现场调试情况以及解决问题的能力。第三，实验结果的总结分析报告。

2.根据学生实习期间的出勤、纪律、态度等情况，结合实习结果进行综合评定。

3.设计成绩按：优、良、中、及格、不及格五级记分。

4.违反实习纪律，不服从教师安排，没完成实习任务不予成绩评定。

四、具体安排

实习时间：第19教学周进度安排：上午8：00至11：35下午14：00至17：35

第1天——第2天：学生自学与指定设计题目有关的参考资料。第3天——第5天：拟定设计步骤，进行分析计算。

第6天——第7天：在实验室连接电路，完成调试。根据调试结果，完善实验报告。

第三篇：电子技术课程设计任务书

电子线路课程设计（自动化、电气及自动化）任务书

一、设计题目

本课程设计安排两个设计题目，同学们可根据题目特点和自己的具体情况，任意选定其中一题。

A、数字电子钟

B、数字频率计

二、设计任务

A、数字电子钟

设计一个有“时”、“分”、“秒”显示，且有校时功能的数字电子钟。

B、数字频率计

设计测量频率范围1HZ~9999HZ，以及可将频率范围扩大10倍、扩大100倍的数字频率计。

三、设计内容

A、数字电子钟

1、振荡器电路设计；

2、分频器电路设计；

3、时、分、秒计数器的设计；

4、时、分、秒译码显示电路的设计；

5、60进制电路，24进制电路（或12翻1电路）设计；

6、校时电路设计；

7、定时控制电路的设计；

8、仿电台整点报时电路的设计。

B、数字频率计

1、振荡器电路设计；

2、分频器电路设计；

3、计数、锁存、译码显示电路的设计；

4、计数锁存控制电路的设计；

5、门控、闸门电路的设计；

6、波形整形电路的设计。

四、设计要求

1、画出系统电路的框图，画出系统的逻辑电路图；

2、完成设计内容的各电路组装和调试；

3、按照学校统一格式和要求撰写课程设计报告。

五、设计进度安排

课程设计总时间为两周。第一周设计电路、组装电路。第二周电路调试。课程设计报告的撰写主要在课外时间穿插进行，在设计结束时交指导老师。

六、考核方式

平时成绩（含设计表现、到课率等）占总成绩的30%。

业务考核成绩（含设计任务的完成质量和课程设计报告）占总成绩的70%。

七、参考资料

［1］梁宗善·电子技术基础课程设计·华中科技大学出版社，2009 ［2］朱定华·电子电路测试与实验·清华大学出版社，2004

［3］朱定华·模拟电子技术基础·清华大学出版社 北京交通大学出版社，2005 ［4］朱定华·现代数字电路与逻辑设计·清华大学出版社北京交通大学出版社，2007

［5］华成英，童诗白·模拟电子技术基础（第四版）·高等教育出版社，2006 ［6］阎石·数字电子技术基础（第五版）·高等教育出版社，2006

［7］康华光·电子技术基础（第五版）模拟部分·高等教育出版社，2006 ［8］康华光·电子技术基础（第五版）数字部分·高等教育出版社，2006 ［9］陈大钦，罗杰·电子技术基础实验（第三版）·高等教育出版社，2008 ［10］罗杰，谢自美·电子线路设计·实验·测试（第四版）·电子工业出版社，2008

［11］毕满清·电子技术实验与课程设计（第三版）·机械工业出版社，2005

第四篇：数字电子技术课程设计（模版）

数字电子技术课程设计

一、设计题目

1、多功能数字钟的设计

设计要求：设计一个多功能数字钟，要求能准确计时，并以数字形式显示时、分、秒的时间，能校正时间。

2、数字频率计的设计

设计要求：设计一个数字频率计，要求可以测量方波、正弦波、三角波的频率，并以四位十进制数字表示。

3、多路数字式竞赛抢答器的设计

设计要求：设计一个可供六组参赛的数字式竞赛抢答器，每组设计一个抢答按钮，要求具有第一抢答信号的鉴别和锁存功能，具有计分及计时功能，设置犯规报警。

4、病房呼叫系统

设计要求：用1~5个开关模拟5个病房的呼叫输入信号，1号优先级最高；1~5优先级依次降低； 用一个数码管显示呼叫信号的号码；没信号呼叫时显示0；有多个信号呼叫时，显示优先级最高的呼叫号（其它呼叫号用指示灯显示）；凡有呼叫发出的呼叫声；对低优先级的呼叫进行存储，处理完高优先级的呼叫，再进行低优先级呼叫的处理。

5、篮球24S倒计时

设计要求：具有显示24S计时功能；设置外部操作开关，控制计时器的直接清零、启动和暂停连续功能计时器为24S递减计时器，其计时时间间隔为1S，计时器减计时到零时，发出报警信号。

6、16路数显报警器

设计要求：设计16路数显报警器，16路中某一路断开时（可用高低电平表示断开和接通），用十进制数显示该路编号，并发出声音信号；报警时间持续10秒钟；当多路报警时，要有优先级，并将低优先级的报警存储，处理完高优先级报警后，再处理之。

7、六十进制计数器。

设计要求：能实现六十进制计数，采用数码显示数字，有暂停功能，方波产生电路可不必设计。

8、电子门铃

设计要求：设计一个电子门铃，响声为“嘀嘀”声，或者叮咚声等；响声持续20S9、故障指示电路

设计要求：

1、一台设备出故障，黄灯亮；两台设备出故障，红灯亮；三台设备出故障，黄灯和红灯都亮。

2、设备工作或故障可用开关来模拟

二、课程设计说明书与图纸要求

课程设计说明书包括内容：

1．设计任务及主要技术指标和要求；

2．选定方案的论证及整体电路的工作原理；

3．单元电路的设计计算，元器件选择，电路图；

4． 按国家有关标准画出整体电路图，列出元件、器件明细表；

5．对设计成果作出评价，说明本设计特点和存在的问题，提出改进意见，心得体会。

第五篇：数字电子技术基础课程设计

苏州科技大学 电子与信息工程学院 数字电子技术基础课程设计报告

电子1412

姓名：孙玮

苏州科技大学 电子与信息工程学院

数字电子技术基础课程设计报告

专业班级：电子1412 学号：14200106214

姓名：孙玮

指导教师：潘欣裕

2016年

07月

03日

苏州科技大学 电子与信息工程学院 数字电子技术基础课程设计报告

电子1412

姓名：孙玮

一、基础部分（共55分，利用下列芯片，构建出具有验证其逻辑或时序功能的系统，实现仿真电路，并附详细参数计算及说明）1.1、基于74138、74148编码、解码系统。（10分）

图1

图2 苏州科技大学 电子与信息工程学院 数字电子技术基础课程设计报告

电子1412

姓名：孙玮

图1为编码器电路，图2为解码器电路。他们的逻辑转换表如下所示。

图3

图4 74HC148在S=0电路正常的工作状态下，允许I0~ I7当中同时有几个输入端为低电

’’平，即有编码输入信号。I7的优先级最高，I0的优先级最低。当有多个输入时，编码器只

’’’会对优先级最高的进行编码，优先级较低的不会进行编码。当出现Y2、Y1、Y0都为0时，’’’可以用Ys和Yex的不同状态来区分。只有当S为0时。编码器才会工作，不为0 时，编码

’’器不工作，输出均为1。有输入时Ys为1，Yex为0，当使用两片接成16-4编码器时，第一’’片的Ys连到第二片的S。

’’ 74HC138只有当S1=1，且S2=S3=0时才会工作。数据由S1段输入，由A2A1A0来确定输出口，所以S1成为数据输入端，A2A1A0为地址输入端，以反码输出。

将73HC148的输出作为74HC138的地址输入可以实现完整的编码解码电路。’

’

’1.2、基于74161或74160的计数电路。（10分）苏州科技大学 电子与信息工程学院 数字电子技术基础课程设计报告

电子1412

姓名：孙玮

图5 图5所示为基于74HC161的计数电路。该电路是由两片74HC161级联实现的256进制计数器。其输入端逻辑电平如下图所示。

图6

’74HC161为十六进制计数器，其从0000到1111计数。RD为0时，74HC161不论其他引

’’脚的接法直接异步置零，当CLK为上升沿时，且RD为1，LD=0是芯片工作在预置数状态，’’同步置数；CLK上升沿，RD=LD=1，芯片处于计数状态，每来一次上升沿，芯片会有一次加一。图中芯片处于计数状态，~LOAD和~CLR接1，ENP与ENT接1，芯片开始正常计数。当数据加到1111时，在RCO处产生进位。此外，通过多个级联可以实现多进制的计数器。

1.3、基于74151数据选择器的功能电路。（10分）

图7所示为基于74151数据选择器的功能电路。图8所示为74151数据选择器的逻辑转换表。74151是八选一的数据选择器，使用ABC输入地址代码，可以选择八个数据中的一个，并在Y输出，~W输出Y的取反值。例如如图中所示，当输入为D0=D1=D2=D4=D5=1，D3=D6=D7=0，A=0，B=C=1，数据选择器选择了D3，所以表现在二极管上是不导通。

苏州科技大学 电子与信息工程学院 数字电子技术基础课程设计报告

电子1412

姓名：孙玮

图7

图8 1.4、基于JK触发器的时序电路。（10分）

图9 图9所示为由四个JK触发器构成的十六进制计数电路。其输出波形如下图所示。

图10 苏州科技大学 电子与信息工程学院 数字电子技术基础课程设计报告

电子1412

姓名：孙玮

由图可见，各触发器驱动方程分别为T0=1 T1=Q0 T2=Q0Q1 T3=Q0Q1Q2。将上式代入T触发器

*’*’’*’（由JK触发器构成）的特性方程可得Q0=Q0Q1=Q0Q1+Q0Q1 Q2=Q0Q1Q2 *’’’Q3=Q0Q1Q2Q3+(Q0Q1Q2)Q3+(Q0Q1Q2)Q3。电路输出方程为C= Q0Q1Q2Q3。其电路状态转换表如下图所示。

图11

1.5、555的信号产生电路、施密特触发电路各一个。（15分）

图12 如图12所示为基于施密特触发器的整波电路。它的功能是将正弦波转化为方波信号。仿真的示波器截图如下图所示。苏州科技大学 电子与信息工程学院 数字电子技术基础课程设计报告

电子1412

姓名：孙玮

图13 如图14所示为基于555定时器的多谐振荡电路。其充电周期T1=Ln2*（R1+R2）C2，放电周期T2=Ln2*R1*C2，T=T1+T2。因此，图中电路所产生信号频率为f=1/T=476Hz。测量波形如下图所示。

图14 苏州科技大学 电子与信息工程学院 数字电子技术基础课程设计报告

电子1412

姓名：孙玮

二、提高部分（40分）

2.1、制作一个时钟电路，具有时、分、秒显示、重置、预置等功能，要求写出必要的设计过程，并画出对应的逻辑图，实现仿真。（15分）计数部分截图如图15所示；置数如图16所示；复位如图17所示。

1、秒钟设计：

秒钟是六十进制，用两片74HC160实现，第一片作为秒，十进制，第二片作为十秒，设置成六进制，并将第一片的进位信号连接到第二片的ENT与ENP；秒位满十进制进位溢出给十秒位计数信号，所以秒位计十次，十秒位计一次，从而实现六十进制。74HC160输出端接数码管读出计数。

2、分钟设计：

原理和秒钟一样，也是采用六十进制。

3、时钟设计：

时钟与之前两个不一样，设置为二十四进制，整体进行置数，当时钟达到24时直接置零，从头开始计数。

4、秒钟与分钟之间的连接：

当秒钟计到59时，会对分钟产生进位。所以用与门将秒位的二进制九和十秒位上的二进制五通过与门连接到分钟的ENT/ENP使得分钟正常计数开始，从而实现秒钟计数六十次，分钟计数一次。

5、分钟与时钟的连接：

原理与秒钟和分钟的连接类似，将秒钟和分钟上的二进制位的59通过一个与门连接到时钟的ENP/ENT，使得时钟得以正常计数，从而实现分钟计数60，时钟计数一次。

6、整体时钟的置零：

将各个位的CLR位引出来和六进制的复位连线经与门之后连接到单刀双掷开关上，CLR是低电平有效，所以当单刀双掷开关接地时，整个时钟电路时置零。

7、整体时钟电路置数：

将每一片的74HC160的输入端连接到一个开关，通过控制开关的连接控制输入1或者0。将所有芯片的Load端引至一个单刀双掷开关，低电平有效，从而实现同时置数。

以上就是设计时钟电路的简要思路。

图15 苏州科技大学 电子与信息工程学院 数字电子技术基础课程设计报告

电子1412

姓名：孙玮

图16

图17

2.2、用两片四位全加器74283和必要的逻辑门设计一个数制转换电路，实现将输入的两位十进制数转换成二进制数，十进制数的输入采用8421BCD码来表示，要求写出必要的设计过程，并画出对应的逻辑图，实现仿真。（15分）

图18 苏州科技大学 电子与信息工程学院 数字电子技术基础课程设计报告

电子1412

姓名：孙玮

如图18所示为仿真的截图。其左端输入BCD码10001001，右端LED显示的是01011001，均分别为十进制数89。设计思路：

假设有一个两位十进制数X，其对应的八位BCD码为ABCDEFGH，即ABCD*(10000)BCD +EFGH=(X)10。上式=ABCD*（1000）B+ABCD*（10）B+EFGH，所以二进制为ABCD000+ABCD0 +EFGH=ABCD000+ ABCD0+0EFG0+H。由上式可知，H可以直接输出，其为二进制的最低位。然后我们可以用第一片74283将ABCD与0EFG求和，将得到的结果设为KLMN，进位为O。于是二进制数可以表示为KLMN0+ O00000+ABCD000+H。由此可见，M与N分别为二进制的倒数第三与第二位。而其前四位可由74283将ABCD与OKL相加得到，最终输出七位二进制数。

2.3、自主设计一个具有特定功能，且包含4个以上不同类型芯片的系统，要求写出必要的设计过程，并画出对应的逻辑图，实现仿真。（10分）

本部分我自主设计了一个四位二进制乘法器，其仿真截图如下所示。图中两个输入端分别输入了1011与1101，其乘法运算结果为10001111，与仿真结果相符。

图19 苏州科技大学 电子与信息工程学院 数字电子技术基础课程设计报告

电子1412

姓名：孙玮

设计思路：

假设一个四位二进制数为ABCD，另外一个为EFGH，则其相乘的运算过程为：ABCD*EFGH=(A*E)(B*E)(C*E)(D*E)000+(A*F)(B*F)(C*F)(D*F)00+(A*G)(B*G)(C*G)(D*G)0+(A*H)(B*H)(C*H)(D*H)。因此我们可以将EFGH每一位提出来与ABCD每一位相乘，然后将其加起来求和。这里提出EFGH中每一位的过程可以通过移位寄存器实现。此外，因为74HC283只能实现4位二进制的全加过程，因此每次相加完都需要将和的最低位取出进行保存。此处保存使用移位寄存器（因为前面我们使用了移位寄存器，且其也移动四位，所以可以使用前面使用的移位寄存器来实现数据的保存）。另外，因为74HC283不是时序逻辑电路，所以需要将它输出的用于下一步求和的数据（此处的数据为求和结果的高三位与进位）存于寄存器中。等待下个上升沿到来后，将数据传输到74HC283的B输入口（B4输入进位，B3~B1输入前一次求和结果的高三位）。由此，经过四个周期之后，乘法运算就全部计算完毕。但由于在运行完四个周期后还会继续运行，导致数据无法保存，所以需要加一个计数器（这里采用74HC160）。当计数计到0100的时候，通过逻辑电路将时钟信号与计数器停止。下次运行时只需摁下复位开关将寄存器与计数器复位即可进行下次运算。