MOS管驱动电路总结doc要点

第一篇：MOS管驱动电路总结doc要点

MOS管驱动电路总结

在使用MOS管设计开关电源或者马达驱动电路的时候，大部分人都会考虑MOS的导通电阻，最大电压等，最大电流等，也有很多人仅仅考虑这些因素。这样的电路也许是可以工作的，但并不是优秀的，作为正式的产品设计也是不允许的。

下面是我对MOSFET及MOSFET驱动电路基础的一点总结，其中参考了一些资料，非全部原创。包括MOS管的介绍，特性，驱动以及应用电路。

1，MOS管种类和结构

MOSFET管是FET的一种（另一种是JFET），可以被制造成增强型或耗尽型，P沟道或N沟道共4种类型，但实际应用的只有增强型的N沟道MOS管和增强型的P沟道MOS管，所以通常提到NMOS，或者PMOS指的就是这两种。

至于为什么不使用耗尽型的MOS管，不建议刨根问底。

对于这两种增强型MOS管，比较常用的是NMOS。原因是导通电阻小，且容易制造。所以开关电源和马达驱动的应用中，一般都用NMOS。下面的介绍中，也多以NMOS为主。

MOS管的三个管脚之间有寄生电容存在，这不是我们需要的，而是由于制100//造工艺限制产生的。寄生电容的存在使得在设计或选择驱动电路的时候要麻烦一些，但没有办法避免，后边再详细介绍。

在MOS管原理图上可以看到，漏极和源极之间有一个寄生二极管。这个叫体二极管，在驱动感性负载（如马达），这个二极管很重要。顺便说一句，体二极管只在单个的MOS管中存在，在集成电路芯片内部通常是没有的。

2，MOS管导通特性

导通的意思是作为开关，相当于开关闭合。

NMOS的特性，Vgs大于一定的值就会导通，适合用于源极接地时的情况（低端驱动），只要栅极电压达到4V或10V就可以了。

PMOS的特性，Vgs小于一定的值就会导通，适合用于源极接VCC时的情况（高端驱动）。但是，虽然PMOS可以很方便地用作高端驱动，但由于导通电阻大，价格贵，替换种类少等原因，在高端驱动中，通常还是使用NMOS。

3，MOS开关管损失

不管是NMOS还是PMOS，导通后都有导通电阻存在，这样电流就会在这个电阻上消耗能量，这部分消耗的能量叫做导通损耗。选择导通电阻小的MOS管会减小导通损耗。现在的小功率MOS管导通电阻一般在几十毫欧左右，几毫欧的也有。

MOS在导通和截止的时候，一定不是在瞬间完成的。MOS两端的电压有一个下降的过程，流过的电流有一个上升的过程，在这段时间内，MOS管的损失是电压和电流的乘积，叫做开关损失。通常开关损失比导通损失大得多，而且开关频率越快，损失也越大。

导通瞬间电压和电流的乘积很大，造成的损失也就很大。缩短开关时间，可以减小每次导通时的损失；降低开关频率，可以减小单位时间内的开关次数。这两种办法都可以减小开关损失。

4，MOS管驱动

跟双极性晶体管相比，一般认为使MOS管导通不需要电流，只要GS电压高于一定的值，就可以了。这个很容易做到，但是，我们还需要速度。

在MOS管的结构中可以看到，在GS，GD之间存在寄生电容，而MOS管的驱动，实际上就是对电容的充放电。对电容的充电需要一个电流，因为对电容充电瞬间可以把电容看成短路，所以瞬间电流会比较大。选择/设计MOS管驱动时第一要注意的是可提供瞬间短路电流的大小。

第二注意的是，普遍用于高端驱动的NMOS，导通时需要是栅极电压大于源极电压。而高端驱动的MOS管导通时源极电压与漏极电压（VCC）相同，所以这时栅极电压要比VCC大4V或10V。如果在同一个系统里，要得到比VCC大的电压，就要专门的升压电路了。很多马达驱动器都集成了电荷泵，要注意的是应该选择合适的外接电容，以得到足够的短路电流去驱动MOS管。

上边说的4V或10V是常用的MOS管的导通电压，设计时当然需要有一定的余量。而且电压越高，导通速度越快，导通电阻也越小。现在也有导通电压更小的MOS管用在不同的领域里，但在12V汽车电子系统里，一般4V导通就够用了。

MOS管的驱动电路及其损失，可以参考Microchip公司的AN799 Matching MOSFET Drivers to MOSFETs。讲述得很详细，所以不打算多写了。

5，MOS管应用电路

MOS管最显著的特性是开关特性好，所以被广泛应用在需要电子开关的电路中，常见的如开关电源和马达驱动，也有照明调光。

这三种应用在各个领域都有详细的介绍，这里暂时不多写了。以后有时间再总结 问题提出：

现在的MOS驱动，有几个特别的需求，1，低压应用

当使用5V电源，这时候如果使用传统的图腾柱结构，由于三极管的be有0.7V左右的压降，导致实际最终加在gate上的电压只有4.3V。这时候，我们选用标称gate电压4.5V的MOS管就存在一定的风险。同样的问题也发生在使用3V或者其他低压电源的场合。

2，宽电压应用

输入电压并不是一个固定值，它会随着时间或者其他因素而变动。这个变动导致PWM电路提供给MOS管的驱动电压是不稳定的。为了让MOS管在高gate电压下安全，很多MOS管内置了稳压管强行限制gate电压的幅值。在这种情况下，当提供的驱动电压超过稳压管的电压，就会引起较大的静态功耗。

同时，如果简单的用电阻分压的原理降低gate电压，就会出现输入电压比较高的时候，MOS管工作良好，而输入电压降低的时候gate电压不足，引起导通不够彻底，从而增加功耗。

3，双电压应用

在一些控制电路中，逻辑部分使用典型的5V或者3.3V数字电压，而功率部分使用12V甚至更高的电压。两个电压采用共地方式连接。这就提出一个要求，需要使用一个电路，让低压侧能够有效的控制高压侧的MOS管，同时高压侧的MOS管也同样会面对1和2中提到的问题。

在这三种情况下，图腾柱结构无法满足输出要求，而很多现成的MOS驱动IC，似乎也没有包含gate电压限制的结构。

于是我设计了一个相对通用的电路来满足这三种需求。

电路图如下：

图1 用于NMOS的驱动电路

图2 用于PMOS的驱动电路

这里我只针对NMOS驱动电路做一个简单分析：

Vl和Vh分别是低端和高端的电源，两个电压可以是相同的，但是Vl不应该超过Vh。

Q1和Q2组成了一个反置的图腾柱，用来实现隔离，同时确保两只驱动管Q3和Q4不会同时导通。

R2和R3提供了PWM电压基准，通过改变这个基准，可以让电路工作在PWM信号波形比较陡直的位置。

Q3和Q4用来提供驱动电流，由于导通的时候，Q3和Q4相对Vh和GND最低都只有一个Vce的压降，这个压降通常只有0.3V左右，大大低于0.7V的Vce。

R5和R6是反馈电阻，用于对gate电压进行采样，采样后的电压通过Q5对Q1和Q2的基极产生一个强烈的负反馈，从而把gate电压限制在一个有限的数值。这个数值可以通过R5和R6来调节。最后，R1提供了对Q3和Q4的基极电流限制，R4提供了对MOS管的gate电流限制，也就是Q3和Q4的Ice的限制。必要的时候可以在R4上面并联加速电容。

这个电路提供了如下的特性：

1，用低端电压和PWM驱动高端MOS管。

2，用小幅度的PWM信号驱动高gate电压需求的MOS管。

3，gate电压的峰值限制

4，输入和输出的电流限制

5，通过使用合适的电阻，可以达到很低的功耗。

6，PWM信号反相。NMOS并不需要这个特性，可以通过前置一个反相器来解决。

一种低电压高频率采用自举电路的BiCMOS驱动电路 西安电子科技大学 CAD所 潘华兵 来新泉 贾立刚 引言 在设计便携式设备和无线产品时，提高产品性能、延长电池工作时间是设计人员需要面对的两个问题。DC-DC转换器具有效率高、输出电流大、静态电流小等优点，非常适用于为便携式设备供电。目前DC-DC转换器设计技术发展主要趋势有：（1）高频化技术：随着开关频率的提高，开关变换器的体积也随之减小，功率密度也得到大幅提升，动态响应得到改善。小功率DC-DC转换器的开关频率将上升到兆赫级。（2）低输出电压技术：随着半导体制造技术的不断发展，微处理器和便携式电子设备的工作电压越来越低，这就要求未来的DC-DC变换器能够提供低输出电压以适应微处理器和便携式电子设备的要求。

这些技术的发展对电源芯片电路的设计提出了更高的要求。首先，随着开关频率的不断提高，对于开关元件的性能提出了很高的要求，同时必须具有相应的开关元件驱动电路以保证开关元件在高达兆赫级的开关频率下正常工作。其次，对于电池供电的便携式电子设备来说，电路的工作电压低（以锂电池为例，工作电压2.5～3.6V），因此，电源芯片的工作电压较低。

MOS管具有很低的导通电阻，消耗能量较低，在目前流行的高效DC－DC芯片中多采用MOS管作为功率开关。但是由于MOS管的寄生电容大，一般情况下NMOS开关管的栅极电容高达几十皮法。这对于设计高工作频率DC－DC转换器开关管驱动电路的设计提出了更高的要求。

在低电压ULSI设计中有多种CMOS、BiCMOS采用自举升压结构的逻辑电路和作为大容性负载的驱动电路。这些电路能够在低于1V电压供电条件下正常工作，并且能够在负载电容1～2pF的条件下工作频率能够达到几十兆甚至上百兆赫兹。本文正是采用了自举升压电路，设计了一种具有大负载电容驱动能力的，适合于低电压、高开关频率升压型DC－DC转换器的驱动电路。电路基于Samsung AHP615 BiCMOS工艺设计并经过Hspice仿真验证，在供电电压1.5V，负载电容为60pF时，工作频率能够达到5MHz以上。

自举升压电路

自举升压电路的原理图如图1所示。所谓的自举升压原理就是，在输入端IN输入一个方波信号，利用电容Cboot将A点电压抬升至高于VDD的电平，这样就可以在B端输出一个与输入信号反相，且高电平高于VDD的方波信号。具体工作原理如下。

当VIN为高电平时，NMOS管N1导通，PMOS管P1截止，C点电位为低电平。同时N2导通，P2的栅极电位为低电平，则P2导通。这就使得此时A点电位约为VDD，电容Cboot两端电压UC≈VDD。由于N3导通，P4截止，所以B点的电位为低电平。这段时间称为预充电周期。

当VIN变为低电平时，NMOS管N1截止，PMOS管P1导通，C点电位为高电平，约为VDD。同时N2、N3截止，P3导通。这使得P2的栅极电位升高，P2截止。此时A点电位等于C点电位加上电容Cboot两端电压，约为2VDD。而且P4导通，因此B点输出高电平，且高于VDD。这段时间称为自举升压周期。

实际上，B点电位与负载电容和电容Cboot的大小有关，可以根据设计需要调整。具体关系将在介绍电路具体设计时详细讨论。在图2中给出了输入端IN电位与A、B两点电位关系的示意图。

驱动电路结构

图3中给出了驱动电路的电路图。驱动电路采用Totem输出结构设计，上拉驱动管为NMOS管N4、晶体管Q1和PMOS管P5。下拉驱动管为NMOS管N5。图中CL为负载电容，Cpar为B点的寄生电容。虚线框内的电路为自举升压电路。

本驱动电路的设计思想是，利用自举升压结构将上拉驱动管N4的栅极（B点）电位抬升，使得UB>VDD+VTH，则NMOS管N4工作在线性区，使得VDSN4 大大减小，最终可以实现驱动输出高电平达到VDD。而在输出低电平时，下拉驱动管本身就工作在线性区，可以保证输出低电平位GND。因此无需增加自举电路也能达到设计要求。

考虑到此驱动电路应用于升压型DC－DC转换器的开关管驱动，负载电容CL很大，一般能达到几十皮法，还需要进一步增加输出电流能力，因此增加了晶体管Q1作为上拉驱动管。这样在输入端由高电平变为低电平时，Q1导通，由N4、Q1同时提供电流，OUT端电位迅速上升，当OUT端电位上升到VDD－VBE时，Q1截止，N4继续提供电流对负载电容充电，直到OUT端电压达到VDD。

在OUT端为高电平期间，A点电位会由于电容Cboot 上的电荷泄漏等原因而下降。这会使得B点电位下降，N4的导通性下降。同时由于同样的原因，OUT端电位也会有所下降，使输出高电平不能保持在VDD。为了防止这种现象的出现，又增加了PMOS管P5作为上拉驱动管，用来补充OUT端CL的泄漏电荷，维持OUT端在整个导通周期内为高电平。

驱动电路的传输特性瞬态响应在图4中给出。其中（a）为上升沿瞬态响应，（b）为下降沿瞬态响应。从图4中可以看出，驱动电路上升沿明显分为了三个部分，分别对应三个上拉驱动管起主导作用的时期。1阶段为Q1、N4共同作用，输出电压迅速抬升，2阶段为N4起主导作，使输出电平达到VDD，3阶段为P5起主导作用，维持输出高电平为VDD。而且还可以缩短上升时间，下降时间满足工作频率在兆赫兹级以上的要求。

需要注意的问题及仿真结果

电容Cboot的大小的确定

Cboot的最小值可以按照以下方法确定。在预充电周期内，电容Cboot 上的电荷为VDDCboot。在A点的寄生电容（计为CA）上的电荷为VDDCA。因此在预充电周期内，A点的总电荷为

Q_{A1}=V_{DD}C_{boot}+V_{DD}C_{A}（1）B点电位为GND，因此在B点的寄生电容Cpar上的电荷为0。

在自举升压周期，为了使OUT端电压达到VDD，B点电位最低为VB＝VDD+Vthn。因此在B点的寄生电容Cpar上的电荷为

Q_{B}=(V_{DD}+V_{thn})Cpar（2）

忽略MOS管P4源漏两端压降，此时Cboot上的电荷为VthnCboot，A点寄生电容CA的电荷为（VDD+Vthn）CA。A点的总电荷为

QA2=V_{thn}C_{BOOT}+(V_{DD}+V_{thn})C_{A}（3）

同时根据电荷守恒又有

Q_{B}=Q_{A}-Q_{A2}（4）

综合式（1）～（4）可得

C_{boot}=frac{V_{DD}+V_{thn}}{v_{DD}-v_{thn}}Cpar+frac{v_{thn}}{v_{DD}-v_{thn}}C_{A}=frac{V_{B}}{v_{DD}-v_{thn}}Cpar+frac{V_{thn}}{v_{DD}-v_{thn}}C_{A}（5）从式（5）中可以看出，Cboot随输入电压变小而变大，并且随B点电压VB变大而变大。而B点电压直接影响N4的导通电阻，也就影响驱动电路的上升时间。因此在实际设计时，Cboot的取值要大于式（5）的计算结果，这样可以提高B点电压，降低N4导通电阻，减小驱动电路的上升时间。

P2、P4的尺寸问题

将公式（5）重新整理后得：

V_{B}=({V_{DD}-V_{thn})frac{C_{boot}}{Cpar}-V_{thn}frac{C_{A}}{Cpar}（6）

从式（6）中可以看出在自举升压周期内，A、B两点的寄生电容使得B点电位降低。在实际设计时为了得到合适的B点电位，除了增加Cboot大小外，要尽量减小A、B两点的寄生电容。在设计时，预充电PMOS管P2的尺寸尽可能的取小，以减小寄生电容CA。而对于B点的寄生电容Cpar来说，主要是上拉驱动管N4的栅极寄生电容，MOS管P4、N3的源漏极寄生电容只占一小部分。我们在前面的分析中忽略了P4的源漏电压，因此设计时就要尽量的加大P4的宽长比，使其在自举升压周期内的源漏电压很小可以忽略。但是P4的尺寸以不能太大，要保证P4的源极寄生电容远远小于上拉驱动管N4的栅极寄生电容。

阱电位问题

如图3所示，PMOS器件P2、P3、P4的N-well连接到了自举升压节点A上。这样做的目的是，在自举升压周期内，防止他们的源/漏--阱结导通。而且这还可以防止在源/漏--阱正偏时产生由寄生SRC引起的闩锁现象。

上拉驱动管N4的阱偏置电位要接到它的源极，最好不要直接接地。这样做的目的是消除衬底偏置效应对N4的影响。

Hspice仿真验证结果

驱动电路基于Samsung AHP615 BiCMOS工艺设计并经过Hspice仿真验证。在表1中给出了电路在不同工作电压、不同负载条件下的上升时间tr和下降时间tf 的仿真结果。在图5中给了电路工作在输入电压1.5V、工作频率为5MHz、负载电容60pF条件下的输出波形。

结合表1和图5可以看出，此驱动电路能够在工作电压为1.5V，工作频率为5MHz，并且负载电容高达60pF的条件下正常工作。它可以应用于低电压、高工作频率的DC－DC转换器中作为开关管的驱动电路。

结论

本文采用自举升压电路，设计了一种BiCMOS Totem结构的驱动电路。该电路基于Samsung AHP615 BiCMOS工艺设计，可在1.5V电压供电条件下正常工作，而且在负载电容为60pF的条件下，工作频率可达5MHz以上。该电路已应用于某种高性能压型DC－DC芯片，并已投片。

第二篇：MOS管与bipolar优缺点比较（范文）

]功率MOSFET与双极性晶体管的性能比较及优势

当前，功率MOSFET较双极性晶体管(BJT)器件更受欢迎。如果把功率MOSFET和BJT作一番比较，可以发现功率MOSFET是一种高输入阻抗、电压控制的器件。而BJT则是一种低阻抗、电流控制的器件。在功率应用中采用MOSFET具有众多好处。

我 们可以通过下列几个方面来比较一下这两种器件的优劣，首先是驱动电路，功率MOSFET的驱动电路比较简单。BJT可能需要多达20%的额定集电极电流以 保证饱和度，而MOSFET需要的驱动电流则小得多，而且通常可以直接由CMOS或者集电极开路TTL驱动电路驱动。其次，MOSFET的开关速度比较迅 速，MOSFET是一种多数载流子器件，能够以较高的速度工作，因为没有电荷存储效应。

其三，MOSFET没有二次击穿失效机理，它在 温度越高时往往耐力越强，而且发生热击穿的可能性越低。它们还可以在较宽的温度范围内提供较好的性能。此外，MOSFET具有并行工作能力，具有正的电阻 温度系数。温度较高的器件往往把电流导向其它MOSFET，允许并行电路配置。而且还有一个好处是，MOSFET的漏电极和源极之间形成的寄生二极管可以 充当箝位二极管，在电感性负载开关中特别有用。

使用功率MOSFET时需要考虑的因素功率MOSFET可以被看作接近理 想的器件，没有BJT的某些局限性，因此功率MOSFET比前者更受欢迎。但是，尽管功率MOSFET比BJT有所进步，但在应用时仍然需要特别注意其功 率耗散管理、开关损失最小化和MOSFET门驱动的优化。MOSFET实质上有两种工作模式，即开关模式或线性模式。

所谓开关模式，就 是器件充当一个简单的开关，在开与关两个状态之间切换。线性工作模式一般是指，器件工作在某个特性曲线中的线性部分，但也未必如此。此处的“线性”是指 MOSFET保持连续性的工作状态，此时漏电流是所施加在栅极和源极之间电压的函数。它的线性工作模式与开关工作模式之间的区别是，在开关电路 中，MOSFET的漏电流是由外部元件确定的，而在线性电路设计中却并非如此。

功率MOSFET可以用于多种应用之中，包括马达控制、电源和镇流器等的开关电路，每种类型的电路都利用了MOSFET的某些独特的电气特性。当为某个具体应用选择功率MOSFET时，设计人员不仅要考虑最大 漏极到源极电压和器件的漏电流，而且需要考虑其它参数会对应用产生什么影响。目标是确保所选择的器件不仅是最佳的技术选择，而且也是性价比最高的选择。

由于在许多设计中电路板空间非常有限，所以通常需要首先确定可以选用哪些封装类型，这些封装能够在不超出确定的目标成本的情况下支持设计的 电气要求。功率MOSFET既有单器件也有双器件形式，采用多种表面贴装和通孔封装类型，支持各种应用。除了封装技术以外，初步考虑还必须包括器件最大工 作电压和电流，以及是否需要容忍某些应用中可能发生的雪崩情形，即开关电感性负载。

雪崩情形可能发生在关断过程中，此时在漏极和源极之 间可能因感生负载而出现高浪涌电压。这些能量水平随后可能超过MOSFET的最大额定值。为此，最高通道温度150°C时的雪崩能量通常被列在制造商的数 据表之中。当使用这些器件的时候，必须注意不要超过这个最大额定雪崩能量。特殊应用中的功率水平将促使设计人员检查器件的最大功率耗散，以及安装在电路上 会对器件产生什么影响。

至于元件的额定功率，必须记住，它的散热能力受到封装以外的诸多因素影响。其中包括器件放置在电路板上其它器件 中间会耗散大量功率，封装的周围温度水平，空气流动情况，以及散热器的容量(可以加到电路板上的额外的铜面积，用于冷却较小的SO8或TSSOP类型的元 件)等。

一项具体设计的工作效率将突显需要考虑的其它MOSFET参数，其中包括导通阻抗和栅-源电荷。设计人员经常仅把导通阻抗看作 是MOSFET的质量因数，其实如果利用导通阻抗和栅-源电荷的乘积作为选择器件的指南可能会更有用处。因为这就需要考虑源电荷对于开关控制的影响，它可 能影响MOSFET在具体设计中的总体效率。

源电荷数量实际上由两部分组成：栅-源电荷和栅-漏电荷，它们被列在数据表之中，用于确定 驱动MOSFET门电压所需的电荷数量。多数高功率MOSFET的栅-漏电荷多于栅-源电荷，在选择MOSFET的驱动方式时(即使用驱动IC的时候)必 须考虑这点。一旦选定了器件的驱动方法，就需要仔细研究设计的布局，它包括考虑驱动IC上单独的源和返回路径，用于功率和信号输入，将有助于提高电路的总 体抗干扰性。在需要高速开关的应用中，往往需要大驱动电流，由于电路设计及功率MOSFET本身中的电感效应，流入电路的电流水平可能 导致损耗增加。这些额外的寄生效应可能限制器件有效地开关的速度。通过重视电路布局使这些效应降至最低，以及利用经过优化以降低电感的MOSFET，能够 改善电路性能。

另外一个需要考虑的因素是，除了谨慎的电路布局以外，许多应用也能因MOSFET门驱动信号的优化而得益，因为它使信号 传输时间降至最短。这将使MOSFET在开通或者关闭时的功率损耗下降。根据不同的电路配置，经常需要能够以高转换速度提供峰值电流的驱动器，以确保获得 最佳可能电路效率。

双极性晶体管VS MOSFET

自 从IR(INTERNATIONAL RECTIFIED国际整流器公司)发明了第一个MOSFET（METAL OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR金属氧化物半导体场效应管）以来，MOSFET的性能的不断提高，其在各种应用领域得以大量使用；鉴于MOSFET的各种优良特性和 良好的前景，各大电子元器件厂家纷纷投入大的人力研发自己的专利技术。IR的Direct FET™技术，Infineon Cool MOS的S-FET™技术,AATI的TrenchDMOS™„；伴随之而来的专利的封装技术。研发的重点依然在Rds(ON)的降低，栅极总电荷Qg的 减少等。

而双极性晶体管“似乎”被人们越来越“看不起”，被很多人看作是“旧技术”；甚至有人断言：不久的将来，MOSFET将完全取代BIPOLAR TRANSISTOR，尤其当需要高速度，高效率的时候。这种观点是站不住脚的；首先，我们可以理解新技术的产生对业界产生的推动以及带来新的设计线路和 设计方法；但是没有一种元器件、一种设计方法可以满足所有的应用。其次，需要看到双极性晶体管也在向更高性能不断发展，在某些领域同样有着不可替代的作 用。比如ZETEX，不断的推出新的高性能的BIPOLAR TRANSISTOR，每一种元器件和技术都有它的优点和缺点,都有它的应用领域，本文我们将从几个大家关心的方面进行讨论。

1．击穿电压：

1)对于MOSFET来说，BVDSS（漏源击穿电压）在400V~1000V而言，到80年代末，已经基本发展到极至，目前已经缺乏技术飞跃的可能性，Rds(ON)的改善，往往 仅靠早期的大封装（诸如TO-220,D-Pack等）增大硅晶片的面积来达到；我们知道PLANER技术的缺点就是Rds(ON)的迅速上 升，Rds(ON)∝BV2.6，功耗增大，这成为MOSFET向高压发展的瓶颈。

2)而对双极性晶体管来说，由于采用的是少子的PLANER导电，相对MOSFET来说，做到高压容易多了。尤其是作为饱和开关的时候，集电极区阻抗的电 导调制效应，极大的降低了Rce(sat),而MOSFET没有类似的电导调制效应。Rce(sat)∝BV2（图1）

此主题相关图片如下：

图1 ZETEX 3rd 晶体管的Rce(on)vs BV 例： ZETEX的FMMT459，Bvces=450V,Ic=150mA,Rce(sat)typ=1.4ohm,SOT-23封装；而同样的参数的 MOSFET，需要DPAK这样的大的封装。下图（图2）是20V击穿电压条件下，晶体管和MOSFET的导通电阻比较：

此主题相关图片如下：

图2 20V器件的导通电阻比较 3)另一个值得关注的问题是双极性晶体管击穿电压的双向性;而MOSFET的击穿电压是单向的，这主要是由于体二极管造成的；对MOSFET来说，如果存在反 压击穿问题，就需要并联反向二极管或者用两个MOSFET形成MOSFET对，而这当然会引起导通损耗增大。

2．大电流：

1）对MOSFET来说，高压MOS由于受到Rds(ON)的影响，目前作大电流受到一定的限制；而在低压MOSFET中，现在大多厂家均掌握 Trench MOSFET，纵向技术的发展，极低的Rds(ON)，使得Id很容易就达到几十A，甚至上百A，各种利于散热的专利封装空前涌现。低压大电流MOS已经 在通讯、消费、汽车、工控、便携等电子设备里广泛使用；同时涌现出一批专攻低压大电流MOS的公司，比如台系排行第三的ANPEC（茂达电子），低压(<100V)MOS竟然连续几年占其业绩的50％以上！

2）对于双极性晶体管来说，根据Ic=B*Ib来看，其增大电流Ic的方法就是增大发达倍数B。第一种方法就是用达林顿管，通过几个晶体管的放大倍数相 乘，达到小的基极电流控制大的集电极电流的目的。其次就是开发大的放大倍数（B）的晶体管，诸如ZETEX的Super-B Transistor,单个晶体管就可以达到Ic=10A.（continuous）

3．驱动电压：

1）对于电压型的MOSFET来说，近年来很多厂家推出了许多Vgs(th)低于1V的MOSFET；但是这仅仅是开门电压，并不意味着它们可以在 Vgs＝Vgs(th)下稳定良好的工作，因为要真正达到全增强（FULL ENHANCEMENT），达到象规格书上标注的Rds(ON),大多标准的MOSFET需要10V左右的Vgs，低Vgs(th)的器件也差不多要 3－5V左右。由此看，大多MOSFET不能用MCU或DSP直接输出控制。尤其是当耐压增大的时候，绝缘层变厚，需要的导通阀值电压迅速上升。此 外，Vth受温度影响较大，4－6mV/度。

第三篇：MOS管的分类简介

MOS管的分类简介

场效应管分为结型场效应管（JFET）和绝缘栅场效应管（MOS管）两大类。按沟道材料型和绝缘栅型各分N沟道和P沟道两种；按导电方式：耗尽型与增强型，结型场效应管均为耗尽型，绝缘栅型场效应管既有耗尽型的，也有增强型的。

场效应晶体管可分为结场效应晶体管和MOS场效应晶体管，而MOS场效应晶体管又分为N沟耗尽型和增强型；P沟耗尽型和增强型四大类。5.1 结型场效应管（JFET）

1、结型场效应管的分类：结型场效应管有两种结构形式，它们是N沟道结型场效应管和P沟道结型场效应管。

结型场效应管也具有三个电极，它们是：栅极；漏极；源极。电路符号中栅极的箭头方向可理解为两个PN结的正向导电方向。

2、结型场效应管的工作原理(以N沟道结型场效应管为例)，N沟道结构型场效应管的结构及符号，由于PN结中的载流子已经耗尽，故PN基本上是不导电的，形成了所谓耗尽区，当漏极电源电压ED一定时，如果栅极电压越负，PN结交界面所形成的耗尽区就越厚，则漏、源极之间导电的沟道越窄，漏极电流ID就愈小；反之，如果栅极电压没有那么负，则沟道变宽，ID变大，所以用栅极电压EG可以控制漏极电流ID的变化，就是说，场效应管是电压控制元件。5.2 绝缘栅场效应管

1、绝缘栅场效应管（MOS管）的分类：绝缘栅场效应管也有两种结构形式，它们是N沟道型和P沟道型。无论是什么沟道，它们又分为增强型和耗尽型两种。

2、它是由金属、氧化物和半导体所组成，所以又称为金属—氧化物—半导体场效应管，简称MOS场效应管。

3、绝缘栅型场效应管的工作原理(以N沟道增强型MOS场效应管)它是利用UGS来控制“感应电荷”的多少，以改变由这些“感应电荷”形成的导电沟道的状况，然后达到控制漏极电流的目的。在制造管子时，通过工艺使绝缘层中出现大量正离子，故在交界面的另一侧能感应出较多的负电荷，这些负电荷把高渗杂质的N区接通，形成了导电沟道，即使在VGS=0时也有较大的漏极电流ID。当栅极电压改变时，沟道内被感应的电荷量也改变，导电沟道的宽窄也随之而变，因而漏极电流ID随着栅极电压的变化而变化。

场效应管的工作方式有两种：当栅压为零时有较大漏极电流的称为耗散型；当栅压为零，漏极电流也为零，必须再加一定的栅压之后才有漏极电流的称为增强型。

第四篇：电路分析复习要点

+

+

2-a

复习要点

-b

1.图示电路的端口电压u（或电流i）与各独立电源参数的关系是

i2

c

d

6030V时，2.已知某电路的(复)阻抗Z1060，则当外施电压为U其复功

~

率(功率复量)S等于（）

3.今有10μF的电容元件，充电到10 V后从电路中断开，经10 s后电压下降到3.68 V，则该电容元件的绝缘电阻为（）

4.求图示电路的I及U。

a



b

5.图示网络端口的电压电流关系为4U8016I，则该网络诺顿等效电路是

a

b

6.图示RL并联电路,外施电压uS=100cos(3.14t-), 试分别画出iR,iL波形(图中注明振幅, 画出一个完整周期的波形)。

S

V

31.8mH

5-100

ms

7.已知正弦电流i1200cos(t30)A，i2200cos(t150)A，试求解ii1i2，并绘出i，i1，i2的相量图。

8.图示正弦交流电路，已知u200读数最大，Imax=40A，求R、L。

+

u

2sin10t V，电容调至C0.2μF时，电流表

6RL

9.图示电路中N0为无源线性电阻网络，当US160 V时，I14 A，US为直流电压源。V，R3消耗的功率P380 W。若US降为40 V，I1将变为______ A;U2为______ V;P3为______ W。

RU26410、电路如图5.5所示。①试选择合适的匝数比使传输到负载上的功率达到最大；②求1Ω负载上获得的最大功率。

11、图1.3所示电路，负载电阻RL可以任意改变，问RL等于多大时其上可获得最大功率，并求出最大功率PLmax。

RL

＋

Ω 2U

－



图5.512、分别计算S打开与闭合时图1.6电路中A、B两点的电位。

14、下图所示电路中，已知Z＝(30＋j30)Ω，jXL＝j10Ω，又知UZ=85V，求路端电压有效值U＝？

率为866W，求i、iL、iC。

16、电路如图所示。已知iC

210cos(10t60)mA，C= 100pF，L=100μH，电路消

7－B

图1.5.7

Ω

图1.5.613、试求图1.7所示电路的入端电阻RAB。



15、在下图所示电路中，已知u＝141.4cos314tV，电流有效值I＝IC＝IL，电路消耗的有功功

R L

耗的功率P=100mW，试求电阻R和电压u（t）。

C电路如图12所示，已知A为电阻性负载，它的的有功功率PA=5KW，B为感性负载，其视在功率SB=5KV·A，功率因数为0.5，正弦电压为220V，频率为50HZ。则： 电路总的功率因数为；欲使电路的总功率因数提高到0.92，应并联的电容为。

图12

第五篇：基于CCD图像传感器驱动电路的设计

摘 要：本文以tcd1501c型ccd图像传感器为例。介绍了其性能参数及外围驱动电路的设计，驱动时序参数可以通过vhdl程序灵活设置。该电路已成功开发并应用于某型非接触式位置测量产品中。

关键词：ccd 驱动时序 放大器

1引言

电荷耦合器件(ccd)是20世纪60年代末期出现的新型半导体器件。目前随着ccd器件性能不断提高。ccd驱动器有两种：一种是在脉冲作用下ccd器件输出模拟信号，经后端增益调整电路进行电压或功率放大再送给用户：另一种是在此基础上还包含将其模拟量按一定的输出格式进行数字化的部分，然后将数字信息传输给用户，通常的线阵ccd摄像机就指后者，外加机械扫描装置即可成像[1]。所以根据不同应用领域和技术指标要求。选择不同型号的线阵ccd器件，设计方便灵活的驱动电路与之匹配是ccd应用中的关键技术之一。

2ccd工作原理

ccd是以电荷作为信号，而不同于其他大多数器件是以电流或者电压为信号，其基本功能是信号电荷的产生、存储、传输和检测。当光入射到ccd的光敏面时，ccd首先完成光电转换，即产生与入射光辐射量成线性关系的光电荷。ccd的工作原理是被摄物体反射光线到ccd器件上，ccd根据光的强弱积聚相应的电荷，产生与光电荷量成正比的弱电压信号，经过滤波、放大处理，通过驱动电路输出一个能表示敏感物体光强弱的电信号或标准的视频信号。基于上述将一维光学信息转变为电信息输出的原理，线阵ccd可以实现图像传感和尺寸测量的功能。

3驱动电路的实现

图像传感器tcd1501c的主要技术指标如下：像敏单元数为5 000；像元尺寸为7μm×7μm；像元中心距为7μm；像元总长为35mm；光谱响应范围为400nm-1000nm．光谱响应峰值波长为550nm，灵敏度为10.4v／lx.s～15.6v／lx.s。使ccd芯片正常工作的驱动电路主要有两大功能：一是产生ccd工作所需的多路时序脉冲；二是对ccd输出的原始模拟信号进行处理，包括增益放大、差分信号到单端信号的转换[2]。最后驱动器输出用户所需的模拟或视频信息。

3.1 基于vhdl的驱动时序设计

本部分的设计是基于xilinx公司的cpld xc9572一pc44-10，在ise6.1环境下开发实现的。ccd器件需要复杂的三相或四相交叠驱动脉冲，多数面阵ccd都是三相或四相驱动，多数线阵ccd都是二相驱动。ccd为容性负载，工作频率高时有一定的功耗，因此需要对cpld输出的复位脉冲rs、移位脉冲(又称光积分脉冲)sh、箝位脉冲cp、采样脉冲sp，以及二相时钟脉冲φ1e、φ2e等各路驱动脉冲采用74hc14进行整形和驱动能力的放大，然后再送至tcd1501c器件的相应输入端，在ccd的模拟信号输出端将得到信号0s和补偿信号dos。tcdl501c正常工作时要有76个哑像元输出，一个扫描行周期内至少应包含有5 076个时钟脉冲，即tsh=5076×φ1e0.1μs，在本设计中tsh=5200×φ1e。由此可见，改变时钟脉冲频率或增加光积分脉冲周期内的时钟脉冲数，可以改变光积分周期，通常φ1e的频率设置为可调节的，这样可以根据ccd器件的实际应用环境灵活运用ccd器件的优点以改变光积分时间。只要条件允许，为降低ccd的电荷转移损失率。ccd驱动脉冲的频率应尽可能小。驱动脉冲的频率降低时，可以在示波器上观察到ccd输出信号幅值明显增强。

3.2 基于ad623的ccd输出信号差分驱动设计

ccd在驱动脉冲的作用下，经移位寄存器顺序输出视频信号，复位脉冲rs每复位一次，ccd输出一个光脉冲信号。差分信号测量电路里差模和共模电压，vdiff是信号差模电压，vcm是信号共模电压，信号输出vout=r2/r1·vdiff=g·vdiff理想状态下，一般差模增益g≥1，而共模增益(％mismatch／100)×g／(g+1)接近于零，因此可以看出共模增益主要是电阻不匹配的函数，在实际测量电路中可能会由于电阻值的微小不匹配而导致两个输入端的共模电压不一致，而使电路的直流共模增益不为零。共模抑制比(cmrr)就是差模增益g与共模增益的比值[3]。用对数形式表示：201g[(100／％mismatch)×(g+1)]。实际工程应用中，电路工作在一个很大的噪声源中，如50hz交流电源线的噪声、设备的开关噪声、无线信号的传输噪声，这些干扰信号作用在差分输入端，将会在输出端产生一个共模信号，因此差分信号处理除了要求有高的dc cmrr．还要有高的ac cmrr。

图2 ccd的os端和dos端输出波形

在电路设计中选用了adi公司的仪器仪表放大器ad623。ad623集成了3路运放，将视频信号及其补偿输出分别送至ad623的反相和同相输入端．在ad623的输出端接一级射极跟随器以增强信号的驱动能力。选用该器件可消除采用普通运放和外围电阻所引起的输出信号的温度漂移。

4结束语

基于上述开发的线阵ccd驱动器已调试成功．并且用于某位置测量系统中，工作稳定可靠。本设计方案只要再拓展ad转换部分就可以应用于成像系统的前端。