《数字电路与逻辑设计》考试大纲

第一篇：《数字电路与逻辑设计》考试大纲

《数字电路与逻辑设计》考试大纲

（一）基本要求

1.掌握二进制、八进制、十进制、十六进制及其转换方法，掌握常用编码及其表示十进制数的方法，掌握逻辑代数的逻辑运算、公式和规则，掌握逻辑函数及其表示方法，掌握逻辑函数的化简方法；

2.掌握TTL、CMOS逻辑门的逻辑功能、电气特性、应用和使用注意事项；

3.掌握组合逻辑电路的特点，掌握用传统方法分析和设计组合逻辑电路，重点掌握常见中规模组合逻辑器件（MSI）（译码器、数据选择器、运算电路）的逻辑功能和应用，了解组合逻辑电路中的冒险现象；

4.掌握触发器的分类和逻辑功能，重点掌握主从型、边沿型触发器的特点和应用；

5.掌握时序逻辑电路的特点，掌握时序逻辑电路的分析方法和设计方法，重点掌握常见中规模时序逻辑器件（MSI）（CT74160、CT74161、CT74163、CT7490、CT74194）的逻辑功能和用SSI、MSI器件构成任意模值计数分频器的方法；

6.熟悉半导体存储器（SAM、ROM、RAM）的结构特点、工作原理和扩展方法，掌握ROM、PROM阵列在组合逻辑设计中的应用；了解可编程逻辑阵列（PLA）实现组合和时序逻辑的方法；

7.掌握脉冲信号和脉冲电路的特点，掌握施密特触发器，单稳态触发器和多谐振荡器等脉冲电路的应用，掌握用555定时器构成的施密特触发器，单稳态触发器和多谐振荡器等脉冲电路的工作原理、波形分析及主要参数的估算。

（二）指定参考书：

《数字电路与逻辑设计》 邹虹主编 人民邮电出版社 2008

第二篇：数字电路与逻辑设计实验报告

实验 报告书

课程名称

数字电路与逻辑设计

专

业

计算机科学与技术

班

级

姓

名

刘

腾

飞

学

号

09030234

指导教师

王

丹

志

成绩

2010年 年 11月 月 10 日

实验题目：

译码器、数据选择器及其应用

一、实验目的 1、掌握中规模集成译码器与数据选择器的逻辑功能与使用方法

2、熟悉数码管的使用 3、学习用数据选择器构成组合逻辑电路的方法 二、实验原理 1 1、中规模集成译码器 74 LS 138

74LS138是集成3线－8线译码器，在数字系统中应用比较广泛。图-1是其引脚排列。其中 A2、A1、A0为地址输入端，0Y～ 7Y为译码输出端，S1、2S、3S为使能端。

图-1 74LS138真值表图-2如下：

图-2 74HC138工作原理为：当S1=1，S— 2+S — 3=0时，器件使能，电路完成译码功能，输出低电平有效。当S=0，S— 2+S — 3=X时，或S1=1, S— 2+S — 3=1,译码器被禁止，所有输出同时为1 2 2、双4 4 选1 1 数据选择器

74LS153 ?

所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。引脚排列如图-3所示，功能表如图-4所示。

图-3

输入 输出 S—

A1 A0 Q 1 0 0 0 0 X 0 0 1 1 X 0 1 0 1 0 D0 D1 D2 D3 图-4

1S—、2S — 为两个独立的使能端；A1、A0为两个公用的地址输入端；1D0~1D3和2D0~2D3分别为两个4选1数据选择器的数据输入端；Q1、Q2为两个输出端。

当使能端1S—（2S —）=1时，多路开关被禁止，无输出，Q=0。

当使能端1S—（2S —）=0时，多路开关正常工作，根据地址码A1、A0的状态，将相应的数据D0~D3送到输出端Q。3、8 8 选1 1 数据选择器 74LS151

74LS151为互补输出的8选1数据选择器，引脚排列如图-5所示，功能表如图-6所示。

图-5

图-6 选择控制端（地址端）为A2~A0，按二进制译码，从8个输入数据D0~D7中，选择一个需要的数据送到输出端Q，S— 为使能端，低电平有效。

使能端S— =1时，不论A2~A0状态如何，均无输出，多路开关被禁止。

使能端S— =0时，多路开关正常工作，根据地址码A2、A1、A0的状态选择D0~D7中某一个通道的数据输送到输出端Q。

三、实验设备及器件 ●

硬件：PC机一台 ●

软件：QuartusⅡ5.0集成开发环境 四、实验内容 1.使用74LS138实现逻辑函数 F=A’B’C’+AB’C’+ABC 2.使用74LS151实现逻辑函数 F=AB’+A’B+AB 3.使用74LS153实现逻辑函数 F=A’BC+AB’C+ABC’+ABC

五、实 验过程 1、使用74LS138实现逻辑函数 F=A’B’C’+AB’C’+ABC ① 由74LS138功能表（图-1）可知电路图连接如图-7所示

图-7 ② 经编译检查无错（图-8）

图-8

③ 对其进行仿真，设置好一定仿真时间区域与输入波形后启动仿真器得仿真结果如图-9

图-9 2、使用74LS151实现逻辑函数F=AB’+A’B+AB

①将输入变量C、B、A作为8选1数据选择器的地址码A2、A1、A0。使8选1数据选择器的各个数据输入D0~D7分别与函数F的输出值一一对应，即A2A1A0=CBA、D0=D2=D3=0、D0=D4=D5=D6=D7=1则输出Q便实现了函数AB’+A’B+AB接线图如图-10

图-10 ②经编译检查无错（图-11）

图-11 ③对其进行仿真，设置好一定仿真时间区域与输入波形后启动仿真器得仿真结果如图-12

图-12 3、使用74LS153实现逻辑函数 F=A’BC+AB’C+ABC’+ABC

①函数F有3个输入变量A、B、C，而数据选择器有2个地址端A1、A0少于数据函数输入变量个数，在设计时可任选A接A1，B接A0。接线如图-13

图-13

②经编译检查无错如图-14

图-14 ③对其进行仿真，设置好一定仿真时间区域与输入波形后启动仿真器得仿真结果如图-15

图-15 六、实验心得 通过这次试验，我熟练掌握了74LS138译码器、74LS151和74LS153数据选择器的使用特点和方法。加强了对这些知识的了解，熟练掌握了QuartusⅡ5.0集成开发环境的使用。

第三篇：数字电路与逻辑设计教学大纲

《数字电路与逻辑设计》教学大纲

适用专业：通信工程、信息工程、自动化、测控技术与仪器、电气工程及其自动化 课程类别：专业基础课 先修课程：电路原理 总 学 时：66 学

分：3 考核方式：考试

一、课程的性质与任务

本课程是信息工程、通信工程、自动化、测控技术与仪器和电气工程及其自动化专业学生必修的技术基础课程，是一门实践性很强的课程。通过本课程的学习，使学生掌握数字逻辑和数字系统的基础知识、基本分析方法和设计方法，培养使用标准逻辑器件的能力，初步了解可编程器件的知识，为深入学习后续课程和从事数字技术实际工作打下良好基础。

二、课程内容、基本要求与学时分配

1、绪论（2学时）

了解数字信号与模拟信号的定义与区别； 掌握各种数制间的转换； 了解常用的各种码制； 了解数字电路的分类；

2、逻辑函数及其化简（6学时）掌握布尔代数的运算规则；

掌握逻辑变量与逻辑函数的表示方法； 掌握逻辑函数的公式法化简法；

掌握卡诺图的绘制方法和用图解法化简逻辑函数；

3、集成逻辑门（6学时）

了解晶体管的开关特性；

了解TTL集成逻辑门的外部特性； 了解CMOS集成逻辑门的外部特性；

4、组合逻辑电路（8学时）掌握组合逻辑电路的分析方法；

掌握用逻辑门电路设计组合逻辑电路的方法； 掌握用中规模集成电路设计组合逻辑电路的方法； 了解组合逻辑电路的冒险现象；

5、触发器（8学时）

掌握各类触发器的特征方程和功能描述方法； 掌握基本触发器和钟控触发器的工作原理； 了解主从触发器和边沿触发器的工作原理；

6、时序逻辑电路（8学时）

掌握同步、异步时序逻辑电路的分析方法； 了解常用集成时序逻辑器件的使用方法；

掌握用小规模IC器件和中规模IC器件设计同步时序逻辑电路的方法； 了解异步时序逻辑电路的设计方法。

7、半导体存储器（2学时）

了解随机存取存储器和只读存储器的工作原理； 掌握随机存储器的扩展方法；

了解用只读存储器设计组合逻辑函数的方法；

8、可编程逻辑器件及其应用（2学时）

初步了解可编程逻辑阵列、通用阵列逻辑（GAL）、复杂可编程逻辑器件（CPLD）、现场可编程门阵列（FPGA）的结构特点和工作原理

9、脉冲单元电路（2学时）了解自激多谐振荡器的工作原理； 了解单稳触发器的功能；

了解555时基电路的结构特点和应用；

10、模数转换器和数模转换器（4学时）了解数模转换器和模数转换器的基本原理； 了解常用数模转换器和模数转换器的特性

本课程的理论教学时数为48学时，2.5学分。

三、课程的其他教学环节

本课程安排有实验教学环节18学时，0.5学分。

四、参考教材

1、《数字电子技术》庞学民主编 清华大学出版社 2005年

2、《数字电路逻辑设计》王毓银主编 高等教育出版社 1999年

3、《电子技术基础》数字部分（第四版）康华光主编 高等教育出版社 2000年

4、《数字逻辑与数字系统》白中英、岳怡、郑岩编著 科学出版社 1998年

五、说明

本课程在教学方法上采用讲授理论与实验动手相结合的形式进行，以便学生更好的理解所学的理论知识。在理论教学过程中，要注重方法的讲解，以提高学生分析问题、解决问题的能力。

大纲执笔人：刘炜

大纲审定人：张广忠 2006年3月31日

第四篇：《数字电路与逻辑设计》(网络)教学大纲

《脉冲与数字电路》教学大纲（计算机类）

一、课程性质、地位和作用

《脉冲与数字电路》是通信专业、电子工程专业的一门重要专业技术基础课，属核心必修课。本课程理论严谨、实践性和应用性强。其任务在于研究数字逻辑电路和脉冲电路的基本概念、基本理论和电路的分析与设计方法，为后续课程提供必要的理论基础，并为学生毕业后从事日新月异发展的数字电子科学技术提供一定的适应能力与基础。

二、课程教学对象、目的和要求

计算机类专业课程教学目的及要求：

（一）从内容上，应使学生牢固掌握各种进制数的相互转换；数字系统中常用的编码；逻辑代数的基本公式、定理及运算规则；逻辑函数的公式法和卡诺图法化简；中小规模组合逻辑电路、时序逻辑电路的分析与设计方法。了解常用集成逻辑器件、可编程逻辑器件、存储器及模数与数模转换器的功能及其应用等内容。

（二）从能力方面，应使学生在学习本课程理论知识的同时，重视和加强实践训练，注重应用能力的培养，使理论和实践紧密结合，在实践训练中逐步学会分析、查寻和排除故障的方法，培养正确选用集成器件进行逻辑设计和解决实际问题的能力。

（三）从教学方法上，着重基本概念的解释，引导学生正确应用所学知识，分析和解决实际问题。

三、相关课程及关系

本课程的先修课程包括“电路分析基础”、“电子线路”等，本课程的学习应在学生掌握一定电子电路知识的基础上进行。与此同时，本课程为后续的“单片机”、“EDA”、“微机接口技术”、“数字信号处理”等课程打下了必要的理论基础。

四、课程内容及学时分配（*表示不作主要要求）

总学时：56学时

（一）数制与编码：3学时

1、数的各种进制及相互转换

2、数子系统中的常用编码

—1—

3、二进制数的负数表示法（原码、反码、补码）

要求学生掌握：不同数制间的相互转换、常用编码及二进制数的负数表示法。

（二）逻辑代数基础：10学时

1、逻辑代数的基本公式和运算规则

2、逻辑函数及其表示方法

3、逻辑函数的公式化简法

4、逻辑函数的卡洛图化简法

要求学生理解：最小项和相邻项的意义；最大项与最小项关系及性质；任意项、约束项、无关项的概念。掌握：逻辑代数中的基本逻辑运算、基本定律、基本公式和用卡诺图。重点掌握：逻辑函数的公式法和卡洛图法化简。

（三）集成逻辑门：4学时

1、基本逻辑门电路

2、TTL集成逻辑门

3、*CMOS集成逻辑门

4、*TTL电路与CMOS电路的接口

要求学生了解：二极管、三极管的开关特性及分立元件门电路；各类集成逻辑门电路使用中应注意的问题。掌握：TTL集成逻辑门的逻辑功能、外特性及相关参数；CMOS集成门逻辑门的逻辑功能及特点。

（四）组合逻辑电路：10学时

1、组合逻辑电路分析（SSI、MSI）

2、组合逻辑电路设计（SSI、MSI）

3、常用集成组合逻辑器件

4、*组合电路的竞争冒险

要求学生了解：组合逻辑电路的竞争冒险产生的原因和消除的方法；掌握：组合逻辑电路分析（SSI、MSI）；常用集成组合逻辑器件的功能、应用及函数表达式；SSI设计组合逻辑电路的方法（输入端只允许有原变量，器件数最少（补充））。重点掌握：MSI设计组合逻辑电路的方法（比较法、扩展法、降维图法（补充））。

（五）集成触发器：：8学时

1、基本触发器（同步R-S、D、J-K、T、T）

—2—

2、主从触发器（R-S、J-K）

3、边沿触发器（R-S、D；J-K；传输门构成的边沿触发器）

4、不同类型触发器的相互转换

要求学生深刻理解：同步触发器的空翻现象；同步清零与异步清零；主从JK触发器的一次翻转现象；不同类型触发器的工作原理及各自的特点。牢固掌握：同步、主从、边沿触发器的逻辑功能、特性表、特性方程、状态图及时序波形的画法。

（六）时序逻辑电路：12学时

1、时序逻辑电路概述

2、时序逻辑电路分析（同步、异步）

3、同步时序逻辑电路设计

4、*异步时序逻辑电路设计

5、*序列信号发生器

要求学生深刻理解：数码寄存器、移位寄存器、加法计数器、减法计数器、移存型计数器的定义及工作原理。牢固掌握：同步、异步时序电路的特点、功能描述和分析方法；同步时序电路的设计，中规模集成器件实现任意模值计数（分频）器）。

（七）数模和模数转换器：4学时

1、D/A转换器

2、A/D转换器

要求学生了解：D/A、A／D转换器的电路结构、工作原理及性能指标。

（八）半导体存储器：4学时

1、顺序存取存贮器（SAM）

2、随机存取存储器（RAM）

3、只读存储器（ROM）

要求学生了解：各类存储器的电路结构和工作原理；用ROM 实现组合逻辑函数的方法。掌握：存储器容量的字扩展和位扩展方法。

（九）可编程逻辑器件：2学时

1、可编程逻辑器件（PAL）

2、通用阵列逻辑(GAL)

3、*现场可编程门阵列（FPGA）

—3—

4、*在系统可编程逻辑器件（ISP-PLD）

要求学生了解：可编程逻辑器件的基本结构和工作原理。

五、实践教学环节

《脉冲与数字电路》单独开设实验课，本大纲仅适用于理论课程。

六、作业（习题）要求

要求每章节结束后布置相应的作业，作业量以中等程度学生在二小时左右完成为宜。

七、考核

本科课程采用闭卷考试，内容包括教学大纲所列全部内容，以大纲所列重点为主。

八、教材与主要参考书

（一）推荐使用教材： 杨志忠主编

《数字电子技术基础》

高等教育出版社

（二）主要参考书目： 阎石主编

《数字电子技术基础》

高等教育出版社

王毓银编

《数字电路逻辑设计》

高等教育出版社 刘宝琴编

《数字电路与系统》

清华大学出版社

—4—

第五篇：数字电路与逻辑设计实验总结报告

第二次实验是Quartus11原理图输入法设计，由于是第一次使用Quartus11软件，实验中遇到了不少问题，总结起来主要有以下几个：（1）在创建工程并且编译通过之后得不到仿真波形

解决方法：经过仔细检查，发现在创建符号文件时，未对其重新命名，使得符号文件名与顶层文件的实体名一样。在改变符号文件名之后成功的得到了仿真波形。

（2)得到的仿真波形过于紧密不便于观察

解决方法：重新对仿真域的时间进行设定，并且对输入信号的周期做相应的调整，最终得到了疏密有致的仿真波形。

实验总结及心得体会

通过本次实验我初步掌握了Quartus11的使用方法，并且熟悉了电路板的使用。在实验具体操作的过程中，对理论知识（半加器和全加器）也有了更近一步的理解，真正达到了理论指导实践，实践检验理论的目的。

实验操作中应特别注意的几点：

（1）刚开始创建工程时选择的目标芯片一定要与实验板上的芯片相对应。（2）连接电路时要注意保证线与端口连接好，并且注意不要画到器件图形符号的虚线框里面。

（3）顶层文件的实体名只能有一个，而且注意符号文件不能与顶层文件的实体名相同。

（4）保存波形文件时，注意文件名必须与工程名一致，因为在多次为一个工程建立波形文件时，一定要注意保存时文件名要与工程名一致，否则不能得到正确的仿真结果。

（5）仿真时间区域的设定与输入波形周期的设定一定要协调，否则得到波形可能不便于观察或发生错误。

心得体会：刚接触使用一个新的软件，实验前一定要做好预习工作，在具体的实验操作过程中一定要细心，比如在引脚设定时一定要做到“对号入座”，曾经自己由于这一点没做好耗费了很多时间。实验中遇到的各种大小问题基本都是自己独立排查解决的，这对于自己独立解决问题的能力也是一个极大地提高和锻炼，总之这次实验我获益匪浅。

第三次实验是用

VHDL语言设计组合逻辑电路和时序逻辑电路，由于Quartus11软件在之前已经使用过，所以本实验的主要任务就是编写与实验要求相对应的VHDL程序。

总体来说此次实验比较顺利，基本没有遇到什么问题，但有几点需要特别注意。首先是要区分实体名称和结构体名，这一点是程序编写的关键。其次在时序逻辑电路的设计实验中时钟的设置很关键，设置不当的话仿真波形可能不正确。通过本次实验我初步学会用VHDL语言编写一些简单的程序，同时也进一步熟悉了Quartus11软件的使用。

实验八

彩灯控制电路设计与实现

一、实验目的

1、进一步了解时序电路设计方法

2、熟悉状态机的设计方法

二、实验内容

用VHDL语言设计并实现一个彩灯控制（八个发光二极管)电路，仿真并下载验证其功能。彩灯有两种工作模式，可通过拨码开关或按键进行切换。

（1）单点移动模式：一个点在八个发光二极管上来回亮

（2）幕布式：从中间两个点，同时向两边依次点亮直至全亮，然后再向中间点灭，依次往复。

三、实验设计编码 LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY shine IS PORT(clk,a:IN STD_LOGIC;

b:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END shine;ARCHITECTURE struc OF shine IS SIGNAL temp:INTEGER RANGE 0 TO 49999999;SIGNAL switch:STD_LOGIC_VECTOR(2 DOWNTO 0);SIGNAL clkout:STD_LOGIC;BEGIN PROCESS(clk)BEGIN IF(clk'event and clk='1')THEN

IF temp=49999999 THEN

temp<=0;

ELSE temp<=temp+1;

END IF;

IF temp=49999999 THEN

clkout<='1';

ELSE clkout<='0';

END IF;END IF;END PROCESS;PROCESS(clkout)BEGIN

IF(clkout'event and clkout='1')THEN

switch<=switch+1;

END IF;END PROCESS;PROCESS(a,switch)BEGIN

IF(a='0')THEN

CASE switch IS

WHEN“0001” =>b<=“00000001”;

WHEN“0010” =>b<=“00000010”;

WHEN“0011” =>b<=“00000100”;

WHEN“0100” =>b<=“00001000”;

WHEN“0101” =>b<=“00010000”;

WHEN“0110” =>b<=“00100000”;

WHEN“0111” =>b<=“01000000”;

WHEN“1000” =>b<=“10000000”;

WHEN“1001” =>b<=“10000000”;

WHEN“1010” =>b<=“01000000”;

WHEN“1011” =>b<=“00100000”;

WHEN“1100” =>b<=“00010000”;

WHEN“1101” =>b<=“00001000”;

WHEN“1110” =>b<=“00000100”;

WHEN“1111” =>b<=“00000010”;

WHEN OTHERS =>b<=“00000000”;

END CASE;

ELSIF a='1' THEN

CASE switch IS

WHEN“0001” =>b<=“00011000”;

WHEN“0010” =>b<=“00111100”;

WHEN“0011” =>b<=“01111110”;

WHEN“0100” =>b<=“11111111”;

WHEN“0101” =>b<=“01111110”;

WHEN“0110” =>b<=“00111100”;

WHEN“0111” =>b<=“00011000”;

WHEN“1000” =>b<=“00000000”;

WHEN“1001” =>b<=“00011000”;

WHEN“1010” =>b<=“00111100”;

WHEN“1011” =>b<=“01111110”;

WHEN“1100” =>b<=“11111111”;

WHEN“1101” =>b<=“01111110”;

WHEN“1110” =>b<=“00111100”;

WHEN“1111” =>b<=“00011000”;

WHEN OTHERS =>b<=“00000000”;

END CASE;

END IF;

END PROCESS;END struc;此次实验的主要问题是分频器的设置，开始并未设置分频器，clk的频率为50MHz，这个频率过高，若直接用于提供时钟，不但不能看清现象，还会因为周期过短导致输出错误，在加了一个50M的分频器后，使作用的有效时钟信号为1Hz。

四、实验总结

回顾本学期的四次实验，我的收获颇丰，总结起来主要有以下几点。

首先通过这几次实验我掌握了Quarters11的使用，学会用VHDL语言编写一些简单的程序，实现简单计数器和译码器的功能。在实验的过程中我对书本上的理论知识有了更进一步的理解，如门电路的延迟对输出波形的影响、冒险现象的产生原因等，真正达到了理论指导实验，实验检验理论的目的。

其次通过这几次实验我深刻地意识到实验过程中注重细节的重要性。在Quartus11软件的使用过程中有很多细节需要注意，比如引脚锁定、输入变量的周期设置等。曾经自己就犯过一个错误------在引脚锁定之后没有让程序在运行一遍，导致仿真完全正确，但下载到实验板上却得不到正确的结果，因此而耗费了很多时间。还有一次是保存波形文件时的一时疏忽将其命名为conut10,而工程名是count10，就是这样一个小小的疏忽导致了自己怎么也得不到仿真波形。可以说这几次实验极大地磨练我细心认真的实验品质。

再次通过这几次实验我的动手能力和独立解决问题的能力也得到了不小的提高，实验中的很多问题只能是在实验的具体操作过程中才能发现的，这些在预习的过程中都是没有预想到的，都得自己临场解决。比如最后一次实验需要增加一个时钟分频器，预习的时候自己根本没有注意到这一点，都是自己在实验的过程中想办法解决的。另外通过这几次实验我对这种仿真型实验的设计思想也有一些体会，特别是用VHDL语言编写代码时，设计思想的简洁会给实验省去很多不便。

数字电路与逻辑设计实验总结报告

学院：电子工程

班级：2008211204

姓名：徐浩然

学号：08210999