第一篇：高速PCB线路串扰初探
高速PCB线路串扰初探
串扰可以定义为来自邻近信号对某个信号通路的干扰。其耦合通路是以互容和互感为特征的。在高速PCB线路中串扰会改变系统总线的传输性能，串扰会将噪声感
应耦合到其他的传输线上，会降低信号的完整性，导致噪声容限变小，过大的串扰会引电路的误触发，导致系统无法正常工作。随着信号频率变高，信号上升、下降
时间减小，PCB尺寸变小，布线密度加大等，都使串扰越来越成为一个值得注意的问题。
2、串扰产生原理
高速PCB线路之间的串扰既可以是由互电感产生的磁场耦合引起的，也可以是由互电容产生的电场耦合引起的。图1是两种耦合传输线串扰的模型，这里定义两个
概念：近端串扰和远端串扰，近端串扰是指在被干扰线上靠近干扰线驱动器的串扰，远端串扰是指被干扰线上靠近干扰线接收端的串扰。
感性耦合是由于干扰源上的电流变化产生的磁场在被干扰对象上引起感应电压从而导致的干扰。图1中线路ab上传输信号的磁场在线路cd上感应出电压，可以把干扰线看作变压器的一次侧，把被干扰线看作变压器的二次侧，被干扰线产生的电流在近端负载电阻和远端负载电阻中流动。由互感耦合引起的各点波形如图2(a)所示，图2中Tp为传输线的延迟时间，Tr为驱动信号的上升时间。由图2(a)可知远端耦合产生一个负脉冲，其脉冲宽度为Tr，近端耦合存2TP时间展开，其幅度不变，但它们耦合串扰的总面积相等。串扰耦合总面积大小与LM(dIs/dt)、耦合长度成正比。
容性耦合是由于干扰源上的电压变化在被干扰对象上引起感应电流从而导致的干扰。由互容耦合引起的各点波形如图2(b)所示，与互感耦合不同的地方是远端耦合为正脉冲。其耦合串扰面积大小与CM[(dv/dt)、耦合长度成正比。
感性与容性共同耦合的串扰，实质是两种耦合串扰叠加的结果。由图2可知，电感耦合和电容耦合串扰都试图在近端d加强它们的效果(它们在d点的极性相同)，而在远端c试图抵消彼此的效果(它们在c点的极性相反)。近端串扰脉冲的幅度大小是常数，而脉冲宽度由耦合区域表示的传播时间Tp的2倍。远端脉冲的宽度
大约为干扰线上脉冲的上升时间Tr，幅度大小随着耦合长度的增大而加大。正常条件下，在一个完整平面上，感性和容性的串扰电压大小基本相等，在PCB线路
中带状线电路具有很好的感性和容性耦合平衡性，其远端串扰小；对于微带线路，与串扰相关的电场大部分穿过空气，而不是其他的绝缘材料，因此容性串扰比感性
串小，导致其远端耦合是一个负数。如果串扰是主要面对的问题，那么就把所有的敏感走线都布置成带状线。
由传输线理论可知，若PCB走线有恒定的特征阻抗Z0，如果它的终端阻抗匹配，就不会在这终端造成反射，但是终端阻抗不匹配就会造成反射。电压反射系数为
其中RL是终端负载电阻。由式1可知，若RL=Z0，ρ=0，若终端开路(RL= ∞)，ρ=1，若终端短路(RL=0)，ρ=-1。在图1中若近端终端电阻不匹配，会使近端串扰在远端造成反射。为了消除近端串扰反射到远端，可以通过在近端接入正确的终端匹配电阻，使ρ=0，消除反射。
3、串扰仿真
为了理解和研究串扰，寻找减小串扰的方法，使用Mentor Graphics公司的HyperLynx的LineSim仿真工具对串扰进行仿真。3.1 微带线模型
微带线模型参数设置如下：走线宽度为6 mil，间距为4 mil，走线距下方参考平面的高度是10 mil，相对介电系数为4.3，驱动器为“CMOS 3.3V
FAST”，微带线的长度为55in。完成设置后，HyperLynx计算出微带线的特征阻抗Z0为81.7ohms，传输延迟Tp为8.079ns。建
立的仿真模型如图3所示，仿真结果如图4所示。
仿真结果分析如下：图4中A0是驱动信号波形，这个波形从0V上升到3.3V用了1ns时间。B0是干扰线远端也就是8.079ns延迟之后的波形。A1 是被干扰线近端10Mohms终端电阻的波形，并在此处反射，它的宽度大约为16nS，也即是传输延迟Tp的2倍。
B1是远端串扰波形，其中负脉冲部分是互容互感串扰叠加的结果，负脉冲之后的部分是近端反射到远端的结果，其大小为A1点串扰的一半，这是由于81.7ohms传输线与81.7ohms远端匹配电阻构成分压器所起怍用的结果。
3.2 用终端匹配微带线
参数设置与微带线模型相同，只是被干扰线近端终端匹配电阻由原来的10M ohms改为81.7ohms，建立的仿真模型如图5所示。由于传输线电阻与终端电阻匹配，从前面的分析可知近端串扰不会在远端造成反射，仿真波形如图6 所示，从图6中可以看B1点负脉冲之后没有了近端的反射串扰，大大改善了远端的总串扰。
3.3 带状线模型
使有带状线仿真，这里使用的走线尺寸与微带线模型相同，建立的仿真模型如图7所示。由于走线处于带状线中，所以走线的一些性质发生了变化，特征阻抗Z0变 为64 ohms，传输延迟Tp变为9.663ns。从仿真结果图8中可以看出B1没有负脉冲，只剩下近端的反射串扰，也就是说在带状线环境中，串扰的容性成分与 感性的成分一样大而方向相反，它们相互抵消。
3.4 改变耦合长度、走线到参考平面层高度
改变耦合长度，仿真模型采用图3中的模型，图9中a、b、c曲线分别为传输线长度为27.5in、55in、110in的远端串扰，从图9中看出随着耦合
长度的增加，负脉冲的幅度也不断增加，但是脉冲宽度不变，等于信号的上升时间Tr。近端串扰脉冲的幅度不变，但是脉冲宽度随着耦合区域的长度增大而增大。
在图3所示的仿真模型中改变走线到参考平面层高度为5mil，图10中a1、b1为原来间距到参考平面层高度为10mil的串扰，A1、B1为改变高度后 的串扰，从图10可知减少间距到参考平面层的高度，可以减少串扰。
4、结束语
串扰在高速PCB线路设计中是一个不可忽视的问题，正越来越来受到关注。通过对串扰产生原理及特点的分析，可知采取走线布置在带状线环境中，利用近端阻抗匹配，缩短传输线的耦合长度，减少走线到参考平面层的高度等方法可以减小串扰。此外还有学者提出走防护线减小串扰的方法，但这种方法在高速PCB设计中还存在较大的争议。
第二篇：高速PCB设计心得
一：前言
随着PCB系统的向着高密度和高速度的趋势不断的发展，电源的完整性问题，信号的完整性问题（SI），以及EMI，EMC的问题越来越突出，严重的影响了系统的性能甚至功能的实现。所谓高速并没有确切的定义，当然并不单单指时钟的速度，还包括数字系统上升沿及下降沿的跳变的速度，跳变的速度越快，上升和下降的时间越短，信号的高次谐波分量越丰富，当然就越容易引起SI，EMC，EMI的问题。本文根据以往的一些经验在以下几个方面对高速PCB的设计提出一些看法，希望对各位同事能有所帮助。 电源在系统设计中的重要性 不同传输线路的设计规则 电磁干扰的产生以及避免措施
二：电源的完整性
1． 供电电压的压降问题。
随着芯片工艺的提高，芯片的内核电压及IO电压越来越小，但功耗还是很大，所以电流有上升的趋势。在内核及电压比较高，功耗不是很大的系统中，电压压降问题也许不是很突出，但如果内核电压比较小，功耗又比较大的情况下，电源路径上的哪怕是0.1V的压降都是不允许的，比如说ADI公司的TS201内核电压只有1.2V，内核供电电流要2.68A，如果路径上有0.1欧姆的电阻，电压将会有0.268V的压降，这么大的压降会使芯片工作不正常。如何尽量减小路径上的压降呢？主要通过以下几种方法。a：尽量保证电源路径的畅通，减小路径上的阻抗，包括热焊盘的连接方式，应该尽量的保持电流的畅通，如下图1和图2的比较，很明显图2中选择的热焊盘要强于图1。
b：尽量增加大电流层的铜厚，最好能铺设两层同一网络的电源，以保证大电流能顺利的流过，避免产生过大的压降，关于电流大小和所流经铜厚的关系如表1所示。
（表1）oz.铜即35微米厚，2 oz.70微米, 类推
举例说，线宽0.025英寸，采用2 oz.盎斯的铜，而允许温升30度，那查表可知，最大安全电流是 4.0A。2． 同步开关噪声的问题。
同步开关噪声（Simultaneous Switch Noise，简称SSN）是指当器件处于开关状态，产生瞬间变化的电流（di/dt），在经过回流途径上存在的电感时，形成交流压降，从而引起噪声，所以也称为Δi噪声。开关速度越快，瞬间电流变化越显著，电流回路上的电感越大，则产生的SSN越严重。基本公式为：
VSSN=N·LLoop·(dI/dt)
公式1。
其中I指单个开关输出的电流，N是同时开关的驱动端数目，LLoop为整个回流路径上的电感，而VSSN就是同步开关噪声的大小。
如果是由于封装电感而引起地平面的波动，造成芯片地和系统地不一致，芯片的地被抬高这种现象我们称为地弹（Groundbounce）。同样，如果是由于封装电感引起的芯片和系统电源被降低，就称为电源反弹（PowerBounce）。如果芯片内部多个驱动同时开关时，会造成很大的芯片电源电压的压降和地平面的抬高，从而造成芯片的驱动能力的降低，电路速度会减慢。由公式1可知减小回路电感可以减小VSSN，其中回路电感包括芯片管脚的寄生电感，芯片内部电源和芯片内部地的电感，系统的电源和地的电感，以及信号线自身的电感，这四部分组成。所以见小VSSN的办法主要有以下几种方式。
a : 降低芯片内部驱动器的开关速率和同时开关的数目，以减小di/dt，不过这种方式不现实，因为电路设计的方向就是更快，更密。b : 降低系统供给电源的电感，高速电路设计中要求使用单独的电源层，并让电源层和地平面尽量接近。
c :降低芯片封装中的电源和地管脚的电感，比如增加电源/地的管脚数目，减短引线长度，尽可能采用大面积铺铜。
d :增加电源和地的互相耦合电感也可以减小回路总的电感，因此要让电源和地的管脚成对分布，并尽量靠近。
3.地的分割原则
任何一根信号线中的电流都要通过和它临近的地平面来回到它的驱动端，所以我们进行地的分割的时候要避免避免割断高速信号的回留路径，如下图3所示：
（图3）
上面的信号回路的电流不得不绕过分割槽，这样会产生很多相关的EMI问题，以及会给信号线的阻抗匹配产生影响。
三：不同传输线路的设计规则
根据信号线所处印制版中的层叠位置可以将信号线分为微带线和带状线，其中微带线是指在PCB的表层所走的线，有一层介质和它相临，信号传输速度较带状线要快，带状线在PCB的内层，有两层介质相临，信号传输速度比微带线要慢，但是EMI，EMC以及串扰等性能要好的多，所以建议高速信号都走成带状线。
根据信号线传输信号的方式最常见的有两种方式包括单端线和差分线。其中影响单端线传输性能的包括信号的反射和串扰。差分线虽然噪声免疫，但对阻抗控制，差分对间的线长要有严格的控制。下面分别对影响单端线和差分线性能的因素进行一下分析。1． 单端线反射的形成以及消除办法
我们知道如果源端的阻抗和终端的阻抗相匹配那么信号的功率 将会是最大，如果终端和源端阻抗不匹配则将会引起信号的反射，部分信号还会辐射出去造成EMI问题。
（图4）
那么什么时候反射不用考虑，什么时候不得不考虑呢？如图4所示，假设信号从源端由高电平变为低电平传输出去，信号传输延时为Tp，（有的文档将沿跳变时间<=四分之一Tp做为把信号线看成微波中传输线的条件）如果2Tp小于信号沿的跳边时间的话，反射因素就不用考虑，因为不会影响电平的判断，只会使沿的跳变不规则。相反的如果2Tp大于信号沿跳变的时间，那么反射会在发射端形成振铃现象，会影响到电平的判断，所以要考虑影响。信号线在介质中的传输速度为：
公式2 公式2为信号线为带状线时的传输公式。当信号线为微带线时，传输的介电常数的计算公式为：
公式3
如果信号线过长则反射因素就不得不考虑。解决的办法可以在线上串一个小欧姆阻值的电阻，还可以并一个小容值的电容，不过这种方法不太现实。图5为串联电阻之前的波形，图6为串联电阻之后的波形。
2． 影响信号间串扰的因素及解决办法。
串扰是信号传输中常见的问题，有些说法只要控制间距是线宽的3倍就可以了，也就是常说的3W原则，这种说法只是说间距越大越好，但还是不够全面。
（图7）
由图7可知除了和线间距D有关，还和走线层和参考平面的高度H有关。D越大越好，H越小越好。随着PCB的密度越来越高，有时候不能满足3W原则，这就要根据系统的实际情况，看多大的串扰能够忍受，另外由于工艺的原因H也不能太小，一般都不要小于5mil。图8和图9为调整线间距和H前后的对比。3． 差分线阻抗匹配和走线应注意事项
现今LVDS走线越来越流行，主要原因是因为它是采用一对线 对一个信号进行传输，其中一根上传输正信号，另一根上传输相反的电平，在接收端相减，这样可以把走线上的共模噪声消除。另外就是因为它的低功耗，LVDS一般都采用电流驱动，电压幅度才350mvpp。当然它也有缺点就是需要2倍宽度的走线数来传输数据。
差分线一般传输信号的速度都比较快，所以要进行严格的阻抗控制，一般都控制在100欧姆。下图10为一个差分传输模型，其中Z11和Z22分别为两跟信号线的特性阻抗，K为另外一跟线对自己的耦合系数。I为线上的电流。
图10 1线上任意一点的电压为V1=Z11*i1+Z11*i1*K 2线上任意一点的电压为 V2=Z22*i2+Z22*i2*K因为Z11=Z22=Z0，i1=-i2,所以V1和V2大小相等方向相反。所以差分阻抗为 Zdiff=2*Z0*（1-K）
公式4 由公式4可知差分阻抗不仅和单跟线的特性阻抗Z0有关，还和耦合系数K有关，所以调整线宽，间距，介电常数，电介质厚度，都会影响到差分阻抗。
另外差分线大多应用在源同步时钟系统当中，这就要求数据线和时钟线的长度要匹配，类外由差分线自身的特性要求一对之间的两跟线要匹配。下图11为等长的理想的差分线在接收端的情形。可以看到两跟线完全等延时，再相减之后不会出现误码。而图12为其中一跟线的延时比另一跟要长的情形，这样再相减误码很容易产生。
图11
图12 由于布线工具和器件本身以及工艺的原因很难做到没一对线和对与对之间的线都匹配，至于相差多少合适，并没有严格的公式，即使有也要具体情况具体分析，不可能都使用。根据以往的调试经验当信号工作在500MHZ~~800MHZ之间时，对内相差80mil，对间和时钟相差+-250mil，不会出现问题。（仅做参考）。
四：电磁干扰的产生及避免措施
EMI即电磁辐射是很常见的问题，主要减少电磁辐射的办法有以下几种方法：
a ：屏蔽。在比较敏感或高速的信号周围用地平面进行屏蔽，每格1000mil打一个地孔。
b ：避免或减小信号的环路面积。由电磁场理论可知变化的电场产生变化的磁场，当开关频率很高的时候，会由环路向外辐射电磁能量，也容易接收外面的磁场，就象是一个天线，所以应该尽量避免。c ：做好电源的滤波。滤波的器件主要包括磁珠和电容。磁珠类似带通滤波器，可以抑制高频，选择不同容值的电容可以针对不同频率的滤波起到旁路作用。五：总结
随着PCB密度，速度的提高，以及工艺方面的限制，信号完整性问题，以及电磁兼容问题会越来越突出，但只要我们依据一定的设计准则，通过一些仿真软件比如说Hyperlynx，还是可以把高速设计问题很好的解决。
第三篇：PCB高速4层板以上布线总结
高速板4层以上布线总结
（工作之余总结，谨供切磋）
1、3点以上连线，尽量让线依次通过各点，便于测试，线长尽量短，如下图（按前一种）：
2、引脚之间尽量不要放线，特别是集成电路引脚之间和周围。
3、不同层之间的线尽量不要平行，以免形成实际上的电容。
4、布线尽量是直线，或45度折线，避免产生电磁辐射。
5、地线、电源线至少10-15mil以上（对逻辑电路）。
6、尽量让铺地多义线连在一起，增大接地面积。线与线之间尽量整齐。
7、注意元件排放均匀，以便安装、插件、焊接操作。文字排放在当前字符层，位置合理，注意朝向，避免被遮挡，便于生产。
8、元件排放多考虑结构，贴片元件有正负极应在封装和最后标明，避免空间冲突。
9、目前印制板可作4—5mil的布线，但通常作6mil线宽，8mil线距，12/20mil焊盘。布线应考虑灌入电流等的影响。
10、功能块元件尽量放在一起，斑马条等LCD附近元件不能靠之太近。
11、过孔要涂绿油（置为负一倍值）。
12、电池座下最好不要放置焊盘、过空等，PAD和VIL尺寸合理。
13、布线完成后要仔细检查每一个联线（包括NETLABLE）是否真的连接上（可用点亮法）。
14、振荡电路元件尽量靠近IC，振荡电路尽量远离天线等易受干扰区。晶振下要放接地焊盘。
15、多考虑加固、挖空放元件等多种方式，避免辐射源过多。
16、设计流程：A：设计原理图；B：确认原理；C：检查电器连接是否完全；D：检查是否封装所有元件，是否尺寸正确；E：放置元件；F：检查元件位置是否合理（可打印1：1图比较）；G：可先布地线和电源线；H：检查有无飞线（可关掉除飞线层外其他层）；I：优化布线；J：再检查布线完整性；K：比较网络表，查有无遗漏；L：规则校验，有无不应该的错误标号；M：文字说明整理；N：添加制板标志性文字说明；O：综合性检查。
第四篇：高速客运公司关于客运线路申请书
尊敬的***运输管理局：
我们***客运公司，注册资金***万元，从200*年起，经县工商局登记注册，获得了***至***客运线路的经营许可证，并且是我县唯一一家具有合法经营***至***地的客运班线资质的客运企业，公司目前拥有高一级39座新客车**辆，每天从早**点到下午***点，由我县**车站和**车站统一售
票、巡回对开，充分保证了旅客乘车的需求。公司依据省交通厅运管局的部署和安排，秉承“服务至上、安全第一”经营理念，驾驶员、乘务员严格按照《道路运输从业人员管理规定》的条件统一招聘、统一培训、统一着装、挂牌上岗。客运服务积极向民航服务模式靠拢，以“安全、快捷、优质、舒适”为原则，以增强客运服务能力，树立公司良好形象、提升社会美誉度为目的，开展良性竞争，努力打造“运营行为规范、运营效益良好、乘车旅客普遍满意、社会各界广泛认可、管理机构充分肯定的文明优质班线。
这几年公司发展规模壮大，急需扩宽业务范围，目前，我公司的经营许可证是县内客运，为了公司的良性发展，我公司想增加省际班线客运线路的业务，这样对加快我省运力结构的调整起到了积极的推动作用，同时也对我公司的发展起到良性的推动作用。
近几年，公司在经营期内守法经营，安全运行情况，服务质量情况，车辆技术状况等综合审查，都达到了指定的要求，并且我公司高一级车辆在使用年限和数量上都达到了运管局的相关要求。在上一的客运企业质量信誉考核中，我公司达到aa级以上，并且无违反信访条例聚众闹事，聚众上访等事件及重大服务质量投诉事件的发生。做到了认真遵守道路运输法律法规，做到守法经营、规范服务。得到了有关部门的高度表扬。因此，希望***运管局能批准我公司增加省际班线申请。
特此申请
***客运公司
2010年5月**日
第五篇：射频电路与高速PCB电磁兼容设计高级研修班
射频电路与高速PCB电磁兼容设计高级研修班
当今电子技术的发展日新月异，工作速度不断提高，电路的复杂性不断增加，射频电路、多层板和高密度电路板的出现等等都对PCB板级电磁兼容设计提出了更新更高的要求。为了解决这些问题智通培训资讯网承办的“射频电路与高速PCB电磁兼容设计”高级研修班将分期在全国召开！
本课程系统地介绍了射频电路与高速PCB设计相关的EMC理论和实践知识，结合业界最流行的仿真设计讲解如何在PCB上进行电磁兼容（EMC）设计及信号完整性设计，并结合实际指出设计人员在设计中常出现的错误，从理论上分析产生问题的原因。同时进行大量成功和失败的案例讲解，为学员提供丰富的实践经验并熟悉掌握射频电路与高速PCB电磁兼容设计技术。
一、课程特色
内容：经验、技巧、新颖、实用、深入、全面。方式：看图说话，案例教学，通俗易懂。效果：立竿见影。
二、培训收益
1.掌握射频与高速PCB电磁兼容设计技术 2.免费得到以下资料 1）电子课件 2）各种EMC器件手册
课程对象：研发工程师、电子电路工程师、PCB工程师、射频工程师、硬件工程师、测试工程师，EMCEMI工程师，SI工程师。
培训费用：3200元/人（含培训、资料、证书、午餐费）。请在开班前传真报名回执表。我们将在开班前2天内传真《报到通知书》，告知具体地点及行车路线； 培训时间、地点：2天 上海 2013年4月12-13日 11日报到
【主办单位】中国电子标准协会【协办单位】深圳市威硕企业管理咨询有限公司
三、课程提纲：课程大纲以根据学员要求，上课时会有所调整，具体以报到时的讲义为准。第一章：板级EMC滤波设计
1信号EMI滤波设计 2 EMI信号线滤波器的分类 3根据阻抗选用滤波电路 4确定滤波器阶数 5插入损耗的估算 6器件参数的确定 7馈通滤波器 8陶瓷滤波器 9PCB滤波器安装要点
10电源滤波器设计 11交流电源滤波器设计 12改善滤波器高频特性的方法 13直流电源滤波器设计 14瞬态脉冲干扰的抑制 15瞬态干扰抑制原理 16ESD控制 17USB接口ESD防护方法 18脉冲群干扰的抑制
19消除按键抖动干扰的电路 20浪涌抑制 21E1/T1接口的雷击浪涌保护电路 第二章：PCB布局布线EMC设计
1布局EMC设计 2分割技术 3器件布局设计 4PCB布线EMC设计 5安规设计 6布线分离设计 7保护线路 8线路板边缘设计 9导电岛
10PCB接地设计 11接地方式种类（含工程案例）12线路板上的地线隔离 13统一地设计 14地线面上的缝隙 15公共地线阻抗设计
16屏蔽接地（含工程案例）17放大器屏蔽壳的接地 18电缆屏蔽层接地 19散热片的接地设计 20ESD保护地环 21单层/双层板EMC设计技术 22多个供电源设计 23保护环 24时钟线的处理
25多层板EMC设计（含工程案例）26I/O接口布局布线技术 27局域网络的I/O layout 28视频电路的Layout 29音频电路的Layout 30BNC连接器EMC设计 31内存条插座电源针滤波 32背板及插板的PCB layout技术 33背板-插板连接器设计 34背板的接地环路控制 第三章： 电源完整性设计
1电源完整性基本设计 2如何减小di/dt 3如何切断耦合途径和控制辐射回路 4电源线噪声的消除 5地线噪声电流的抑制 6锂电池电路的设计 7解耦设计 8克服电容非理想性的方法9去耦电容的计算和选择 10增强解耦效果的方法 11电源完整性设计步骤 12Cadence 13SIWAVE电源完整性解决方案 第四章：高速PCB设计
1信号完整性设计基础 2高速电路定义 3信号完整性的含义 4PCB中的传输线类型 5传输线效应 6差分对
7信号完整性的仿真 8信号完整性的测量技术 9高速电路板设计要点 10高速PCB设计方法 11关键网线的走线长度 12端接技术 13补偿技术 14改善传输线眼图 15减小串扰的措施
16防护布线 17差动输入消除共模噪声 18高速信号线跨层传输 19时钟电路的电磁兼容设计 20时钟源的电源滤波设计 21阻抗匹配 22时钟线换层 23接地 24如何抑制时钟电路30-300MHz谐波骚扰 25扩谱时钟技术 26地线护送 27总线EMC设计 28利用硬件信号封锁提高可靠性 29总线过孔处设置 工程案例
1看门狗电路抗干扰设计 2面板拨码开关电路抗干扰设计
3抑制数字芯片振荡方法 4SD卡EMC设计 5USB接口的EMI和ESD设计 第五章：射频及微波印制板EMC设计
1射频电路的特点 2阻抗测量方法 3小信号阻抗测量
4大信号阻抗测量 5射频电路阻抗匹配技术6集总参数元件匹配网络的设计 7并联型微带匹配电路 8串联型微带匹配电路 9射频滤波设计 10低通原型滤波器 11频率变换 12集总参数元件滤波器设计
13分布参数滤波器设计与实现 14射频电路EMC设计 15时间隔离设计 16低噪声放大器设计 17通信系统的收发端保护
18射频PCB布局与数模混合类PCB布局 19手机PCB分层 20滤波设计 21传感器 22隔离设计 23屏蔽设计 24布线设计 25微带线 26转角设计 27差分走线 28蛇形走线 第六章：综合案例
1评估PCB设计质量 2单频率点质量评估 3大面积电流环 4电流回流经过接插件 5电阻器引发失效 6射频功率放大模块 7车载 GPS 8车载摄像头传导发射整改 9通讯端口的EFT问题 10关注源头控制 11天线效应 12地址总线引起的EMI辐射
13主板辐射超标 14扫描仪EMC设计整改案例 15电能表ESD 设计 16通信产品整改案例 17SDRAM电路EMI干扰 18某路由器产品 19SIEMENS GPS Interface 20车载导航产品辐射抗扰度整改
师资介绍：
周教授：英国Wayne kerr电子仪器公司技术顾问、Emerson公司产品评审专家、美国Gers
on Lehrman集团专家、电子行业资深教授、大学博士；早年于西门子公司设计数控系统7年，后一直从事电子设备可靠性设计、电磁兼容设计、电子设备结构设计、热设计、防腐蚀设计、防振设计、电子设备制造工艺设计、静电防护体系建设、电子产品认证等方面的研究，从业30余年经验；出版专业著作8部，包括《电子设备结构与工艺》、《电子设备防干扰原理与技术》、《现代传感器技术》、《数控机床实用技术》、《现代电子设备设计制造手册》、《电磁兼容基础及工程应用》、《家用电器实用技术》等，部分著作多次印刷发行；待出版的专业著作有《印制电路板设计制造技术》并应一些单位的要求，编写了企业内部规范等等；多次去国外进行产品设计评审并主持完成我国省部级科研课题多项，在中国工程院院刊等核心期刊发表学术论文40多篇，多篇被EI收录。
点击咨询 