《计算机电路与电子技术基础课程设计》任务...[定稿]

第一篇：《计算机电路与电子技术基础课程设计》任务...[定稿]

《计算机电路与电子技术基础课程设计》任务书

一、设计课题：《简易函数信号发生器的设计》

二、设计方案及要求。

1.设计目的（1）、掌握信号发生器的设计方法和测试技术。

（2）、了解单片函数发生器的工作原理和应用，了解内部组成原理。用模拟器件模拟电路。

（3）、学会安装和调试分立元件与集成电路组成的多级电子电路小系统。

2.设计技术指标与要求

（1）、基本要求：

A、电路能输出正弦波、方波和三角波等三种波形；

B、输出信号的频率要求可调；

C、拟定测试方案和设计步骤；

D、根据性能指标，计算元件参数，选好元件，设计电路并画出电路图；E、写出设计性报告。

（2）、技术指标

频率范围：100Hz-1KHz，1Kz-10KHz；

输出电压：正弦波Upp≈3 V 幅度连续可调;

三角波Upp≈5 V 幅度连续可调;

方波Upp≈14 V 幅度连续可调.波形特性 ：

方波上升时间小于2s；

三角波非线性失真小于1%；

正弦波谐波失真小于3%。

3.设计提示

（1）基本原理

函数发生器的组成函数发生器一般是指能自动产生正弦波、方波、三角波的电压波形的电路或者仪器。电路形式可以采用由运放及分离元件构成；也可以采用单片集成函数发生器，本课题设计采用前者。根据用途不同，有产生三种或多种波形的函数发生器，本课题介绍方波、三角波、正弦波函数发生器的方法。

（2）设计方案提示

可通过集成运算放大器与晶体管差分放大器组成方波-三角波-正弦波。可

以先产生正弦波，然后通过整形电路将正弦波变换成方波，再由积分电路将方波变成三角波；也可以先产生三角波，在通过微分电路将三角波变换为方波，再将方波变换成正弦波；也可以先产生方波，再通过积分电路将方波变换成三角波，再将三角波变化成正弦电路。

三、时间安排

学习简易函数信号发生器原理…………………………1.5天 设计………………………………………………………2.5天 总结与编写设计说明书……………………………………………… 1天

四、设计完成内容

设计说明书（不少于2500字）：

1）设计目的、任务

2）设计方案及元件选择

3）总体功能说明、各单元电路图及功能说明、参数选择

五、设计环节考勤：

每天上午8：20-11：50，下午2：00-4：30必须在所安排的设计地点进行设计，由班长负责考勤，老师抽查。

六、设计地点

第17周周四至第18周周三：C2-104、电子系电路实验室（第17周周五上午、18周周二上午）

第二篇：《计算机电路与电子技术》课程设计-搅拌机（定稿）

《计算机电路与电子技术（2）》课程设计

一、课题：搅拌器控制电路设计

二、设计要求

1．能够控制搅拌机电机的运转，搅拌机电机的工作顺序为：

启动→正转30s→暂行10s→反转30s→停止。

2．用4个LED模拟搅拌机的转动方向：LED1~LED4右移循环点亮表示正转；LED1~LED4左移循环点亮表示反转；LED1~LED4点亮表示暂停；全灭为停止。

3．用数码管显示搅拌时间，对搅拌过程作倒计时显示，直到时间到停机，并发出音响信号报警。

4．设置停止键，在搅拌过程中随时可终止动作，并使显示器清零。

三、要求完成的任务

1．设计该电路并画出整体电路原理图

2．完成设计电路连接与调试

3．写出设计说明书

四、设计说明书规格：不少于3000字（不含图）

封面

目录

1）设计目的、任务

2）设计方案比较及选择

3）总体功能说明

4）各单元电路图及功能说明、参数选择

5）设计总结

6）附录：参考文献、电路原理图、器件清单

第三篇：数字电子技术电路课程设计

数字电子技术电路课程设计

题 目：数字时钟说明书

所在学院：信息工程学院

专 业：通信工程

班 级：

授课教师：

小组成员：

时 间：

16--1

2014-6-10

数字时钟说明书

数字钟是一种用数字电子技术实现时，分，秒计时的装置，具有较高的准确性和直 观性等各方面的优势，而得到广泛的应用。此次设计数字电子钟是为了了解数字钟的原理，在设计数字电子钟的过程中，用 数字电子技术的理论和制作实践相结合，进一步加深数字电子技术课程知识的理解和应用，同时学会使用Multisim电子设计软件。

一、设计目的

1.熟悉集成电路的引脚安排.2.掌握各芯片的逻辑功能及使用方法.3.了解面包板结构及其接线方法.4.了解数字钟的组成及工作原理.5.熟悉数字钟的设计与制作.二、设 计 要求

1.显示时，分，秒，用24小时制 2.能够进行校时，可以对数字钟进行调时间 1.设计指标

时间以24小时为一个周期;显示时,分,秒;有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号.画出电路原理图(或仿真电路图);判断元器件及参数选择;电路仿真与调试;PCB文件生成与打印输出.3.制作要求 自行装配和调试,并能发现问题和解决问题.4.编写设计报告 写出设计与制作的全过程,附上有关资料和图纸,有心得体会.1.数字钟的构成

数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路.由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定.通常使用石英晶体振荡器电路构成数字钟.图 3-1所示为数字钟的一般构成框图.1.秒脉冲发生器 脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。如晶振为32768 Hz，通过15次二分频后可获得1Hz的脉冲输出.2.计数译码显示

秒、分、时、日分别为60、60、24、7进制计数器、秒、分均为60进制，即显示00～59，它们的个位为十进制，十位为六进制。时为二十四进制计数器，显示为00～23，个位仍为十进制，而十位为三进制，但当十进位计到2，而个位计到4时清零，就为二十四进制了。

⑴晶体振荡器电路

晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号,可保证数字钟的走时准确及稳定.不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路.⑵分频器电路

分频器电路将32768Hz的高频方波信号经32768()次分频后得到1Hz的方波信号供秒计数器进行计数.分频器实际上也就是计数器.⑶时间计数器电路

时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器,分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为12进制计数器.⑷译码驱动电路

译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流.⑸数码管

数码管通常有发光二极管(LED)数码管和液晶(LCD)数码管,本设计提供的为LED数码管.2.数字钟的工作原理 1)晶体振荡器电路

晶体振荡器是构成数字式时钟的核心,它保证了时钟的走时准确及稳定.晶体XTAL的频率选为32768HZ.该元件专为数字钟电路而设计,其频率较低,有利于减少分频器级数.当要求频率准确度和稳定度更高时,还可接入校正电容并采取温度补偿措施.由于CMOS电路的输入阻抗极高,因此反馈电阻R1可选为1.8KΩ.较高的反馈电阻有利于提高振荡频率的稳定性.2)分频器电路

通常,数字钟的晶体振荡器输出频率较高,为了得到1Hz的秒信号输入,需要对振荡器的输出信号进行分频.通常实现分频器的电路是计数器电路,一般采用多级2进制计数器来实现.例如,将32768Hz的振荡信号分频为1HZ的分频倍数为32768(215),即实现该分频功能的计数器相当于15极2进制计数器.常用的2进制计数器有74HC393等.3）6进制计数器转换电路

分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同,只不过分个位计数单元的Q3作为向上的进位信号应与分十位计数单元的CPA相连,分十位计数单元的Q2作为向上的进位信号应与时个位计数单元的CPA相连.时个位计数单元电路结构仍与秒或个位计数单元相同,但是要求,整个时计数单元应为12进制计数器,不是10的整数倍,因此需将个位和十位计数单元合并为一个整体才能进行12进制转换.利用1片74HC390实现12进制计数功能的电路如图3-6所示.4)译码驱动及显示单元

计数器实现了对时间的累计以8421BCD码形式输出,选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流,选用CD4511作为显示译码电路,选用LED数码管作为显示单元电路.5)校时电源电路

当重新接通电源或走时出现误差时都需要对时间进行校正.通常,校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可.根据要求,数字钟应具有分校正和时校正功能,因此,应截断分个位和时个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中.图3-7所示即为带有基本RS触发器的校时电路, 1.实验中所需的器材 5V电源.面包板1块.示波器.万用表.镊子1把.剪刀1把.网络线2米/人.共阴八段数码管6个.HD74LS48P芯片6个.HD74LS90P芯片6个.HD74LS08P芯片2个.555芯片一个.1.8KΩ电阻一个.设计图为：

面包板内部结构图

面包板右边一列上五组竖的相通,下五组竖的相通,面包板的左边上下分四组,每组中X,Y列(0-15相通,16-40相通,41-55相通,ABCDE相通,FGHIJ相通,E和F之间不相通.个功能块电路图

一个CD4511和一个LED数码管连接成一个CD4511驱动电路,数码管可从0---9显示,以次来检查数码管的好坏,见附图5-1.利用一个LED数码管,一块CD4511,一块74HC390,一块74HC00连接成一个十进制计数器,电路在晶振的作用下数码管从0—9显示, 总接线元件布局简图,见附图6-1 芯片连接图见附图7-1 八,总结

设计过程中遇到的问题及其解决方法.在检测面包板状况的过程中,出现本该相通的地方却未通的状况,后经检验发现是由于万用表笔尖未与面包板内部垂直接触所至.在检测CD4511驱动电路的过程中发现数码管不能正常显示的状况,经检验发现主要是由于接触不良的问题,其中包括线的接触不良和芯片的接触不良,在实验过程中,数码管有几段二极管时隐时现,有时会消失.用5V电源对数码管进行检测,一端接地,另一端接触每一段二极管,发现二极管能正常显示的,再用万用表欧姆档检测每一根线是否接触良好,在检测过程中发现有几根线有时能接通,有时不能接通,把接触不好的线重新接过后发现能正常显示了.其次是由于芯片接触不良的问题,用万用表欧姆档检测有几个引脚本该相通的地方却未通,而检测的导线状况良好,其解决方法为把CD4511的芯片拔出,根据面包板孔的的状况重新调整其引脚,使其正对于孔,再用力均匀地将芯片插入面包板中,此后发现能正常显示,本次实验中还发现一块坏的LED数码管和两块坏的CD4511,经更换后均能正常显示.在连接晶振的过程中,晶振无法起振.在排除线与芯片的接触不良问题后重新对照电路图,发现是由于12脚未接地所至.在连接六进制的过程中,发现电路只能4,5的跳动,后经发现是由于接到与非门的引脚接错一根所至,经纠正后能正常显示.在连接校正电路的过程中,出现时和分都能正常校正时,但秒却受到影响,特别时一较分钟的时候秒乱跳,而不校时的时候,秒从40跳到59,然后又跳回40,分和秒之间无进位,电路在时,分,秒进位过程中能正常显示,故可排除芯片和连线的接触不良的问题.经检查,校正电路的连线没有错误,后用万用表的直流电压档带电检测秒十位的QA,QB,QC和QD脚,发现QA脚时有电压时而无电压,再检测秒到分和分到时的进位端,发现是由于秒到分的进位未拔掉所至.在制作报时电路的过程中,发现蜂鸣器在57分59秒的时候就开始报时,后经检测电路发现是由于把74HC30芯片当16引脚的芯片来接,以至接线都错位,重新接线后能正常报时.连接分频电路时,把时个位的QD和时十位的1脚断开,然后时十位的1脚接到晶振的3脚,时十位的3脚接到秒个位的1脚,所连接的电路图无法正常工作,时十位从0-9的跳,时个位只能显示一个0,在这个电路中3脚的分频用到两次,故无法正常显示,因此要把12进制接到74HC390的一个逻辑电路空出来用于分频即可,因此把时十位的CD4511的12,6脚接地,7脚改为接74HC390的5脚,74HC390的3,4脚断开,然后4脚接9脚即可,其中空出的74HC390的3脚就可用于2Hz的分频,分频后变为1Hz,整个电路也到此为正常的数字钟计数.2.设计体会

在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法.在连接六进制,十进制,六十进制的进位及十二进制的接法中,要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了.在设计电路中,往往是先仿真后连接实物图,但有时候仿真和电路连接并不是完全一致的,例如仿真的连接示意图中,往往没有接高电平的16脚或14脚以及接低电平的7脚或8脚,因此在实际的电路连接中往往容易遗漏.又例如74HC390芯片,其本身就是一个十进制计数器,在仿真电路中必须连接反馈线才能正常显示,而在实际电路中无需再连接,因此仿真图和电路连接图还是有一定区别的.在设计电路的连接图中出错的主要原因都是接线和芯片的接触不良以及接线的错误所引起的.3.对该设计的建议

此次的数字钟设计重在于仿真和接线,虽然能把电路图接出来,并能正常显示,但对于电路本身的原理并不是十分熟悉.总的来说,通过这次的设计实验更进一步地增强了实验的动手能力.

第四篇：数字电子技术基础课程设计

苏州科技大学 电子与信息工程学院 数字电子技术基础课程设计报告

电子1412

姓名：孙玮

苏州科技大学 电子与信息工程学院

数字电子技术基础课程设计报告

专业班级：电子1412 学号：14200106214

姓名：孙玮

指导教师：潘欣裕

2016年

07月

03日

苏州科技大学 电子与信息工程学院 数字电子技术基础课程设计报告

电子1412

姓名：孙玮

一、基础部分（共55分，利用下列芯片，构建出具有验证其逻辑或时序功能的系统，实现仿真电路，并附详细参数计算及说明）1.1、基于74138、74148编码、解码系统。（10分）

图1

图2 苏州科技大学 电子与信息工程学院 数字电子技术基础课程设计报告

电子1412

姓名：孙玮

图1为编码器电路，图2为解码器电路。他们的逻辑转换表如下所示。

图3

图4 74HC148在S=0电路正常的工作状态下，允许I0~ I7当中同时有几个输入端为低电

’’平，即有编码输入信号。I7的优先级最高，I0的优先级最低。当有多个输入时，编码器只

’’’会对优先级最高的进行编码，优先级较低的不会进行编码。当出现Y2、Y1、Y0都为0时，’’’可以用Ys和Yex的不同状态来区分。只有当S为0时。编码器才会工作，不为0 时，编码

’’器不工作，输出均为1。有输入时Ys为1，Yex为0，当使用两片接成16-4编码器时，第一’’片的Ys连到第二片的S。

’’ 74HC138只有当S1=1，且S2=S3=0时才会工作。数据由S1段输入，由A2A1A0来确定输出口，所以S1成为数据输入端，A2A1A0为地址输入端，以反码输出。

将73HC148的输出作为74HC138的地址输入可以实现完整的编码解码电路。’

’

’1.2、基于74161或74160的计数电路。（10分）苏州科技大学 电子与信息工程学院 数字电子技术基础课程设计报告

电子1412

姓名：孙玮

图5 图5所示为基于74HC161的计数电路。该电路是由两片74HC161级联实现的256进制计数器。其输入端逻辑电平如下图所示。

图6

’74HC161为十六进制计数器，其从0000到1111计数。RD为0时，74HC161不论其他引

’’脚的接法直接异步置零，当CLK为上升沿时，且RD为1，LD=0是芯片工作在预置数状态，’’同步置数；CLK上升沿，RD=LD=1，芯片处于计数状态，每来一次上升沿，芯片会有一次加一。图中芯片处于计数状态，~LOAD和~CLR接1，ENP与ENT接1，芯片开始正常计数。当数据加到1111时，在RCO处产生进位。此外，通过多个级联可以实现多进制的计数器。

1.3、基于74151数据选择器的功能电路。（10分）

图7所示为基于74151数据选择器的功能电路。图8所示为74151数据选择器的逻辑转换表。74151是八选一的数据选择器，使用ABC输入地址代码，可以选择八个数据中的一个，并在Y输出，~W输出Y的取反值。例如如图中所示，当输入为D0=D1=D2=D4=D5=1，D3=D6=D7=0，A=0，B=C=1，数据选择器选择了D3，所以表现在二极管上是不导通。

苏州科技大学 电子与信息工程学院 数字电子技术基础课程设计报告

电子1412

姓名：孙玮

图7

图8 1.4、基于JK触发器的时序电路。（10分）

图9 图9所示为由四个JK触发器构成的十六进制计数电路。其输出波形如下图所示。

图10 苏州科技大学 电子与信息工程学院 数字电子技术基础课程设计报告

电子1412

姓名：孙玮

由图可见，各触发器驱动方程分别为T0=1 T1=Q0 T2=Q0Q1 T3=Q0Q1Q2。将上式代入T触发器

*’*’’*’（由JK触发器构成）的特性方程可得Q0=Q0Q1=Q0Q1+Q0Q1 Q2=Q0Q1Q2 *’’’Q3=Q0Q1Q2Q3+(Q0Q1Q2)Q3+(Q0Q1Q2)Q3。电路输出方程为C= Q0Q1Q2Q3。其电路状态转换表如下图所示。

图11

1.5、555的信号产生电路、施密特触发电路各一个。（15分）

图12 如图12所示为基于施密特触发器的整波电路。它的功能是将正弦波转化为方波信号。仿真的示波器截图如下图所示。苏州科技大学 电子与信息工程学院 数字电子技术基础课程设计报告

电子1412

姓名：孙玮

图13 如图14所示为基于555定时器的多谐振荡电路。其充电周期T1=Ln2*（R1+R2）C2，放电周期T2=Ln2*R1*C2，T=T1+T2。因此，图中电路所产生信号频率为f=1/T=476Hz。测量波形如下图所示。

图14 苏州科技大学 电子与信息工程学院 数字电子技术基础课程设计报告

电子1412

姓名：孙玮

二、提高部分（40分）

2.1、制作一个时钟电路，具有时、分、秒显示、重置、预置等功能，要求写出必要的设计过程，并画出对应的逻辑图，实现仿真。（15分）计数部分截图如图15所示；置数如图16所示；复位如图17所示。

1、秒钟设计：

秒钟是六十进制，用两片74HC160实现，第一片作为秒，十进制，第二片作为十秒，设置成六进制，并将第一片的进位信号连接到第二片的ENT与ENP；秒位满十进制进位溢出给十秒位计数信号，所以秒位计十次，十秒位计一次，从而实现六十进制。74HC160输出端接数码管读出计数。

2、分钟设计：

原理和秒钟一样，也是采用六十进制。

3、时钟设计：

时钟与之前两个不一样，设置为二十四进制，整体进行置数，当时钟达到24时直接置零，从头开始计数。

4、秒钟与分钟之间的连接：

当秒钟计到59时，会对分钟产生进位。所以用与门将秒位的二进制九和十秒位上的二进制五通过与门连接到分钟的ENT/ENP使得分钟正常计数开始，从而实现秒钟计数六十次，分钟计数一次。

5、分钟与时钟的连接：

原理与秒钟和分钟的连接类似，将秒钟和分钟上的二进制位的59通过一个与门连接到时钟的ENP/ENT，使得时钟得以正常计数，从而实现分钟计数60，时钟计数一次。

6、整体时钟的置零：

将各个位的CLR位引出来和六进制的复位连线经与门之后连接到单刀双掷开关上，CLR是低电平有效，所以当单刀双掷开关接地时，整个时钟电路时置零。

7、整体时钟电路置数：

将每一片的74HC160的输入端连接到一个开关，通过控制开关的连接控制输入1或者0。将所有芯片的Load端引至一个单刀双掷开关，低电平有效，从而实现同时置数。

以上就是设计时钟电路的简要思路。

图15 苏州科技大学 电子与信息工程学院 数字电子技术基础课程设计报告

电子1412

姓名：孙玮

图16

图17

2.2、用两片四位全加器74283和必要的逻辑门设计一个数制转换电路，实现将输入的两位十进制数转换成二进制数，十进制数的输入采用8421BCD码来表示，要求写出必要的设计过程，并画出对应的逻辑图，实现仿真。（15分）

图18 苏州科技大学 电子与信息工程学院 数字电子技术基础课程设计报告

电子1412

姓名：孙玮

如图18所示为仿真的截图。其左端输入BCD码10001001，右端LED显示的是01011001，均分别为十进制数89。设计思路：

假设有一个两位十进制数X，其对应的八位BCD码为ABCDEFGH，即ABCD*(10000)BCD +EFGH=(X)10。上式=ABCD*（1000）B+ABCD*（10）B+EFGH，所以二进制为ABCD000+ABCD0 +EFGH=ABCD000+ ABCD0+0EFG0+H。由上式可知，H可以直接输出，其为二进制的最低位。然后我们可以用第一片74283将ABCD与0EFG求和，将得到的结果设为KLMN，进位为O。于是二进制数可以表示为KLMN0+ O00000+ABCD000+H。由此可见，M与N分别为二进制的倒数第三与第二位。而其前四位可由74283将ABCD与OKL相加得到，最终输出七位二进制数。

2.3、自主设计一个具有特定功能，且包含4个以上不同类型芯片的系统，要求写出必要的设计过程，并画出对应的逻辑图，实现仿真。（10分）

本部分我自主设计了一个四位二进制乘法器，其仿真截图如下所示。图中两个输入端分别输入了1011与1101，其乘法运算结果为10001111，与仿真结果相符。

图19 苏州科技大学 电子与信息工程学院 数字电子技术基础课程设计报告

电子1412

姓名：孙玮

设计思路：

假设一个四位二进制数为ABCD，另外一个为EFGH，则其相乘的运算过程为：ABCD*EFGH=(A*E)(B*E)(C*E)(D*E)000+(A*F)(B*F)(C*F)(D*F)00+(A*G)(B*G)(C*G)(D*G)0+(A*H)(B*H)(C*H)(D*H)。因此我们可以将EFGH每一位提出来与ABCD每一位相乘，然后将其加起来求和。这里提出EFGH中每一位的过程可以通过移位寄存器实现。此外，因为74HC283只能实现4位二进制的全加过程，因此每次相加完都需要将和的最低位取出进行保存。此处保存使用移位寄存器（因为前面我们使用了移位寄存器，且其也移动四位，所以可以使用前面使用的移位寄存器来实现数据的保存）。另外，因为74HC283不是时序逻辑电路，所以需要将它输出的用于下一步求和的数据（此处的数据为求和结果的高三位与进位）存于寄存器中。等待下个上升沿到来后，将数据传输到74HC283的B输入口（B4输入进位，B3~B1输入前一次求和结果的高三位）。由此，经过四个周期之后，乘法运算就全部计算完毕。但由于在运行完四个周期后还会继续运行，导致数据无法保存，所以需要加一个计数器（这里采用74HC160）。当计数计到0100的时候，通过逻辑电路将时钟信号与计数器停止。下次运行时只需摁下复位开关将寄存器与计数器复位即可进行下次运算。

第五篇：模拟电子技术基础课程设计

从理论到实践

——机电学院创新设计圆满完成 6月17日到23日机电学院12级电气工程及其自动化专业全体学生进行了为期七天的模拟电子技术基础课程设计，本次课程设计是对收音机进行焊接、组装、调试，旨在对前一年学习的理论知识进行实践。课程设计分为两个模块：首先是在老师的带领下对电烙铁、万用表等一些常用工具的使用和如何进行电阻导线的焊接进行学习，同学们认真听取老师的讲解并且反复练习，为收音机的成功焊接打下了坚实的基础；第二模块就是对收音机进行组装、调试，老师把注意事项进行了详细讲解后，其余工作全部由同学自己摸索进行，这不仅锻炼了学生们的自主学习能力也提高了同学们的创新积极性。

本次课程设计进行的相当成功，在老师的带领下同学们克服了天气炎热、实验设施匮乏等困难，有90%以上的同学完成了收音机的制作。同学们也在此次课程设计中学到了更多的实践知识，提升了自己的创新能力，为以后的学习生活积累了丰富的经验，为机电学院深入实践工作打下良好基础。

机电学院 郭伟鑫

2014年6月23日